專利名稱：：時鐘數(shù)據(jù)恢復裝置及方法
技術(shù)領(lǐng)域：
：本發(fā)明關(guān)于信號檢測，尤其關(guān)于基于低解析度模擬至數(shù)字轉(zhuǎn)換的二元信號的檢測，以及關(guān)于對上述模擬至數(shù)字轉(zhuǎn)換的輸出的邏輯運算。
背景技術(shù)：
：二元信號處理是廣泛使用于序列數(shù)據(jù)連結(jié)(serialdatalink)的常用架構(gòu)，例如序列式先進附加(SerialAdvancedTechnologyAttachment;SATA)技術(shù)。在此序列數(shù)據(jù)鏈中，一位元流依據(jù)一第一時鐘信號以一特定標稱速率(nominalrate)fs進行傳輸，該位元流中，每一位元均對應一邏輯1或一邏輯0，該邏輯1由對應一第一準位之一電壓來表示，且該電壓具有一特定標稱期間(nominalduration)Ts，該期間Ts=l/fs;而該邏輯0則由對應一第二準位之一電壓來表示，該電壓同樣具有該特定標稱期間Ts。因此，該位元流能夠以一電壓信號來表示，其中該電壓信號系來回雙態(tài)觸變(togglingbackandforth)于前述第一及第二準位之間。而該電壓信號由一接收器所接收，該接收器須產(chǎn)生一第二時鐘信號(通常被稱為一恢復時鐘信號)，以依據(jù)該恢復時鐘信號來采樣該電壓信號，并據(jù)以追蹤該第一時鐘信號以及檢測該位元流。圖IA顯示一二元信號系統(tǒng)的接收信號的波形，如同于一示波器中所會觀察到的。此種波形被稱為一眼圖。于一現(xiàn)有技術(shù)的接收器中，一相位檢測器被用來調(diào)整一恢復時鐘的時序，由于相位檢測器的原理屬公知的現(xiàn)有技術(shù)，故于此不再詳述。而在一利用相位檢測器的時鐘數(shù)據(jù)恢復(clockdatarecovery，CDR)電路中，前述恢復時鐘的時序被加以調(diào)整，藉此將該恢復時鐘的下降緣對準位元轉(zhuǎn)變處(bittransition;102、104)。若該眼圖是對稱的，如同圖1A所示的范例，只要該恢復時鐘的下降緣對準該位元轉(zhuǎn)變處(K)2、104)，則該恢復時鐘的上升緣將被對準最大眼張開處的時序(maximumeyeopening;101、103、105)，本范例中，該恢復時鐘具有50%的工作周期(dutycycle)。又若該眼圖是不對稱的，如同圖lB所示的范例，該恢復時鐘的下降緣的時序仍會被對準位元轉(zhuǎn)變處(112U14)，但上升緣的時序(111、113、115)將不再對準最大眼張開處的時序(116、117、118)，同樣地，本范例中，該恢復時鐘具有50%的工作周期，且于此范例中，該時鐘數(shù)據(jù)恢復電路無法于最佳采樣瞬間(亦即最大眼張開處之時序)來采樣該接收信號。有鑒于此，本發(fā)明藉由減少因通道分散(channeldispersion)所產(chǎn)生的符元間干擾(inter-symbolinterference;ISI)的不良效應，來尋求進一步改善數(shù)據(jù)恢復的效能。受通道分散的ISI所影響的接收信號的眼圖如圖1C所示，雖然圖IC所示的眼仍然是張開的，亦即在一最佳采樣瞬間(121、123)，該二元信號的二個準位仍然可被加以區(qū)分，但由于該眼的張開程度甚小，該接收器容易在電路雜訊或耦合雜訊的存在下，作出錯誤的判斷。本
技術(shù)領(lǐng)域：
需要的是一種使信號檢測更加可靠的方法。
發(fā)明內(nèi)容因此，本發(fā)明目之一即在于提供一可克服現(xiàn)有技術(shù)的缺點的時鐘數(shù)據(jù)恢復(clockdatarecovery;CDR)技術(shù)。根據(jù)本發(fā)明的一實施例，一針對二元信號處理的時鐘數(shù)據(jù)恢復電路包含一可變增益放大器(variablegainamplifier;VGA)，用來依據(jù)一增益系數(shù)放大一輸入信號以產(chǎn)生一放大信號，其中該增益系數(shù)由一增益設定值所控制的；一模擬至數(shù)字轉(zhuǎn)換器(analogtodigitalconverter;ADC)，用來依據(jù)一時序，將該放大信號轉(zhuǎn)換為一轉(zhuǎn)換器輸出，其中該時序由一恢復時鐘所提供，且該轉(zhuǎn)換器輸出對應N階；一時序檢測電路，用來處理該轉(zhuǎn)換器輸出以產(chǎn)生一時序誤差信號；一濾波器，用來過濾該時序誤差信號以產(chǎn)生一控制信號；一可控振蕩器，用來于該控制信號的控制下，產(chǎn)生該恢復時鐘；一自動增益控制器(automaticgaincontroller;AGC)，用來處理該轉(zhuǎn)換器輸出以設定該增益設定值，進而控制前述可變增益放大器的增益系數(shù)；以及一數(shù)據(jù)恢復電路，用來依據(jù)該轉(zhuǎn)換器輸出以產(chǎn)生一恢復數(shù)據(jù)。根據(jù)本發(fā)明的另一實施例，一針對二元信號處理的時鐘數(shù)據(jù)恢復方法包含依據(jù)一增益系數(shù)放大一輸入信號，以產(chǎn)生一放大信號，其中該增益系數(shù)由一增益設定值所控制；依據(jù)一時序?qū)⒃摲糯笮盘柫炕?quantizing)為一轉(zhuǎn)換器輸出，其中該時序由一恢復時鐘所提供，且該轉(zhuǎn)換器輸出對應N階；處理該轉(zhuǎn)換器輸出以產(chǎn)生一時序誤差信號；過濾該時序誤差信號以產(chǎn)生一控制信號；依據(jù)該控制信號來控制該恢復時鐘的時序；藉由處理該轉(zhuǎn)換器輸出以控制該增益設定值；以及依據(jù)該轉(zhuǎn)換器輸出，產(chǎn)生一恢復數(shù)據(jù)。藉由閱讀以下本發(fā)明的實施例說明以及參照各附圖，本
技術(shù)領(lǐng)域：
具有通常知識者可更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點及其所達成的功效。圖1A顯示于一二元信號系統(tǒng)中的接收信號的對稱眼圖。圖IB顯示于一二元信號系統(tǒng)中的接收信號的不對稱眼圖。圖IC顯示于一二元信號系統(tǒng)中受符元間干擾的接收信號的眼圖。圖2顯示本發(fā)明的時鐘數(shù)據(jù)恢復電路的一實施例的功能方塊圖。圖3A顯示一時鐘數(shù)據(jù)恢復電路的時序圖且其中的增益系數(shù)已被適當調(diào)整但恢復時鐘過早。圖3B顯示一時鐘數(shù)據(jù)恢復電路的時序圖且其中的增益系數(shù)已被適當調(diào)整但恢復時鐘過晚。圖4顯示本發(fā)明的時序誤差檢測電路的一功能方塊圖。圖5A顯示對一接收信號的劃分可劃分為四個區(qū)域。圖5B顯示對一接收信號的劃分可劃分為六個區(qū)域。圖6A顯示用于圖2的時鐘數(shù)據(jù)恢復電路的一數(shù)據(jù)恢復電路的功能方塊圖。圖6B顯示一適用于高頻應用的數(shù)據(jù)恢復電路且其用以替代圖2的時鐘數(shù)據(jù)恢復電路中的數(shù)據(jù)恢復電路。圖7顯示本發(fā)明的時鐘數(shù)據(jù)恢復電路的另一實施例的功能方塊圖。圖8顯示本發(fā)明的時鐘數(shù)據(jù)恢復電路的又一實施例的功能方塊圖。主要元件符號說明101、103、105最大眼張開處的時序6102、104位元轉(zhuǎn)變處m、ii3、ii5上升緣的時序112、114位元轉(zhuǎn)變處116、117、118最大眼張開處的時序121、123最佳采樣瞬間200時鐘數(shù)據(jù)恢復電路210可變增益放大器220模擬至數(shù)字轉(zhuǎn)換器230數(shù)據(jù)恢復電路240時序檢測電路250電壓控制振蕩器260濾波器270自動增益控制器280四階劃分器301、302上升緣的時序303、304最佳采樣瞬間311、312上升緣的時序313、314最佳采樣瞬間400時序檢測電路410單位延遲元件420映射表600數(shù)據(jù)恢復電路610第一單位延遲電路620第二單位延遲電路630映射表640數(shù)據(jù)恢復電路642序列至并列轉(zhuǎn)換電路644單位延遲電路646映射表700時鐘數(shù)據(jù)恢復電路710可變增益放大器720二位元模擬至數(shù)字轉(zhuǎn)換器730最高有效位元功能電路740時序檢測電路750電壓控制振蕩器760濾波器770自動增益控制器■時鐘數(shù)據(jù)恢復電路820二位元模擬至數(shù)字轉(zhuǎn)換器830840850860870最高有效位元功能電路時序檢測電路電壓控制振蕩器濾波器自動增益控制器具體實施例方式本發(fā)明主張美國暫時申請案(申請案號61/103,559)的國際優(yōu)先權(quán)，該暫時申請案的申請日為2008年10月7日，名稱為「針對二元信號處理的使用二位元模擬至數(shù)字轉(zhuǎn)換器的時鐘數(shù)據(jù)恢復」。本發(fā)明另主張美國暫時申請案(申請案號61/105,733)的國際優(yōu)先權(quán)，該暫時申請案的申請日為2008年10月15日，名稱為「基于三位元模擬至數(shù)字轉(zhuǎn)換器的二元信號檢測」。前述二優(yōu)先權(quán)案的內(nèi)容均為本案所引用參考。雖然以下說明書內(nèi)容舉出了數(shù)個用來實施本發(fā)明的較佳實施例，然本發(fā)明可利用多種不同的方式來實現(xiàn)，并不局限于底下所述的較佳實施例，或其所采用的特定方式，其中該些較佳實施例的技術(shù)特征經(jīng)由該些特定方式來實現(xiàn)。另請注意，以下說明書內(nèi)容有關(guān)于公知技術(shù)的部分將不予詳述，以避免模糊本發(fā)明的內(nèi)容。圖2顯示本發(fā)明的時鐘數(shù)據(jù)恢復(clockdatarecovery;CDR)電路之一實施例200的功能方塊圖。該CDR電路200包含一可變增益放大器(variablegainamplifier;VGA)210，用來利用一增益系數(shù)以放大一輸入信號，藉以產(chǎn)生一放大信號，前述增益系數(shù)系由一增益設定值所控制；一低解析度模擬至數(shù)字轉(zhuǎn)換器(lowresolutionanalogtodigitalconverter;ADC)220，用來依據(jù)一時序?qū)⑶笆龇糯笮盘栟D(zhuǎn)換為一三位元數(shù)據(jù)D[2:0]，其中該時序由一恢復時鐘所提供；一四階劃分器(4-levelslicer)280，用來將前述三位元數(shù)據(jù)D[2:0]劃分為一二位元劃分器輸出數(shù)據(jù)S[1:0];—時序檢測電路240，用來處理前述二位元劃分器輸出數(shù)據(jù)S[l:O]，以產(chǎn)生一時序誤差信號；一濾波器260，用來過濾該時序誤差信號，以產(chǎn)生一控制電壓；一電壓控制振蕩器(voltagecontrolledoscillator;VC0)250，用來于前述控制電壓的控制下，產(chǎn)生該恢復時鐘；一自動增益控制器(automaticgaincontroller;AGC)270，用來處理前述二位元劃分器輸出數(shù)據(jù)S[1:0]，以產(chǎn)生該增益設定值，進而控制該VGA210的增益系數(shù)；以及一數(shù)據(jù)恢復電路230，用來依據(jù)前述三位元數(shù)據(jù)D[2:0]產(chǎn)生一恢復數(shù)據(jù)。于本發(fā)明的一實施例中，上述低解析度ADC220可以是一三位元ADC，三位元ADC僅是一個實施例。當然也可以是二位元、四位元、五位元ADC。該低解析度模擬至數(shù)字轉(zhuǎn)換器(例如是三位元ADC)220利用一準位間隔VREF/3，將該放大信號量化(quantize)為八階，此八階分別為_7/6*VREF、_5/6*VREF、-3/6*VREF、-l/6'VREF、1/6'VREF、3/6'VREF、5/6VREF以及7/6VREF，其分別對應前述三位元數(shù)據(jù)(D[2:0])之值000、001、010、011、100、101、110以及111。此處的VREF為電路設計者所自行斟酌選擇的一參考電壓準位。于一典型實施例中，VREF的范圍介于0.5伏特至2伏特之間。于一實施例中，前述三位元量化處理依據(jù)一映射表架構(gòu)(mappingscheme)來加以執(zhí)行，一實施例該映射表架構(gòu)如表l所示。于一實施例中，前述低解析度ADC220具有M階，其中M值包含了以下數(shù)值之其中之一6、10、12、14及16。8表1<table>tableseeoriginaldocumentpage9</column></row><table>請注意，于一較佳實施例中，VGA210及ADC220依據(jù)一差動電路架構(gòu)(differentialcircuittopology)來實現(xiàn)，該差動電路架構(gòu)包含一正端及一負端，藉此，當正端的值高于(低于)負端的值時，信號的準位及被量化后的階即被認為為正(負)。另請注意，在任何情況下，「正/負」的概念均本于一相對性的認知(無論是介于二端之間或介于一端與一參考準位之間)。于一實施例中，前述四階劃分器280依據(jù)以下之表2，將該三位元數(shù)據(jù)D[2:0]劃分為四階:-3/2VREF、-l/2VREF、1/2VREF以及3/2VREF，此四階分別對應劃分器輸出數(shù)據(jù)(S[l:O])的值:00、01、10以及11。表2<table>tableseeoriginaldocumentpage9</column></row><table><table>tableseeoriginaldocumentpage10</column></row><table>-3/2VREF依據(jù)本發(fā)明的一實施例，前述VGA210的增益系數(shù)以一閉回路的方式來加以調(diào)整，藉此，當前述放大信號為正時(即大于0伏特時)，該二位元劃分器輸出數(shù)據(jù)S[l:0]會為10或11，且為10及11的可能性是相等的；而當前述放大信號為負時(即小于0伏特時)，該二位元劃分器輸出數(shù)據(jù)S[1:0]會為00或01，且為OO及01的可能性是相等的。換言之，當該放大信號的準位為正時，其高于及低于VREF的可能性是相等的；而當該放大信號的準位為負時，其高于及低于-VREF的可能性亦為相等。于一實施例中，前述AGC270依據(jù)該二位元數(shù)據(jù)S[1:0]以及利用如表3的映射表架構(gòu)，來調(diào)整該VGA210的增益系數(shù)。表3二位元劃分器輸出數(shù)據(jù)S[1:0]增益系數(shù)的調(diào)整情形<table>tableseeoriginaldocumentpage10</column></row><table>當該二位元劃分器輸出數(shù)據(jù)S[1:0]為00或11時，該放大信號的準位的絕對值會大于VREF，此時增益系數(shù)明顯地過大，而需要被減少。又當該二位元劃分器輸出數(shù)據(jù)S[1:0]為01或10時，該放大信號的準位的絕對值會小于VREF，此時增益系數(shù)明顯地過小，而需要被增加。為使增益的調(diào)整能更平穩(wěn)，對于增益系數(shù)的改變幅度(無論是增加或減少)需適度。于一實施例中，該增益系數(shù)的改變幅度不超過5%，然此并非對本發(fā)明的限制，其它幅度如4%、6%...等，亦可為本發(fā)明所應用。當然，利用閉回路的方式來加以調(diào)整前述VGA210的增益系數(shù)只是一個實施方式。利用開回路的方式來加以調(diào)整前述VGA210的增益系數(shù)也是另一種可行的方式。于另一實施例中，前述AGC270不直接應用表3來調(diào)整該增益系數(shù)，而系應用表3以先取得一序列的試驗決定值(tentativedecisions)，其中每該試驗決定值為1(代表傾向增加該增益系數(shù))或為-l(代表傾向減少該增益系數(shù))，接著AGC270再過濾或處理該些試驗決定值，以作成一最終決定值來增加或減少該增益系數(shù)。于一實施樣態(tài)中，AGC270依據(jù)一組試驗決定值(ablockoftentativedecisions)中的多數(shù)決(majorityvote)來作成該最終決定值。舉例而言(但本發(fā)明不以此例為限)，于應用表3至一組一百個二位元劃分器輸出數(shù)據(jù)S[1:0]的采樣值以取得一百個試驗決定值(每該試驗決定值為l或-l)后，若其中有超過50個1，則AGC270會決定增加該增益系數(shù)；而若其中少于50個1，則AGC270會決定減少該增益系數(shù)；又若其中恰有50個1，則AGC270會保持該增益系數(shù)不變。于另一實施樣態(tài)中，AGC270依據(jù)一組試驗決定值中的大多數(shù)決(landslidemajorityvote)作成該最終決定值。舉例而言(但本發(fā)明不以此例為限)，于應用表3至一組一百個二位元劃分器輸出數(shù)據(jù)S[1:0]的采樣值以取得一百個試驗決定值(每該試驗決定值為l或-l)后，若其中有超過55個1，AGC270會決定增加該增益系數(shù)；若其中有超過55個-l，AGC270會決定減少該增益系數(shù)；于其它情形時，AGC270會保持該增益系數(shù)不變。換句話說，本實施例僅在大多數(shù)的試驗決定值為1或-1時，才會建議此時需要增加或減少該增益系數(shù)(本實施例中，55%被視為一壓倒性多數(shù)(overwhelmingmajority)，然此僅為一范例，并非對本發(fā)明的限制，本領(lǐng)域具有通常知識者可選擇其它比例如57%、60%...等，來作為調(diào)整增益系數(shù)的依據(jù))。于一實施例中，前述AGC270的增益調(diào)整功能可加以禁能(disabled)(藉此忽略二位元劃分器輸出數(shù)據(jù)S[1:0]，以保持增益不變)。于另一實施例中，該增益調(diào)整功能是于一系統(tǒng)啟用(systemstartup)期間加以致能(enabled)。于又一實施例中，該增益調(diào)整功能可持續(xù)地維持于在致能狀態(tài)(enabledconti皿ally)(即使該增益僅需針對一特定組的二位元劃分器輸出數(shù)據(jù)S[1:0]而作一次更新即可)。于再一實施例中，該增益調(diào)整功能可間歇地加以致能(enabledintermittently)。另外，于一實施例中，該增益系數(shù)的調(diào)整量可動態(tài)地調(diào)整。而于另一實施例中，該增益系數(shù)的調(diào)整量于初始時設為一第一值，接著再縮減為一小于第一值的第二值，藉此在一初始取得階段(initialacquisitionphase)達到較快的增益適應(gainadaption)，并在一穩(wěn)態(tài)追蹤階段(steadystatetrackingphase)達至lj較平穩(wěn)的增益適應。—旦適當?shù)卣{(diào)整前述VGA210的增益，當前述放大信號的準位為正時，該準位大于及小于VREF的可能性是相等的；而當前述放大信號的準位為負時，該準位大于及小于-VREF的可能性是相等的。然后，藉由觀察前述二位元劃分器輸出數(shù)據(jù)S[1:0]的二連續(xù)采樣值，本
技術(shù)領(lǐng)域：
具有通常知識者參酌本發(fā)明的揭露，可取得前述放大信號與恢復時鐘間的時序關(guān)系。圖3A繪示出一范例的眼圖，其中該范例的AGC已適當?shù)丶右栽O定，但恢復時鐘的時序(上升緣301、302)早于最佳采樣瞬間(303、304)。圖3B繪示出另一范例的眼圖，其中該范例的AGC已適當?shù)丶右栽O定，但恢復時鐘(上升緣311、312)晚于最佳采樣瞬間(313、314)。于第一采樣瞬間時(圖3A中的301;圖3B中的311)，一第一模擬至數(shù)字轉(zhuǎn)換由ADC220加以執(zhí)行，然后劃分動作由劃分器280執(zhí)行，藉此產(chǎn)出該二位元劃分器輸出數(shù)據(jù)S[1:0]的一第一采樣值；而于下一個采樣瞬間(圖3A中之302;圖3B中之312)時，一第二模擬至數(shù)字轉(zhuǎn)換由ADC220加以執(zhí)行，然后劃分動作由劃分器280執(zhí)行，藉此產(chǎn)出該二位元劃分器輸出數(shù)據(jù)S[1:0]的一第二采樣值。每該二位元采樣值均可能為下列四個值的其中之一00、01、10、11。故若該第一二位元采樣值與該第二二位元采樣值之間無任何關(guān)聯(lián)性，此二者間共有十四種可能的組合(亦即4X4種組合)。然而，由于該二者間存在著一關(guān)聯(lián)性，因此，僅有一部分的組合系被容許的，如表4所示。表4<table>tableseeoriginaldocumentpage12</column></row><table>藉由仔細地審視表4，本
技術(shù)領(lǐng)域：
具有通常知識者參酌本發(fā)明的揭露，能發(fā)現(xiàn)以下四種組合指出恢復時鐘過早且需要被放慢{00，10}、{01，00}、{10，11}以及{11，01};并發(fā)現(xiàn)以下四種組合指出恢復時鐘過晚且需要被加快{00，01}、{01，11}、{10，00}以及{11，10}。依據(jù)此觀察結(jié)果，圖2的時序檢測電路240的一實施例400如圖4所示，實施例400包含一單位延遲元件410(圖4之Z—0，用來接收并儲存一當前二位元劃分器輸出數(shù)據(jù)采樣值S[1:0]，以及用來輸出一先前二位元劃分器輸出數(shù)據(jù)采樣值S1[1:0];以及一映射表420，用來依據(jù)下述的演算法，將該當前二位元劃分器輸出數(shù)據(jù)采樣值S[1:0]及該先前二位元劃分器輸出數(shù)據(jù)采樣值Sl[1:0]的結(jié)合，映射至一時序誤差信號，該時序誤差信號是一三元信號(ternarysignal)，且為以下三種可能值的其中之一_1、0、1。演算法1若(S1[1:0]=00且S[1:0]=10)，或(S1[1:0]=01且S[1:0]=00)，或(S1[1:0]=IO且S[I:O]=ll)，或(S1[1:0]=11且S[1:0]=Ol)，將該時序誤差信號設為1;又若(S1[1:0]=OO且S[l:O]=01)，或(Sl[1:0]=01且S[1:0]=ll)，或(S1[1:0]=IO且S[I:O]=00)，或(S1[1:0]=ll且S[l:O]=10)，將該時序誤差信號設為1;其余情形將該時序誤差信號設為0。當該時序誤差信號為-1(1)時，表示恢復時鐘過早(晚)而需要被加快(放慢)；而當該時序誤差信號為0時，表示時鐘時序是正確的而無需加以調(diào)整，亦或表示尚無足夠的時序信息可作為調(diào)整的依據(jù)。請再參照圖2。濾波器260接收前述時序誤差信號，并輸出前述控制電壓。于一實施例中，該時序誤差信號先經(jīng)由一電荷泵(chargepump)被轉(zhuǎn)換為一電流模式信號，其中該時序誤差信號為一三元信號，為以下三種可能值的其中之一-1、0、1。另外，當該時序誤差信號為-1時，該電流模式信號為負(亦即該電荷泵汲取電荷)；當該時序誤差信號為1時，該電流模式信號為正(亦即該電荷泵注入電荷)；而當該時序誤差信號為O時，該電流模式信號為零(亦即該電荷泵既不汲取也不注入電荷)。由于電荷泵的實施屬于本
技術(shù)領(lǐng)域：
的通常知識，故于此不再詳述。于另一實施例中，該電流模式信號被一濾波電路加以過濾，該濾波電路包含由至少一電組及一電容所形成的組合。于一較佳實施例中，該濾波電路包含由一電容及一串聯(lián)的電組與電容網(wǎng)路所形成的并聯(lián)組合。至于前述VC0250，由于一電壓控制振蕩器的實施屬本
技術(shù)領(lǐng)域：
的通常知識，故于此不再詳述。盡管前述實施例利用一VCO，但本發(fā)明亦可使用其它可控振蕩電路來取代VCO(例如電流控制振蕩器(currentcontroloscillator;CC0))，只要該可控振蕩電路能被一控制信號所控制即可，然請注意，前述濾波器260須相對應地輸出能控制該可控振蕩電路的控制信號，或另有一信號轉(zhuǎn)換電路，將濾波器260輸出的控制電壓轉(zhuǎn)換為能控制該可控振蕩電路的控制信號。而由于上述濾波器260的調(diào)整或該信號轉(zhuǎn)換電路的實施，屬本
技術(shù)領(lǐng)域：
的通常知識，故于此不再詳述。至于前述三位元ADC220，由于一三位元模擬至數(shù)字轉(zhuǎn)換器的實施屬本
技術(shù)領(lǐng)域：
的通常知識，故于此不再詳述。于一較佳實施例中，該三位元ADC220包含七個比較器，該些比較器分別用來比較前述放大信號與以下各準位-VREF、-2/3VREF、-1/3VREF、0V、1/3*VREF、2/3，VREF以及VREF，該VREF如前所述，為一參考電壓準位，其中當自動增益控制處于一穩(wěn)定狀態(tài)(steadystate)時，該放大信號的絕對值大于及小于該參考電壓準位VREF的可能性是相等的。至于一可變增益放大器(例如圖2所示之VGA210)，由于其實施屬本
技術(shù)領(lǐng)域：
的通常知識，故于此不予詳述。一般而言，一放大器具有一增益系數(shù)，該增益系數(shù)系由一偏壓電流及一負載電路所決定。于一實施例中，一可變增益放大器包含一可設定偏壓電流，其由前述增益設定值所設定，于此實施例中，當自動增益控制器(圖2的AGC270)欲增加/減少該增益系數(shù)時，以增加/減少該可設定偏壓電流的方式來實現(xiàn)。于另一實施例中，一可變增益放大器包含一可設定負載電路，其由該增益設定值所設定，于此實施例中，當自動增益控制器(圖2之AGC270)欲增加/減少該增益系數(shù)時，以增加/減少該可設定負載電路的阻抗來實現(xiàn)。請繼續(xù)參照圖2。前述數(shù)據(jù)恢復電路230依據(jù)該三位元數(shù)據(jù)D[2:0]產(chǎn)生該恢復數(shù)據(jù)。于ISI(intersymbolinterference;符元間干擾)不存在的情形下，當該AGC回路安定下來后，該放大信號將非常接近VREF(當正確的數(shù)據(jù)位元為1時)或-VREF(當正確的數(shù)據(jù)位元為0時)。換句話說，該三位元數(shù)據(jù)D[2:0]將是111或110(當正確的數(shù)據(jù)位元為1時)以及是000或001(當正確的數(shù)據(jù)位元為0時)。在帶有一輕微的ISI的情形下，該三位元數(shù)據(jù)D[2:0]可能產(chǎn)生漂移而為101(當正確的數(shù)據(jù)位元為1時)，以及產(chǎn)生漂移而為OIO(當正確的數(shù)據(jù)位元為0時)，其中該輕微的ISI來自于一相反邏輯值的一前導位元(aprecedingbitofanoppositelogicalvalue)。在帶有一顯著但并不嚴重的ISI的情形下，該三位元數(shù)據(jù)D[2:0]可能產(chǎn)生漂移而為011(當正確數(shù)據(jù)位元為1時)，以及產(chǎn)生漂移而為100(當正確數(shù)據(jù)位元為0時)，其中該顯著的ISI來自于一相反邏輯值的一或二個前導位元。于一實施例中，其所適用的系統(tǒng)的ISI可能為顯著但不太嚴重的，因此該系統(tǒng)的三位元數(shù)據(jù)D[2:0]不低于011(當正確數(shù)據(jù)位元為1)且不高于100(當正確數(shù)據(jù)位元為0)，于此實施例中，該三位元數(shù)據(jù)D[2:0]會被劃分為以下四個區(qū)域的其中之一(1)SUREJ，其中該正確數(shù)據(jù)位元應確定為1;(2)SUREJ)，其中該正確數(shù)據(jù)位元應確定為0;(3)D0UBTFUL_1，其中該正確數(shù)據(jù)位元可能為l，但尚不確定；以及(4)D0UBTFULJ)，其中該正確數(shù)據(jù)位元可能為O，但尚不確定。于圖5A所示的一實施例中，當該三位元數(shù)據(jù)D[2:0]為{101、110、111}三者其中之一時，前述恢復數(shù)據(jù)被視為一確定的l，其中{101、110、111}介定出該SUREJ區(qū)域；當該三位元數(shù)據(jù)D[2:0]為{000、001、010}三者其中之一時，前述恢復數(shù)據(jù)被視為一確定的O，其中{000、001、010}介定出該SUREJ)區(qū)域；當該三位元數(shù)據(jù)D[2:0]為IOO時，前述恢復數(shù)據(jù)被視為一不確定的l，其中100介定出該DOUBTFULj區(qū)域；以及當該三位元數(shù)據(jù)D[2:0]為011時，前述恢復數(shù)據(jù)被視為一不確定的O，其中011介定出該DOUBTFULJ)區(qū)域。于一實施例中，當造成ISI的主要貢獻來自于一第一前導數(shù)據(jù)位元，且該ISI屬輕微時，前述數(shù)據(jù)恢復電路230將使用以下的演算法來依據(jù)該三位元數(shù)據(jù)D[2:0]以產(chǎn)生前述恢復數(shù)據(jù)演算法2若該三位元數(shù)據(jù)D[2:0]位于該SURE_1區(qū)域(亦即為{101，110，111}三者其中之一)，將該恢復數(shù)據(jù)設為l;又若該三位元數(shù)據(jù)D[2:0]位于該SUREJ)區(qū)域(亦即為{000，001，010}三者其中之一)，將該恢復數(shù)據(jù)設為O;又若該三位元數(shù)據(jù)D[2:0]位于該DOUBTFULj區(qū)域(亦即為100)且先前恢復數(shù)據(jù)為1，將該恢復數(shù)據(jù)設為0;又若該三位元數(shù)據(jù)D[2:0]位于該DOUBTFULj區(qū)域(亦即為100)且先前恢復數(shù)據(jù)為0，將該恢復數(shù)據(jù)設為1;又若該三位元恢復數(shù)據(jù)D[2:0]位于該DOUBTFULJ)區(qū)域(亦即為011)且先前恢復數(shù)據(jù)為l，將該恢復數(shù)據(jù)設為0;在其它情形下，將該恢復數(shù)據(jù)設為1。在此，前述先前恢復數(shù)據(jù)指該恢復數(shù)據(jù)的一單位周期延遲值，利用一單位周期延遲電路來取得，且該單位周期延遲電路直接或間接依據(jù)該恢復時鐘而運作。于另一實施例中，其所適用的系統(tǒng)的ISI系為更加嚴重者，因此該系統(tǒng)的三位元數(shù)據(jù)D[2:0]只能保證不低于OIO(當正確數(shù)據(jù)位元為1)且不高于IOI(當正確數(shù)據(jù)位元為0)，于此實施例中，該三位元數(shù)據(jù)D[2:0]會被劃分為以下六個區(qū)域的其中之一(1)SUREJ，其中該正確數(shù)據(jù)位元應確定為1;(2)SUREJ)，其中該正確數(shù)據(jù)位元應確定為0;(3)PROBABLEJ，其中該正確數(shù)據(jù)位元很可能但不確定為1;(4)PR0BABLEJ)，其中該正確數(shù)據(jù)位元很可能但不確定為0;(5)D0UBTFULj，其中該正確數(shù)據(jù)位元可能為l，但尚不確定；以及(6)D0UBTFULJ)，其中該正確數(shù)據(jù)位元可能為0，但尚不確定。于圖5B所示的一實施例中，當該三位元數(shù)據(jù)D[2:0]為{110、111}二者其中之一時，前述恢復數(shù)據(jù)被視為一確定的1，其中{110、111}介定出該SUREJ區(qū)域；當該三位元數(shù)據(jù)D[2:0]為{000、001}二者其中之一時，前述恢復數(shù)據(jù)被視為一確定的O，其中{000、001}介定出該SUREJ)區(qū)域；當該三位元數(shù)據(jù)D[2:0]為101時，前述恢復數(shù)據(jù)被視為一很可能的l，其中101介定出該PROBABLEJ區(qū)域；當該三位元數(shù)據(jù)D[2:0]為010時，前述恢復數(shù)據(jù)被視為一很可能的O，其中010介定出該PROBABLEJ)區(qū)域；當該三位元數(shù)據(jù)D[2:0]為100時，前述恢復數(shù)據(jù)被視為一不確定的l，其中100介定出該D0UBTFULj區(qū)域；以及當該三位元數(shù)據(jù)D[2:0]為Oll時，前述恢復數(shù)據(jù)被視為一不確定的O，其中011介定出該DOUBTFULJ)區(qū)域。另外，該SURE_1與SUREJ)區(qū)14域的結(jié)合介定出一SURE區(qū)域({110、111、000、001});該PR0BABLEj與PROBABLEJ)區(qū)域的結(jié)合介定出一PROBABLE區(qū)域({101、010});該D0UBTFUL_1與DOUBTFULJ)區(qū)域的結(jié)合介定出一DOUBTFUL區(qū)域({100、011});該SURE_1、PROBABLEJ與DOUBTFULJ區(qū)域的結(jié)合介定出一ONE區(qū)域({110、111、101、100});該SURE—O、PROBABLEJ)與DOUBTFULJ)區(qū)域的結(jié)合介定出一ZERO區(qū)域({000、001、010、011})。于一實施例中，當造成ISI的主要貢獻來自于一第一前導數(shù)據(jù)位元以及一第二前導位元，且該第一前導位元所造成的干擾明顯多于該第二前導位元所造成的干擾時，前述數(shù)據(jù)恢復電路230可使用以下演算法，來依據(jù)該三位元數(shù)據(jù)D[2:0]的一當前值以及其先前值Dl[2:0]，來產(chǎn)生前述恢復數(shù)據(jù)演算法3若D[2:0]位于該SURE區(qū)域(亦即為{000，001，110，111}四者其中之一)，將該恢復數(shù)據(jù)設為D[2];又若該D[2]不等于D1[2]，將該恢復數(shù)據(jù)設為D[2];又若該D[2:0]位于該PROBABLE區(qū)域且該Dl[2:0]位于該SURE區(qū)域，將該恢復數(shù)據(jù)設為D[2]的一邏輯反相值；又若D[2:0]位于該PROBABLE區(qū)域且該Dl[2:0]位于該DOUBTFUL區(qū)域，將該恢復數(shù)據(jù)設為D[2];又若該D[2:0]位于該PROBABLE區(qū)域且該Dl[2:0]位于該PROBABLE區(qū)域，將該恢復數(shù)據(jù)設為一先前恢復數(shù)據(jù)的邏輯反相值；又若該D[2:0]位于該DOUBTFUL區(qū)域且該Dl[2:0]并不位于該DOUBTFUL區(qū)域，將該恢復數(shù)據(jù)設為D[2]的該邏輯反相值；在其他情形下，將該恢復數(shù)據(jù)設為該先前恢復數(shù)據(jù)的邏輯反相值。在此，該先前值D1[2:0]是D[2:0]的一單位周期延遲值，利用一單位周期延遲電路來取得，且該單位周期延遲電路直接或間接依據(jù)該恢復時鐘而運作。另外，該先前恢復數(shù)據(jù)是該恢復數(shù)據(jù)的一單位周期延遲值，利用一單位周期延遲電路來取得，且此單位周期延遲電路的運作直接或間接依據(jù)該恢復時鐘。演算法2的原理如以下說明。若采樣對象的采樣強度(samplemagnitudeofinterest)是大的(亦即處于{000、001、110、111}之中)，該采樣對象的恢復數(shù)據(jù)很可能相同于該采樣對象的采樣值的極性；此外，若有一正負號變換來自于一前導采樣值，該采樣對象的恢復數(shù)據(jù)很可能相同于該采樣對象的采樣值的極性；此外，若該采樣強度是減弱至該PROBABLE區(qū)域，該采樣對象的恢復數(shù)據(jù)很可能為0;此外，若該采樣強度是增強至該PROBABLE區(qū)域，該采樣對象的恢復數(shù)據(jù)很可能為1;此外，若該采樣對象的采樣強度停留于該PROBABLE區(qū)域中，該采樣對象的恢復數(shù)據(jù)很可能為一前導恢復數(shù)據(jù)的一邏輯反相值；此外，若該采樣對象的采樣強度減弱至該DOUBTFUL區(qū)域，該采樣對象的恢復數(shù)據(jù)很可能為該采樣對象的采樣值之極性的一邏輯反相值；而于前述情形以外的情形中，該采樣對象的恢復數(shù)據(jù)很可能為該前導恢復數(shù)據(jù)的一邏輯反相值。請注意，該前導恢復數(shù)據(jù)的取得來自于前述恢復數(shù)據(jù)的一單位周期延遲值。于一般認知中的一實施例中，前述數(shù)據(jù)恢復電路230依據(jù)一邏輯關(guān)系來產(chǎn)生前述恢復數(shù)據(jù)的一電流值，其中該邏輯關(guān)系基于前述三位元數(shù)據(jù)D[2:0]的一當前值、其先前值Dl[2:0]的至少其中之一以及該恢復數(shù)據(jù)的一先前值。且此邏輯關(guān)系的介定依據(jù)一接收信15號的ISI特性。請參閱圖6A，其所繪示的另一實施例600適合用來實施圖2的數(shù)據(jù)恢復電路230，藉以處理一更加嚴重的ISI。于此實施例中，該恢復數(shù)據(jù)的值的產(chǎn)生依據(jù)一邏輯關(guān)系，且該邏輯關(guān)系是基于前述三位元數(shù)據(jù)D[2:0]的一當前值以及其二個前導值D1[2:0]與D2[2:0]。該實施例600包含一第一單位延遲電路610(圖6A的Z—0;—第二單位延遲電路620(圖6A的Z—0;以及一映射表630。該第一單位延遲電路610接收該三位元數(shù)據(jù)D[2:0]的當前值，并據(jù)以輸出該第一前導值Dl[2:0];而該第二單位延遲電路620接收該第一前導值Dl[2:0]，并據(jù)以輸出該第二前導值D2[2:0]。該映射表630則依據(jù)該邏輯關(guān)系產(chǎn)生該恢復數(shù)據(jù)的值，如前所述，該邏輯關(guān)系是基于該三位元數(shù)據(jù)的當前值D[2:0]以及該二前導值Dl[2:0]與D2[2:0]。在此，前置ISI(precursorISI)與后置ISI(postcursorISI)倶納入考慮，也因此，采樣對象的恢復數(shù)據(jù)確實地對應到一內(nèi)含數(shù)據(jù)，其中該內(nèi)含數(shù)據(jù)內(nèi)含于(embeddedin)該三位元數(shù)據(jù)的第一前導值Dl[2:0]中(亦即該前導值Dl[2:0]為采樣對象的采樣值)。(當D1[2:0]為采樣對象的采樣值時，D2[2:0]作用于D1[2:0]上的干擾被稱為后置ISI;而D[2:0]作用于D1[2:0]上的干擾則被稱為前置ISI。)于一實施例中，該映射表630基于以下之演算法演算法4若該Dl[2:0]位于圖5B的該SURE區(qū)域(亦即為{000，001，110，111}四者其中之一)，將該恢復數(shù)據(jù)設為D1[2];又若該D1[2:0]高出該D2[2:0]至少二階，設定該恢復數(shù)據(jù)為1;又若該D1[2:0]低于該D2[2:0]至少二階，設定該恢復數(shù)據(jù)為0;又若該D1[2]不同于該D2[2]，設定該恢復數(shù)據(jù)為D1[2];又若該D1[2:0]高于該D[2:0]，設定該恢復數(shù)據(jù)為1;又若該D1[2:0]低于該D[2:0]，設定該恢復數(shù)據(jù)為0;于其它情形下，設定該恢復數(shù)據(jù)為該D1[2]的邏輯反相值。演算法4背后的原理如以下說明。若采樣對象的采樣強度(samplemagnitudeofinterest)是大的(亦即處于{000、001、110、111}之中)，該采樣對象的恢復數(shù)據(jù)很可能相同于該采樣對象的采樣值的極性；此外，若該采樣對象的采樣值相對于其先前采樣值是劇增(abruptincrease)的，該采樣對象的恢復數(shù)據(jù)很可能為1;此外，若該采樣對象的采樣值相對于其先前采樣值是劇減(abruptdecrease)的，該采樣對象的恢復數(shù)據(jù)很可能為0;此外，若于該采樣對象的采樣值與其先前值之間有一正負號變換，該采樣對象的恢復數(shù)據(jù)很可能相同于該采樣對象的采樣值的極性；此外，若該采樣對象的采樣值高于其接下來的采樣值，該采樣對象的恢復數(shù)據(jù)很可能為1;此外，若該采樣對象的采樣值低于其接下來的采樣值，則該采樣對象的恢復數(shù)據(jù)很可能為0;除上述情形外，該采樣對象的恢復數(shù)據(jù)很可能為該采樣對象的采樣值的極性的一邏輯反相值。于一般認知中的一實施例中，前述數(shù)據(jù)恢復電路230依據(jù)一邏輯關(guān)系產(chǎn)生一采樣對象的恢復數(shù)據(jù)，其中該邏輯關(guān)系是基于該采樣對象的一采樣值(Dl[2:0])、其先前采樣值(D2[2:0])以及其接下來的采樣值(D[2:0])。該邏輯關(guān)系的介定是依據(jù)一接收信號的ISI特性。一般而言，當采樣對象的采樣值為正，且該采樣值的強度為大或相對于其先前采樣值為劇增時，該采樣對象的恢復數(shù)據(jù)很可能為1;當采樣對象的采樣值為負，且該采樣值的強度為大或相對于其先前采樣值為劇減時，該采樣對象的恢復數(shù)據(jù)很可能為0;而當采樣對象的采樣值的強度既不大，且相對于其先前采樣值也無大幅改變時，本
技術(shù)領(lǐng)域：
具有通常知識者能依據(jù)本發(fā)明的揭露，而利用該采樣對象的采樣值與其接下來的采樣值之間的相對變化，以檢測該采樣對象的恢復數(shù)據(jù)?，F(xiàn)在，再次參照圖2。于本發(fā)明另一實施例中，使用一非三位元ADC的一低解析度ADC，例如使用一^h階ADC(10-levelADC)以取代前述八階三位元ADC。于此實施例中，該ADC輸出將是四位元(然而，僅有以下十個值是被允許的{0011、0100、0101、0110、0111、1000、1001、1010、1011、1100})。再者，二相鄰階之間的間隔為VREF/4，且前述演算法3的原理于此仍可應用，故前述SURE區(qū)域于此介定為{0011、0100、1011、1100}。依照類似的方式，一"h二階ADC、一^h四階ADC或一^h六階ADC均可被用來取代前述三位元八階ADC。在任何狀況下，前述四階劃分器280的運作均基于比較一采樣值與以下三個準位-VREF、0與VREF;此外，前述ADC輸出對應復數(shù)個準位，其中只有一個準位高于VREF，亦只有一個準位會低于-VREF，而該SURE區(qū)域包含了最接近VREF的二個準位以及最接近-VREF的二個準位。另外，于任何情況下，當前述采樣值小于-VREF時，S[l:O]=00;當前述采樣值介于-VREF與O之間時，S[1:0]=01;當前述采樣值介于0與VREF之間時，S[l:0]=10;當前述采樣值大于VREF時，S[l:O]=11。再者，于任何情況下，前述演算法3背后的原理均可加以應用，但其中的條件「劇增/劇減」需要依據(jù)前述ADC的解析度以及前述ISI的特性來加以調(diào)整。舉例而言，當使用十二階ADC時，「高于至少三階」會被視為「劇增」，相對于使用前述三位元八階ADC時，只要「高出至少二階」就會被視為「劇增」。一般而言，使用愈多的ADC階數(shù)，在數(shù)據(jù)恢復方面可提供較佳的表現(xiàn)，此因其可更精確地處理符元間干擾的特性，然而，使用較多的ADC階數(shù)，亦導致較高的硬件成本以及更多的功率消耗。請繼續(xù)參閱圖2。于一實施例中，前述四階劃分器280移除不用，然其功能保留且合并于前述時序檢測電路240以及自動增益控制器270中。本
技術(shù)領(lǐng)域：
具有通常知識者可在不背離本發(fā)明的范疇下，自由地實現(xiàn)其接收器的功能方塊規(guī)劃，只要本發(fā)明所揭露的功能倶保留于其中即可。現(xiàn)在，請參照圖6A。對一高頻應用而言，圖6A的單位延遲電路610與620須操作于一高時鐘頻率。舉例來說，對一每秒五十億位元(5Gigabit-per-second;5GHz)的連結(jié)(link)而言，該單位延遲電路610與620須操作于5GHz。然而，利用5GHz時鐘來直接實作可能不容易實現(xiàn)，故于本實施例中，一般會使用一序列至并列轉(zhuǎn)換(serial-to-parallel;S/P)技術(shù)，來將前述序列的三位元數(shù)據(jù)D[2:0]轉(zhuǎn)換為一組具有較低頻率的三位元數(shù)據(jù)，并執(zhí)行成組信號處理(blocksignalprocessing)，如同圖6B的實施例640所示。前述高頻時鐘的三位元轉(zhuǎn)換器輸出數(shù)據(jù)D[2:0]經(jīng)由S/P電路642被轉(zhuǎn)換為一組低頻時鐘數(shù)據(jù)，其中該S/P電路642使用一較低的頻率時鐘。舉例而言，5GHz的序列三位元轉(zhuǎn)換器輸出數(shù)據(jù)D[2:0]可被轉(zhuǎn)換為250MHz的一組二十道并列的三位元數(shù)據(jù)(亦即5GHzXl=250MHzX20)。由于執(zhí)行上述序列至并列的轉(zhuǎn)換(S/P電路642)屬于本
技術(shù)領(lǐng)域：
具有通常知識者所熟知的技術(shù)，故于此即不再詳述。而如同前述，既然要同時考慮到前置ISI與后置ISI，故需要二筆額外的轉(zhuǎn)換器輸出數(shù)據(jù)，因此，一單位延遲電路644用來儲存來自先前組(previousblock)的最后二筆轉(zhuǎn)換器數(shù)據(jù)輸出。請注意該單位延遲電路644操作于前述較低頻率(例如250MHz，而非5GHz)。而該組并列轉(zhuǎn)換器數(shù)據(jù)輸出伴隨著來自于先前組的最后二筆轉(zhuǎn)換器數(shù)據(jù)輸出(經(jīng)由該單位延遲電路644)，一同傳遞到一映射表646，以產(chǎn)生一組恢復數(shù)據(jù)。該映射表646所執(zhí)行的功能如同圖6A的映射表630，差別僅在于映射表646在組對組(block-to-block)的基礎(chǔ)上執(zhí)行映射功能。于另一實施例中，使用一時間交錯ADC(time-interleavedADC)，于此實施例中，該ADC本身輸出的形式已為組(block)，且處于一較低的時鐘頻率，故本身已隱含前述S/P功能，舉例來說，一二十折時間交錯ADC(twenty-foldtime-interleavedADC)可以產(chǎn)生一組二十道轉(zhuǎn)換器輸出數(shù)據(jù)，且該輸出數(shù)據(jù)的頻率為序列連結(jié)的數(shù)據(jù)速率的二十分之一。由于時間交錯ADC的原理亦屬本
技術(shù)領(lǐng)域：
具有通常知識者所熟知之技術(shù)，故于此不再詳述。于前述各不同實施例中，該低解析度ADC(例如圖2之ADC220)具有M階，雖然于圖2所示的實施例中，該M為8，但該M仍可為以下各數(shù)值的其中之一6、10、12、14及16。然而，應用一低解析度ADC以檢測二元信號的相同原理可以延伸至一具有奇數(shù)階的低解析度ADC，舉例來說，M也可以是以下各數(shù)值的其中之一5、7、9、11及13。當該M為一復數(shù)值時，有M/2階為正、M/2階為負、一階高于VREF以及一階低于-VREF，且該M階接下來被劃分為以下四階(例如藉由圖2的劃分器280):—階高于VREF、一階為正但低于VREF、一階為負但高于-VREF以及一階低于-VREF。而當M為一奇數(shù)值時，有(M-l)/2階為正、(M_l)/2階為負、一階為零、一階高于VREF以及一階低于-VREF，而于此例中，該M階不再被劃分為四階，取而代之的，該M階須被劃分為以下五階一階高于VREF、一階低于-VREF、一階為正但低于VREF、一階為負但高于-VREF以及一階為零(后稱為零階)。前述AGC演算法于此仍可被應用，但前述零階須被視為一小信號，而為檢測該零階，須增加前述增益系數(shù)。前述時序檢測演算法于此仍可被應用，但該零階須被視為一不明確的階(ambiguouslevel)，故若當前劃分數(shù)據(jù)或先前劃分數(shù)據(jù)為零時，前述時序誤差信號須被設為0。前述數(shù)據(jù)恢復演算法于此仍可被應用，僅該零階因不具有一正負號，故不適用前述「正負號變換」條件。圖7繪示出本發(fā)明的時鐘數(shù)據(jù)恢復(clock-datarecovery;CDR)電路的一實施例的功能方塊圖。CDR電路700包含一可變增益放大器(variablegain卿lifier;VGA)710，用來依據(jù)一增益系數(shù)放大一輸入信號，以產(chǎn)生一放大信號，其中該增益系數(shù)由一增益設定值所控制；一二位元模擬至數(shù)字轉(zhuǎn)換器(analogtodigitalconverter;ADC)720，用來依據(jù)一時序，將該放大信號轉(zhuǎn)換為一二位元數(shù)據(jù)D[1:0]，其中該時序由一恢復時鐘所提供；一最高有效位元(mostsignificantbit;MSB)功能電路730，用來取出該二位元數(shù)據(jù)D[1:0]中的最高有效位元，以形成一恢復數(shù)據(jù)；一時序檢測電路740，用來處理該二位元數(shù)據(jù)D[1:0]，以產(chǎn)生一時序誤差信號；一濾波器760，用來過濾該時序誤差信號，以產(chǎn)生一控制電壓；一電壓控制振蕩器(voltagecontrolledoscillator;VC0)750，用來在該控制電壓的控制下，產(chǎn)生前述恢復時鐘；以及一自動增益控制器(automaticgaincontroller)770，用來處理該二位元數(shù)據(jù)D[l:0]，以產(chǎn)生前述增益設定值，進而控制前述VGA710的增益系數(shù)。上述二位元ADC720將該放大信號量化(quantize)為以下四階的其中之一-l.5VREF、-0.5VREF、0.5VREF以及1.5VREF，該四階分別對應以下該二位元數(shù)據(jù)(D[l:O])之值00、01、10以及11。在此，VREF為一參考電壓準位，由電路設計者所自行斟酌選定。而于一實施例中，該二位元量化之的執(zhí)行依據(jù)底下表5所示的一映射表架構(gòu)(mappingscheme)。表5<table>tableseeoriginaldocumentpage19</column></row><table>請注意，于一較佳實施例中，該VGA710及ADC720以差動電路架構(gòu)(differentialcircuittopology)來實現(xiàn)，其信號準位及量化后的階可以為負值。依據(jù)本發(fā)明的一實施例，前述VGA710的增益系數(shù)是以一閉回路方式來加以調(diào)整，故該放大信號的準位的絕對值具有VREF的一統(tǒng)計中間值(statisticalmedium)。換句話說，當該放大信號的準位為正，其高于及低于VREF的可能性是相等的；而當該放大信號的準位為負，其高于及低于-VREF的可能性是相等的。于一實施例中，該VGA710的增益系數(shù)由前述AGC770來加以調(diào)整，且AGC770所為的調(diào)整，基于該二位元數(shù)據(jù)D[1:0]以及依照如底下表6所示的一映射表架構(gòu)。表6<table>tableseeoriginaldocumentpage19</column></row><table>當該二位元數(shù)據(jù)D[1:0]為00或11時，該放大信號的準位的絕對值會大于VREF，故該增益系數(shù)明顯過大而需要減少；當該二位元數(shù)據(jù)D[1:0]為01或10時，該放大信號的準位的絕對值會小于VREF，故該增益系數(shù)明顯過小而需要增加。為使增益的調(diào)整能夠平穩(wěn)，對于增益系數(shù)的調(diào)整量(無論是增加或減少)須要適度。于一實施例中，該增益系數(shù)的調(diào)整量不超過5%，然此并非對本發(fā)明的限制，其它調(diào)整量如4%、6%...等亦可為本發(fā)明所應用。于一實施例中，前述AGC770并不直接應用表6來調(diào)整該增益系數(shù)，取而代之的是應用表6以先取得一序列的試驗決定值(tentativedecisions)，其中每該試驗決定值為l(代表傾向增加該增益系數(shù))或為-l(代表傾向減少該增益系數(shù))，接著AGC770再過濾或處理該些試驗決定值，以作成一最終決定值，并據(jù)以增加或減少該增益系數(shù)。于一實施例中，AGC770依據(jù)一組試驗決定值(ablockoftentativedecisions)中的多數(shù)決(majorityvote)來作成該最終決定值。舉例而言(但本發(fā)明不以此例為限)，于應用表6至一組一百個二位元數(shù)據(jù)D[1:0]的采樣值以取得一百個試驗決定值(每該試驗決定值為1或-1)后，若其中有超過50個1，則AGC770會決定增加該增益系數(shù)；而若其中少于50個l，則AGC770會決定減少該增益系數(shù)；又若其中恰有50個1，則AGC770會保持該增益系數(shù)不變。于另一實施例中，AGC770依據(jù)一組試驗決定值中的大多數(shù)決(landslidemajorityvote)作成該最終決定值。舉例而言(但本發(fā)明不以此例為限)，于應用表6至一組一百個二位元數(shù)據(jù)D[1:0]的采樣值以取得一百個試驗決定值(每該試驗決定值為l或-l)后，若其中有超過60個1，AGC770會決定增加該增益系數(shù)；若其中有超過60個-1，AGC770會決定減少該增益系數(shù)；于其它情形時，AGC270會保持該增益系數(shù)不變。換句話說，本實施例僅在大多數(shù)的試驗決定值為1或-1時，才會建議此時需要增加或減少該增益系數(shù)(本實施例中，60%被視為一壓倒性多數(shù)(overwhelmingmajority)，然此僅為一范例，并非對本發(fā)明的限制，本發(fā)明領(lǐng)域具有通常知識者可選擇其它比例如58%、62%...等，來作為調(diào)整該增益系數(shù)的依據(jù))。于一實施例中，前述AGC770的增益調(diào)整功能可加以禁能(disabled)(藉此忽略前述二位元數(shù)據(jù)D[1:0]，以保持增益不變)。于另一實施例中，該增益調(diào)整功能于一系統(tǒng)啟用(systemstartup)期間加以致能(enabled)。于又一實施例中，該增益調(diào)整功能可持續(xù)地維持于在致能狀態(tài)(enabledcontinually)(即使該增益僅需針對一特定組的二位元數(shù)據(jù)D[1:0]，而作一次更新即可)。于再一實施例中，該增益調(diào)整功能可間歇地加以致能(enabledintermittently)。另外，于一實施例中，該增益系數(shù)的調(diào)整量可動態(tài)地調(diào)整。而于另一實施例中，該增益系數(shù)的調(diào)整量于初始時設為一第一值，然后再縮減為一小于第一值之第二值，藉此在一初始取得階段(initialacquisitionphase)達到較快的增益適應(gainadaptation)，并在——禾急態(tài)追蹤階段(steadystatetrackingphase)達至lj較平禾急的增益適應。圖7的時序檢測電路770的一實施例400如圖4所示。實施例400包含一單位延遲元件410，用來接收并儲存一當前二位元數(shù)據(jù)采樣值D[1:0]，以及用來輸出一先前二位元數(shù)據(jù)采樣值D1[1:0];以及一映射表420，用來將該當前二位元數(shù)據(jù)采樣值D[1:0]以及該先前二位元數(shù)據(jù)采樣值Dl[1:0]的結(jié)合，映射至一時序誤差信號，該時序誤差信號是一三元信號(ternarysignal)，且為以下三種可能值的其中之一_1、0、1。該映射表的運作依據(jù)前述的演算法1(其中S1[1:0]由D1[1:0]所取代)。于一實施例中，圖7的濾波器760以及圖2的濾波器260是實質(zhì)相同的，故于此不再詳加說明。于一實施例中，圖7的VGA710以及圖2的VGA210也是實質(zhì)相同的，故于此不再詳加說明。而由于VC0750的電壓控制振蕩器的實施屬本
技術(shù)領(lǐng)域：
的通常知識，于此亦不再詳加說明。然請注意，雖然前述實施例系使用VCO，然而其它可控振蕩器電路亦可以用來作替代，只要其振蕩頻率可被一控制信號所控制即可。另外，一二位元模擬至數(shù)字轉(zhuǎn)換器的實施亦屬公知的現(xiàn)有技術(shù)，故于此不再詳加說明。于一較佳實施例中，前述二位元ADC720包含三個比較器一個用來比較前述放大信號與-VREF;另一個用來比較該放大信號與OV;以及最后一個用來比較該放大信號與VREF，20其中VREF如前所述是一參考電壓準位，而當自動增益控制處于一穩(wěn)定狀態(tài)時，該放大信號的絕對值大于及小于該參考電壓準位VREF的可能性是相等的。圖8繪示出本發(fā)明時鐘數(shù)據(jù)恢復電路的另一實施例800的功能圖。圖8的實施例800與圖7的實施例700除了以下改變外，其余完全相同，改變包含(1)圖8不再有可變增益放大器，且二位元ADC820直接接收輸入信號，而非放大信號；以及(2)AGC870控制VREF的準位設定值，而非VGA的可變增益值。圖7的實施例700與圖8的實施例800中，實施例700對可變增益放大器的增益系數(shù)的增加/減少于功能上同等于實施例800對二位元ADC的參考電壓準位VREF的減少/增加，亦即于該二位元ADC的輸出上的凈效應是相同的。圖8的實施例800并不使用一可變增益放大器，而是在功能上等同使用一單一增益放大器AGC870，來調(diào)整參考電壓準位VREF，因此該輸入信號的絕對值高于及低于該參考電壓準位VREF的可能性是相等的。任何適用于圖7的AGC770的實施例均適用于圖8的AGC870，只要調(diào)整的方向為相反的即可，亦即圖7中對增益系數(shù)的增加/減少被替代為圖8中對參考電壓準位VREF的減少/增加。本發(fā)明的實施例雖以二元信號(即二個位準的信號)為例，然不應以此作為本發(fā)明的限制，本
技術(shù)領(lǐng)域：
人員可輕易作等效變化而可運用于非二個位準信號(例如二個位準以上的信號)的應用上。以上所述者，僅為本發(fā)明的較佳實施例，不能以上述內(nèi)容限定本發(fā)明實施的范圍，即凡是依本發(fā)明權(quán)利要求及發(fā)明說明內(nèi)容所作的等效變化與修飾，皆仍屬本發(fā)明專利涵蓋的范圍內(nèi)。權(quán)利要求一種時鐘數(shù)據(jù)恢復電路，包含一增益放大器，用來依據(jù)一增益系數(shù)以放大一輸入信號并產(chǎn)生一放大信號，其中該增益系數(shù)由一增益設定值所控制；一模擬至數(shù)字轉(zhuǎn)換器，用來依據(jù)一時序，將該放大信號轉(zhuǎn)換為一轉(zhuǎn)換器輸出，其中該時序由一恢復時鐘所提供，該轉(zhuǎn)換器輸出對應N階；一時序檢測電路，用來依據(jù)該轉(zhuǎn)換器輸出以產(chǎn)生一時序誤差信號；一濾波器，用來過濾該時序誤差信號以產(chǎn)生一控制信號；一可控振蕩器，用來在該控制信號的控制下，產(chǎn)生該恢復時鐘；一增益控制器，用來依據(jù)該轉(zhuǎn)換器輸出來設定該增益設定值，以控制該增益放大器的該增益系數(shù)；以及一數(shù)據(jù)恢復電路，用來依據(jù)該轉(zhuǎn)換器輸出以產(chǎn)生一恢復數(shù)據(jù)。2.如權(quán)利要求1所述的時鐘數(shù)據(jù)恢復電路，其進一步包含一M階劃分器(M-levelslicer)，耦接至該模擬至數(shù)字轉(zhuǎn)換器以及該時序檢測電路，用來將該轉(zhuǎn)換器輸出劃分為一劃分數(shù)據(jù)，并且輸出該劃分數(shù)據(jù)至該時序檢測電路。3.如權(quán)利要求2所述的時鐘數(shù)據(jù)恢復電路，其中該N階的N值包含以下數(shù)值的其中之一:5、6、7、8、9、10、11、12、13、14U5及16。4.如權(quán)利要求1所述的時鐘數(shù)據(jù)恢復電路，其中該N階的其中之一對應一電壓準位，該電壓準位大于一參考電壓，且該N階的其中之另一對應另一電壓準位，該另一電壓準位小于該參考電壓的反相電壓，而該N階的其余各階所對應的電壓準位介于該參考電壓與該參考電壓的反相電壓之間。5.如權(quán)利要求1所述的時鐘數(shù)據(jù)恢復電路，其中該M階劃分器依據(jù)該轉(zhuǎn)換器輸出所對應的一電壓準位與三個劃分器準位的比較，來劃分該轉(zhuǎn)換器輸出，而該三個劃分器準位分別對應一參考電壓、一零電壓以及該參考電壓的反相電壓。6.如權(quán)利要求5所述的時鐘數(shù)據(jù)恢復電路，其中該自動增益控制器于該轉(zhuǎn)換器輸出所對應的該電壓準位的大小小于該參考電壓時，增加該增益系數(shù)，而于該轉(zhuǎn)換器輸出所對應的該電壓準位的大小大于該參考電壓時，減少該增益系數(shù)。7.如權(quán)利要求1所述的時鐘數(shù)據(jù)恢復電路，其中該時序誤差信號的產(chǎn)生依據(jù)該劃分數(shù)據(jù)與該劃分數(shù)據(jù)的一延遲數(shù)據(jù)間的邏輯關(guān)系。8.如權(quán)利要求1所述的時鐘數(shù)據(jù)恢復電路，其中該數(shù)據(jù)恢復電路包含至少一延遲電路以及一映射表。9.如權(quán)利要求8所述的時鐘數(shù)據(jù)恢復電路，其中該至少一延遲電路接收該轉(zhuǎn)換器輸出，并輸出該轉(zhuǎn)換器輸出的一先前值，而該映射表將多個輸入映射至該恢復數(shù)據(jù)，其中該多個輸入至少包含該轉(zhuǎn)換器輸出以及該先前值。10.如權(quán)利要求8所述的時鐘數(shù)據(jù)恢復電路，其中該映射表的建立依據(jù)該二元信號中的一符元間干擾的特性。11.如權(quán)利要求8所述的時鐘數(shù)據(jù)恢復電路，其中該轉(zhuǎn)換器輸出所對應的一電壓準位接近于該參考電壓時，該轉(zhuǎn)換器輸出被映射至一第一邏輯值；該轉(zhuǎn)換器輸出所對應的該電壓準位接近于該參考電壓的反相電壓時，該轉(zhuǎn)換器輸出被映射至一第二邏輯值；該轉(zhuǎn)換器輸出呈現(xiàn)急劇增加時，該轉(zhuǎn)換器輸出被映射至該第一邏輯值；以及該轉(zhuǎn)換器輸出呈現(xiàn)急劇減少時，該轉(zhuǎn)換器輸出被映射至該第二邏輯值。12.如權(quán)利要求2所述的時鐘數(shù)據(jù)恢復電路，其中該M小于該N。13.如權(quán)利要求1所述的時鐘數(shù)據(jù)恢復電路，其中該時序檢測電路包含一延遲電路，用來接收一劃分數(shù)據(jù)并輸出該劃分數(shù)據(jù)的一先前值，其中該劃分數(shù)據(jù)是依據(jù)該轉(zhuǎn)換器輸出所產(chǎn)生；以及一映射表，將該劃分數(shù)據(jù)以及該劃分數(shù)據(jù)的該先前值映射至該時序誤差信號。14.如權(quán)利要求1所述的時鐘數(shù)據(jù)恢復電路，其中該數(shù)據(jù)恢復電路包含一最高有效位(mostsignificantbit;MSB)功會她路。15.—時鐘數(shù)據(jù)恢復方法，應用于一時鐘數(shù)據(jù)恢復電路，該方法包含依據(jù)一增益系數(shù)，放大一輸入信號以產(chǎn)生一放大信號，其中該增益系數(shù)由一增益設定值所控制；依據(jù)一時序，將該放大信號量化(quantizing)為一轉(zhuǎn)換器輸出，其中該時序由一恢復時鐘所提供，且該轉(zhuǎn)換器輸出對應N階；依據(jù)該轉(zhuǎn)換器輸出以產(chǎn)生一時序誤差信號；過濾該時序誤差信號以產(chǎn)生一控制信號；依據(jù)該控制信號以控制該恢復時鐘所提供的該時序；依據(jù)該轉(zhuǎn)換器輸出以控制該增益設定值；以及依據(jù)該轉(zhuǎn)換器輸出以產(chǎn)生一恢復數(shù)據(jù)。16.如權(quán)利要求15所述的時鐘數(shù)據(jù)恢復方法，其進一步包含將該轉(zhuǎn)換器輸出劃分為一劃分數(shù)據(jù)，其中該劃分數(shù)據(jù)對應M階。17.如權(quán)利要求16所述的時鐘數(shù)據(jù)恢復方法，其中該M階的M值包含以下數(shù)值的其中之一4及5。18.如權(quán)利要求15或17所述的時鐘數(shù)據(jù)恢復方法，該N階的N值包含以下數(shù)值的其中之一5、6、7、8、9、10、11、12、13、14、15及16。19.如權(quán)利要求15所述的時鐘數(shù)據(jù)恢復方法，其中該N階的其中之一對應一電壓準位，該電壓準位大于一參考電壓，且該N階的其中之另一對應另一電壓準位，該另一電壓準位小于該參考電壓的反相電壓，而該N階的其余各階所對應的電壓準位介于該參考電壓與該參考電壓的反相電壓之間。20.如權(quán)利要求16所述的時鐘數(shù)據(jù)恢復方法，其中將該轉(zhuǎn)換器輸出劃分為該劃分數(shù)據(jù)的步驟，依據(jù)該轉(zhuǎn)換器輸出所對應的一準位與三劃分器準位的比較結(jié)果來執(zhí)行，而該三劃分器準位的其中之一對應一參考電壓、其中的另一對應一零電壓以及余下之一對應該參考電壓的反相電壓。21.如權(quán)利要求20所述的時鐘數(shù)據(jù)恢復方法，其中控制該增益設定值的步驟包含當該轉(zhuǎn)換器輸出所對應的該電壓準位的大小小于該參考電壓時，增加該增益系數(shù)；以及當該轉(zhuǎn)換器輸出所對應的該電壓準位的大小大于該參考電壓時，減少該增益系數(shù)。22.如權(quán)利要求15所述的時鐘數(shù)據(jù)恢復方法，其中產(chǎn)生該恢復數(shù)據(jù)的步驟進一步包含使用至少一延遲功能以產(chǎn)生該轉(zhuǎn)換器輸出的一先前值；以及使用一映射功能以映射多個輸入至該恢復數(shù)據(jù)，其中該多個輸入至少包含該轉(zhuǎn)換器輸出以及該先前值。23.如權(quán)利要求22所述的時鐘數(shù)據(jù)恢復方法，其中該映射功能的建立依據(jù)該二進位元號中的一符元間干擾的特性。24.如權(quán)利要求22所述的時鐘數(shù)據(jù)恢復方法，其中該轉(zhuǎn)換器輸出所對應的一電壓準位接近于該參考電壓時，該轉(zhuǎn)換器輸出被映射至一第一邏輯值；該轉(zhuǎn)換器輸出所對應的該電壓準位接近于該參考電壓的反相電壓時，該轉(zhuǎn)換器輸出被映射至一第二邏輯值；該轉(zhuǎn)換器輸出呈現(xiàn)急劇增加時，該轉(zhuǎn)換器輸出被映射至該第一邏輯值；以及該轉(zhuǎn)換器輸出呈現(xiàn)急劇減少時，該轉(zhuǎn)換器輸出被映射至該第二邏輯值。全文摘要本發(fā)明涉及時鐘數(shù)據(jù)恢復裝置及方法。本發(fā)明關(guān)于一種二元信號檢測技術(shù)，本發(fā)明的技術(shù)包含一增益放大器，用來依據(jù)一增益系數(shù)放大一輸入信號以產(chǎn)生一放大信號，其中該增益系數(shù)由一增益設定值所控制；一模擬至數(shù)字轉(zhuǎn)換器，用來依據(jù)一時序?qū)⒃摲糯笮盘栟D(zhuǎn)換為一轉(zhuǎn)換器輸出，其中該時序由一恢復時鐘所提供，且該轉(zhuǎn)換器輸出對應N個準位；一時序檢測電路，用來依據(jù)該轉(zhuǎn)換器輸出產(chǎn)生一時序誤差信號；一濾波器，用來過濾該時序誤差信號以產(chǎn)生一控制信號；一可控振蕩器，用來在一控制電壓的控制下，產(chǎn)生該恢復時鐘；一增益控制器，用來處理該轉(zhuǎn)換器輸出以設定該增益設定值，進而控制該增益系數(shù)；以及一數(shù)據(jù)恢復電路，用來依據(jù)該轉(zhuǎn)換器輸出，產(chǎn)生一恢復數(shù)據(jù)。文檔編號H04L7/033GK101714867SQ20091020584公開日2010年5月26日申請日期2009年10月9日優(yōu)先權(quán)日2008年10月7日發(fā)明者林嘉亮申請人:瑞昱半導體股份有限公司