專利名稱：連接到網(wǎng)絡(luò)的從設(shè)備的同步控制裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種連接到網(wǎng)絡(luò)的從設(shè)備(Slave Device)的同步控制裝置及其方法， 從而實(shí)現(xiàn)連接到網(wǎng)絡(luò)的多個(gè)從設(shè)備之間的動(dòng)作同步。 具體是，使連接到網(wǎng)絡(luò)的多個(gè)從設(shè)備分別具有的處理器的控制周期同步，另外，使 通過控制上述處理器對(duì)執(zhí)行器進(jìn)行驅(qū)動(dòng)的驅(qū)動(dòng)器實(shí)現(xiàn)動(dòng)作同步的，連接到網(wǎng)絡(luò)的從設(shè)備的 同步控制裝置及其方法。
背景技術(shù)：
FA (Factory Automation :工廠自動(dòng)化)系統(tǒng)中，通常使用將輸入輸出設(shè)備直接連 接而進(jìn)行驅(qū)動(dòng)的方法。 最近，隨著通信技術(shù)的發(fā)展，出于設(shè)置的方便性以及減少費(fèi)用等原因，將多個(gè)設(shè)備 通過網(wǎng)絡(luò)進(jìn)行連接使相互之間可以進(jìn)行通信。 連接多個(gè)裝置的網(wǎng)絡(luò)中，EtherCAT (Ethernet for Control AutomationTechnology :以太網(wǎng)控制自動(dòng)化技術(shù))網(wǎng)絡(luò)，作為產(chǎn)業(yè)用以太網(wǎng)的一種，具有快 捷的數(shù)據(jù)更新功能，并可同步控制多個(gè)裝置。 EtherCAT網(wǎng)絡(luò)通常由一個(gè)主設(shè)備(Master Device)和多個(gè)從設(shè)備(SlaveDevice) 組成。上述一個(gè)主設(shè)備，例如使用標(biāo)準(zhǔn)的以太網(wǎng)集成元件作為通信模塊；多個(gè)從設(shè)備，例如 使用專用的EtherCAT ASIC (Application Specif iclntegrated Circuit :專用集成電路) 作為通信模塊。 在EtherCAT網(wǎng)絡(luò)中，為了實(shí)現(xiàn)多個(gè)從設(shè)備之間的動(dòng)作同步，使用分布式時(shí)鐘 (Distributed Clock)功能。上述分布式時(shí)鐘功能，在多個(gè)從設(shè)備分別具有的通信模塊即 EtherCAT ASIC中，以同步信號(hào)的方式體現(xiàn)。 多個(gè)從設(shè)備通過上述分布式時(shí)鐘功能，并由上述通信模塊發(fā)出的同步信號(hào)實(shí)現(xiàn)同 步，然而分別設(shè)置在多個(gè)從設(shè)備上用于對(duì)接收數(shù)據(jù)進(jìn)行處理的處理器，和通過處理器的控 制對(duì)執(zhí)行器進(jìn)行驅(qū)動(dòng)的驅(qū)動(dòng)器，分別根據(jù)單獨(dú)的時(shí)鐘信號(hào)進(jìn)行動(dòng)作。 因此，分別設(shè)置在多個(gè)從設(shè)備的處理器的動(dòng)作不僅不同步，而且通過分別設(shè)置在 多個(gè)從設(shè)備的驅(qū)動(dòng)器進(jìn)行驅(qū)動(dòng)的執(zhí)行器也沒有實(shí)現(xiàn)同步。

發(fā)明內(nèi)容
本發(fā)明旨在解決的技術(shù)問題是，對(duì)分別設(shè)置在多個(gè)從設(shè)備中并用于對(duì)來自主設(shè)備
的數(shù)據(jù)進(jìn)行處理的處理器進(jìn)行動(dòng)作同步的，連接到網(wǎng)絡(luò)的從設(shè)備的同步控制裝置及其方 法。 另外，本發(fā)明之連接到網(wǎng)絡(luò)的從設(shè)備的同步控制裝置及其方法，對(duì)通過分別設(shè)置
在多個(gè)從設(shè)備的多個(gè)處理器驅(qū)動(dòng)各自執(zhí)行器的驅(qū)動(dòng)器動(dòng)作進(jìn)行同步，從而提高控制的精確 性。 本發(fā)明所要解決的技術(shù)問題，不限于上述提供的技術(shù)問題，對(duì)未涉及的技術(shù)問題，本領(lǐng)域的普通技術(shù)人員能夠在下述材料中明確理解。


以下參考附圖，通過不限定本發(fā)明的實(shí)施例，對(duì)本發(fā)明進(jìn)行詳細(xì)說明，并對(duì)部分圖
中的同一要素標(biāo)注了同一符號(hào)。 圖1為EtherCAT網(wǎng)絡(luò)的結(jié)構(gòu)示意圖； 圖2為從設(shè)備的結(jié)構(gòu)示意圖； 圖3為表示圖2中的處理器動(dòng)作的信號(hào)流程圖； 圖4為表示圖2中的處理器執(zhí)行同步中斷動(dòng)作的信號(hào)流程圖； 圖5為表示圖2中的處理器執(zhí)行定時(shí)器中斷動(dòng)作的信號(hào)流程圖； 圖6為表示分別設(shè)置在多個(gè)從設(shè)備中的處理器的控制周期不同步的示意圖； 圖7為表示分別設(shè)置在多個(gè)從設(shè)備中的驅(qū)動(dòng)器的時(shí)鐘信號(hào)不同步的示意圖； 圖8為表示本發(fā)明之同步控制裝置中的從設(shè)備的理想實(shí)施列的結(jié)構(gòu)示意圖； 圖9為表示本發(fā)明之同步控制方法中，處理器動(dòng)作的信號(hào)流程圖； 圖10為表示本發(fā)明之同步控制方法中，處理器的同步中斷動(dòng)作的信號(hào)流程圖； 圖11為表示本發(fā)明之同步控制方法中，處理器的定時(shí)器中斷動(dòng)作的信號(hào)流程圖； 圖12為表示本發(fā)明中分別設(shè)置在多個(gè)從設(shè)備的處理器的動(dòng)作同步的示意圖； 圖13為表示本發(fā)明中分別設(shè)置在多個(gè)從設(shè)備的驅(qū)動(dòng)器的時(shí)鐘信號(hào)同步的示意圖。
具體實(shí)施例方式
以下參照附圖對(duì)本發(fā)明實(shí)施例進(jìn)行詳細(xì)說明，以便更簡單明了地說明本發(fā)明的原 理和概念，但本發(fā)明并不限定于后述的實(shí)施例。 并且，只提供便于基本理解本發(fā)明的簡單結(jié)構(gòu)示意圖，供本領(lǐng)域的普通技術(shù)人員 理解并實(shí)施本發(fā)明的各種實(shí)施方式。 圖1為EtherCAT網(wǎng)絡(luò)的結(jié)構(gòu)示意圖，其中，符號(hào)IOO為主設(shè)備，符號(hào)110(110-1、 110-2、110-3、...)為多個(gè)從設(shè)備。上述主設(shè)備100和多個(gè)從設(shè)備IIO分別具有用于進(jìn)行 數(shù)據(jù)通信的通信模塊102和通信模塊112。 例如，上述主設(shè)備100具有標(biāo)準(zhǔn)的以太網(wǎng)集成元件作為通信模塊102，而上述多個(gè) 從設(shè)備110具有專用EtherCAT ASIC作為通信模塊112，從而相互之間可以進(jìn)行數(shù)據(jù)通信。
上述主設(shè)備IOO具有一個(gè)輸入輸出端口 104，而上述從設(shè)備110各自都具有兩個(gè)輸 入輸出端口 H4、114a。 上述主設(shè)備IOO具有的一個(gè)輸入輸出端口 104和多個(gè)從設(shè)備IIO各自具有的兩個(gè) 輸入輸出端口 114、 114a分別通過通信電纜120串聯(lián)。 例如，上述一個(gè)主設(shè)備100具有的一個(gè)輸入輸出端口 104通過通信電纜120連接 在從設(shè)備110-1的輸入輸出端口 114，而從設(shè)備110-1的輸入輸出端口 114a通過通信電纜 120連接在從設(shè)備110-2的輸入輸出端口 114，另外，從設(shè)備的110-2的輸入輸出端口 114a 通過通信電纜120連接在從設(shè)備110-3的輸入輸出端口 114。 符號(hào)130為多個(gè)執(zhí)行器，上述多個(gè)執(zhí)行器130通過上述從設(shè)備110的控制而被驅(qū)動(dòng)。 具有這種構(gòu)成的EtherCAT網(wǎng)絡(luò)中，若主設(shè)備100向多個(gè)從設(shè)備110傳送與多個(gè)執(zhí) 行器130的驅(qū)動(dòng)等有關(guān)的規(guī)定數(shù)據(jù)時(shí)，主設(shè)備100將相應(yīng)數(shù)據(jù)通過通信模塊102輸出給輸 入輸出端口 104。 上述主設(shè)備100輸出給輸入輸出端口 104的數(shù)據(jù)，通過通信電纜120輸入至位于 第一位置的從設(shè)備110-1的輸入輸出端口 114，并由通信模塊112接收以及處理的同時(shí)輸出 給輸入輸出端口 114a，由此依次傳送給多個(gè)從設(shè)備110-2、 110-3、...。
另外，每一個(gè)從設(shè)備110-1、 110-2、 110-3、...，通過通信模塊112將包括有關(guān)執(zhí)行 器130當(dāng)前驅(qū)動(dòng)狀態(tài)數(shù)據(jù)的數(shù)據(jù)傳送給主設(shè)備100。 SP，從設(shè)備110-3輸出的數(shù)據(jù)，依次通過從設(shè)備110-2、 110-1傳送給主設(shè)備100 ; 從設(shè)備110-2所輸出的數(shù)據(jù)，通過從設(shè)備110-1傳送至主設(shè)備100 ;從設(shè)備110-1輸出的數(shù) 據(jù)被直接傳送至主設(shè)備100。 圖2為多個(gè)從設(shè)備110的結(jié)構(gòu)示意圖，其中，符號(hào)200為振蕩器，上述振蕩器200 通過振蕩發(fā)出規(guī)定頻率的時(shí)鐘信號(hào)CLK1。 符號(hào)210為處理器，上述處理器210根據(jù)上述振蕩器200發(fā)出的時(shí)鐘信號(hào)CLK1進(jìn) 行動(dòng)作，并生成具有規(guī)定周期的時(shí)鐘信號(hào)CLK2。另外，當(dāng)通信模塊112生成同步信號(hào)SYNC0 并輸入至中斷端子INT上時(shí)，上述處理器210對(duì)由上述主設(shè)備IOO傳送并由上述通信模塊 112接收的數(shù)據(jù)，通過數(shù)據(jù)總線220進(jìn)行輸入以及處理，并根據(jù)處理的數(shù)據(jù)生成驅(qū)動(dòng)執(zhí)行器 130所需的控制數(shù)據(jù)。 符號(hào)212為內(nèi)置在上述處理器210中的定時(shí)器，通過上述處理器210控制上述定 時(shí)器212進(jìn)行動(dòng)作，設(shè)定發(fā)生定時(shí)器中斷(Timer interrupt)的周期。當(dāng)發(fā)生定時(shí)器中斷 時(shí)，上述處理器210執(zhí)行定時(shí)器中斷動(dòng)作。 符號(hào)230為驅(qū)動(dòng)器，上述驅(qū)動(dòng)器230，與上述處理器210所生成的時(shí)鐘信號(hào)CLK2同 步進(jìn)行動(dòng)作，并根據(jù)上述處理器210所生成的控制數(shù)據(jù)對(duì)上述執(zhí)行器130進(jìn)行驅(qū)動(dòng)。
具有這種構(gòu)成的從設(shè)備110，由振蕩器200振蕩而生成時(shí)鐘信號(hào)CLK1，根據(jù)其生成 的時(shí)鐘信號(hào)CLK1，處理器210進(jìn)行動(dòng)作。 之后，上述處理器210生成時(shí)鐘信號(hào)CLK2，根據(jù)其生成的時(shí)鐘信號(hào)CLK2，驅(qū)動(dòng)器 230進(jìn)行動(dòng)作。 主設(shè)備100傳送的用于驅(qū)動(dòng)執(zhí)行器130的數(shù)據(jù)由通信模塊112接收。例如，驅(qū)動(dòng) 執(zhí)行器130所需的包括位置、速度以及壓力等參數(shù)的數(shù)據(jù)，由通信模塊112進(jìn)行接收。
當(dāng)EtherCAT網(wǎng)絡(luò)中連接多個(gè)從設(shè)備110時(shí)，上述多個(gè)從設(shè)備110各自的通信模塊 112接收來自主設(shè)備100的數(shù)據(jù)的時(shí)間，因?yàn)榘l(fā)生物理延時(shí)而相互之間有一定的差異。
因此，上述通信模塊112，通過分布式時(shí)鐘(Distributed Clock)功能，對(duì)所有的 從設(shè)備110接收數(shù)據(jù)所需的時(shí)間延時(shí)進(jìn)行計(jì)算，而根據(jù)計(jì)算出的時(shí)間延時(shí)，多個(gè)通信模塊 112同時(shí)發(fā)出同步信號(hào)SYNCO。 上述通信模塊112發(fā)出的同步信號(hào)SYNCO被輸入至處理器210的中斷端子INT上。
當(dāng)同步信號(hào)SYNCO輸入至中斷端子INT時(shí)，上述處理器210將上述主設(shè)備100傳送 并由上述通信模塊112接收的數(shù)據(jù)，通過數(shù)據(jù)總線220輸入，并進(jìn)行處理后生成控制數(shù)據(jù)。
上述處理器210所生成的控制數(shù)據(jù)被輸入至驅(qū)動(dòng)器230，驅(qū)動(dòng)器230與時(shí)鐘信號(hào)
5CLK2同步地處理上述控制數(shù)據(jù)，從而驅(qū)動(dòng)執(zhí)行器130。 圖3為表示圖2中的處理器210動(dòng)作的信號(hào)流程圖。 參照?qǐng)D3，處理器210首先對(duì)生成定時(shí)器中斷的周期進(jìn)行設(shè)定，而定時(shí)器212對(duì)所 設(shè)定的定時(shí)器中斷周期進(jìn)行計(jì)數(shù)，并生成定時(shí)器中斷(S300)。 另外，上述處理器210對(duì)輸入至上述通信模塊112的數(shù)據(jù)進(jìn)行處理(S302)，并執(zhí)行 控制算法而產(chǎn)生驅(qū)動(dòng)上述執(zhí)行器130所需的控制數(shù)據(jù)(S304)。 在此狀態(tài)下，上述處理器210對(duì)上述定時(shí)器212是否生成定時(shí)器中斷進(jìn)行判斷
(S306)，而當(dāng)定時(shí)器212沒有生成定時(shí)器中斷時(shí)，等待至生成定時(shí)器中斷為止。 另外，當(dāng)上述定時(shí)器212發(fā)生定時(shí)器中斷時(shí)，上述處理器210返回到上述步驟
S302，處理通過上述通信模塊112輸入的數(shù)據(jù)(S302)，并通過控制算法而生成控制數(shù)據(jù)
(S304)，反復(fù)執(zhí)行等待動(dòng)作(S306)直到定時(shí)器212發(fā)生定時(shí)器中斷。 圖4為表示圖2中的處理器執(zhí)行同步中斷動(dòng)作的信號(hào)流程圖。 參照?qǐng)D4，通信模塊112接收由主設(shè)備100傳送的規(guī)定數(shù)據(jù)，并利用分布式時(shí)鐘功
能生成同步信號(hào)SYNCO。上述同步信號(hào)SYNC0施加到上述處理器210的中斷端子INT上，從
而同步中斷被加到上述處理器210。 當(dāng)上述同步中斷被加到上述處理器210時(shí)，上述處理器210通過數(shù)據(jù)總線220輸 入上述通信模塊112接收的數(shù)據(jù)(S400)，并在上述步驟S302中對(duì)其輸入的接收數(shù)據(jù)進(jìn)行處 理。并且，上述處理器210將有關(guān)從設(shè)備110當(dāng)前狀態(tài)的數(shù)據(jù)通過數(shù)據(jù)總線220輸出給通 信模塊112并傳送給主設(shè)備100(S402)，從而完成同步中斷動(dòng)作。 圖5為表示圖2中的處理器執(zhí)行定時(shí)器中斷動(dòng)作的信號(hào)流程圖。參照?qǐng)D5，當(dāng)上 述定時(shí)器212對(duì)定時(shí)器中斷周期進(jìn)行計(jì)數(shù)而生成定時(shí)器中斷時(shí)，上述處理器210向驅(qū)動(dòng)器 230輸出控制數(shù)據(jù)(S500)。 S卩，上述處理器210將在上述步驟S304中計(jì)算出的控制數(shù)據(jù)輸 出給驅(qū)動(dòng)器230，并由驅(qū)動(dòng)器230根據(jù)控制數(shù)據(jù)驅(qū)動(dòng)執(zhí)行器130。 然后，上述處理器210對(duì)定時(shí)器中斷周期重新進(jìn)行設(shè)定后(S502)，完成定時(shí)器中 斷動(dòng)作。 S卩，當(dāng)根據(jù)同步信號(hào)SYNC0發(fā)生同步中斷時(shí)，處理器210輸入通信模塊112接收的 接收數(shù)據(jù)的同時(shí)，將有關(guān)從設(shè)備110當(dāng)前狀態(tài)的數(shù)據(jù)傳送給主設(shè)備100。并且，在每一個(gè)定 時(shí)器中斷周期對(duì)上述接收數(shù)據(jù)進(jìn)行處理，產(chǎn)生用于驅(qū)動(dòng)執(zhí)行器130的控制數(shù)據(jù)。另外，每當(dāng) 發(fā)生定時(shí)器中斷時(shí)，處理器210將上述產(chǎn)生的控制數(shù)據(jù)輸出給驅(qū)動(dòng)器230，從而驅(qū)動(dòng)執(zhí)行器 130。 由此，多個(gè)從設(shè)備110各自具有的上述處理器210，通過同步信號(hào)SYNCO實(shí)現(xiàn)同步， 通過數(shù)據(jù)總線220輸入來自通信模塊112的接收數(shù)據(jù)。 然而，上述處理器210根據(jù)各自設(shè)定的定時(shí)器中斷周期對(duì)接收數(shù)據(jù)進(jìn)行處理，產(chǎn) 生控制數(shù)據(jù)并輸出給驅(qū)動(dòng)器230。另外，上述驅(qū)動(dòng)器230根據(jù)上述處理器210生成的時(shí)鐘信 號(hào)CLK2處理控制數(shù)據(jù)，從而驅(qū)動(dòng)執(zhí)行器130。 因此，當(dāng)多個(gè)從設(shè)備110各自具有的處理器210的控制周期不同步，導(dǎo)致輸出至驅(qū) 動(dòng)器230的控制數(shù)據(jù)不同步。另外，多個(gè)從設(shè)備110各自具有的驅(qū)動(dòng)器230驅(qū)動(dòng)執(zhí)行器130 的動(dòng)作也不同步。 例如，如圖6(a)以及(c)中所示，從設(shè)備110_1和從設(shè)備110_2中，當(dāng)通信模塊
6112根據(jù)分布式時(shí)鐘功能發(fā)出同步信號(hào)SYNC0時(shí)，因?yàn)樘幚砥?10通過數(shù)據(jù)總線220輸入來 自通信模塊112的接收數(shù)據(jù)，所以輸入接收數(shù)據(jù)的動(dòng)作是同步的。 然而，多個(gè)從設(shè)備110各自具有的上述處理器210，通過各自的振蕩器200發(fā)出的 時(shí)鐘信號(hào)CLK1進(jìn)行動(dòng)作，并按照上述各自的定時(shí)器212所計(jì)數(shù)的定時(shí)器中斷周期對(duì)接收數(shù) 據(jù)進(jìn)行處理，以及產(chǎn)生控制數(shù)據(jù)，因此，如圖6(b)以及(d)所示，上述處理器210各自對(duì)接 收數(shù)據(jù)進(jìn)行處理，其生成控制數(shù)據(jù)的控制周期沒有被同步。 另外，上述多個(gè)從設(shè)備110各自具有的驅(qū)動(dòng)器230，根據(jù)時(shí)鐘信號(hào)CLK2進(jìn)行動(dòng)作， 其時(shí)鐘信號(hào)CLK2是由上述處理器210各自生成的。如圖7的(a)以及(b)所示，因?yàn)閺脑O(shè) 備110-1以及從設(shè)備110-2的時(shí)鐘信號(hào)CLK2相互不同步，所以上述驅(qū)動(dòng)器230無法同步地 對(duì)控制數(shù)據(jù)進(jìn)行處理，因此無法精確控制執(zhí)行器130。 圖8為本發(fā)明之同步控制裝置中的從設(shè)備的理想實(shí)施列的結(jié)構(gòu)示意圖，其中符號(hào) 800為振蕩器，上述振蕩器800振蕩后產(chǎn)生時(shí)鐘信號(hào)CLK1。 符號(hào)810為通信模塊，當(dāng)連接到以太網(wǎng)時(shí)，上述通信模塊810通過輸入輸出端口 114接收來自主設(shè)備100的數(shù)據(jù)，并對(duì)接收數(shù)據(jù)進(jìn)行儲(chǔ)存的同時(shí)，通過輸入輸出端口 114a傳 送給下一個(gè)從設(shè)備110。另外，上述通信模塊810將從下一個(gè)從設(shè)備IIO通過輸入輸出端口 114a輸入的數(shù)據(jù)，通過輸入輸出端口 114傳送給主設(shè)備100或上一個(gè)從設(shè)備110。
另外，上述通信模塊810根據(jù)分布式時(shí)鐘功能發(fā)出第一同步信號(hào)SYNC10以及第二 同步信號(hào)SYNCll， S卩，當(dāng)多個(gè)從設(shè)備110連接到以太網(wǎng)時(shí)，多個(gè)從設(shè)備110各自具有的多個(gè) 通信模塊810，根據(jù)分布式時(shí)鐘功能，同時(shí)都發(fā)出第一同步信號(hào)SYNC10以及第二同步信號(hào) SYNCll。 符號(hào)820為鎖相環(huán)(PLL :Phase Locked Loop)，上述鎖相環(huán)820根據(jù)上述通信模 塊810發(fā)出的第二同步信號(hào)SYNCll產(chǎn)生時(shí)鐘信號(hào)CLK12。 符號(hào)830為處理器，上述處理器830根據(jù)上述振蕩器800所生成的時(shí)鐘信號(hào)CLK11 進(jìn)行動(dòng)作，并生成時(shí)鐘信號(hào)CLK13。另外，上述處理器830根據(jù)上述通信模塊810發(fā)出第一 同步信號(hào)SYNC10與否來生成選擇信號(hào)SEL。另外，上述處理器830內(nèi)部設(shè)置有對(duì)定時(shí)器中 斷周期進(jìn)行計(jì)數(shù)的定時(shí)器832，當(dāng)?shù)谝煌叫盘?hào)SYNC10未被輸入到上述中斷端子INT時(shí)，根 據(jù)上述定時(shí)器832所發(fā)生的定時(shí)器中斷，執(zhí)行控制算法而產(chǎn)生控制數(shù)據(jù)，并對(duì)所產(chǎn)生的控 制數(shù)據(jù)進(jìn)行輸出。另外，當(dāng)上述中斷端子INT上輸入有第一同步信號(hào)SYNC10時(shí)，上述處理 器830根據(jù)第一同步信號(hào)SYNC10，通過數(shù)據(jù)總線840輸入上述通信模塊810所接收的接收 數(shù)據(jù)，執(zhí)行控制算法產(chǎn)生控制數(shù)據(jù)，并將所產(chǎn)生的控制數(shù)據(jù)進(jìn)行輸出。 符號(hào)850為多路復(fù)用器，上述多路復(fù)用器850根據(jù)上述處理器830輸出的選擇信 號(hào)SEL，選擇上述鎖相環(huán)820所發(fā)出的時(shí)鐘信號(hào)CLK12或上述時(shí)鐘信號(hào)CLK13后，以時(shí)鐘信 號(hào)CLK14輸出。S卩，當(dāng)上述通信模塊810生成第一同步信號(hào)SYNC10時(shí)，根據(jù)上述處理器830 輸出的選擇信號(hào)SEL，上述多路復(fù)用器850選擇上述時(shí)鐘信號(hào)CLK12作為時(shí)鐘信號(hào)CLK14 ; 而當(dāng)上述通信模塊810不生成第一同步信號(hào)SYNC10時(shí)，根據(jù)上述選擇信號(hào)SEL，選擇上述時(shí) 鐘信號(hào)CLK13作為時(shí)鐘信號(hào)CLK14。 符號(hào)860為驅(qū)動(dòng)器，上述驅(qū)動(dòng)器860根據(jù)上述鎖相環(huán)850所選擇的時(shí)鐘信號(hào) CLK14，對(duì)上述控制數(shù)據(jù)進(jìn)行處理從而驅(qū)動(dòng)執(zhí)行器870。 由此構(gòu)成的本發(fā)明之同步控制裝置，通過振蕩振蕩器800生成時(shí)鐘信號(hào)CLK11，處
7理器830根據(jù)所生成的時(shí)鐘信號(hào)CLK11進(jìn)行動(dòng)作并生成時(shí)鐘信號(hào)CLK13。 另外，當(dāng)連接到網(wǎng)絡(luò)時(shí)，主設(shè)備IOO傳送的數(shù)據(jù)通過輸入輸出端口 114由通信模塊
810進(jìn)行接收。上述通信模塊810利用分布式時(shí)鐘功能，周期性地生成第一同步信號(hào)SYNC10
以及第二同步信號(hào)SYNCll。 S卩，分別設(shè)置在多個(gè)從設(shè)備的每個(gè)通信模塊810，通過輸入輸出端口 114接收來自 主設(shè)備100的數(shù)據(jù)，并利用分布式時(shí)鐘功能，周期性地發(fā)出第一同步信號(hào)SYNC10以及第二 同步信號(hào)SYNCll。 上述第一同步信號(hào)SYNC10被輸入到處理器830的中斷端子INT，而第二同步信號(hào) SYNCll被輸入到鎖相環(huán)820，并由鎖相環(huán)820生成時(shí)鐘信號(hào)CLK12。 在此狀態(tài)中，上述處理器830控制定時(shí)器832按照已設(shè)定的定時(shí)器中斷周期生成 定時(shí)器中斷，并判斷中斷端子INT上是否有第一同步信號(hào)SYNC10的輸入。
當(dāng)上述判斷結(jié)果為，中斷端子INT有第一同步信號(hào)SYNC10輸入時(shí)，上述處理器830 對(duì)上述通信模塊810接收的數(shù)據(jù)通過數(shù)據(jù)總線840進(jìn)行輸入并處理后，執(zhí)行控制算法產(chǎn)生 控制數(shù)據(jù)，并將產(chǎn)生的控制數(shù)據(jù)輸出給驅(qū)動(dòng)器860。另外，上述處理器830生成選擇信號(hào) SEL，使多路復(fù)用器850選擇時(shí)鐘信號(hào)CLK12作為時(shí)鐘信號(hào)CLK14。 這樣，上述多路復(fù)用器850根據(jù)選擇信號(hào)SEL選擇時(shí)鐘信號(hào)CLK12以時(shí)鐘信號(hào) CLK14進(jìn)行輸出，其輸出的時(shí)鐘信號(hào)CLK14被輸入至驅(qū)動(dòng)器860，因此，上述驅(qū)動(dòng)器860根據(jù) 上述時(shí)鐘信號(hào)CLK14，即時(shí)鐘信號(hào)CLK12，對(duì)上述控制數(shù)據(jù)進(jìn)行處理，從而驅(qū)動(dòng)執(zhí)行器870。
本發(fā)明中，多個(gè)從設(shè)備110連接到EtherCAT網(wǎng)絡(luò)進(jìn)行正常通信時(shí)，多個(gè)從設(shè)備110 各自具有的通信模塊810利用分布式時(shí)鐘功能同時(shí)生成第一同步信號(hào)SYNCIO。另外，處理 器830根據(jù)上述第一同步信號(hào)SYNC10輸入并處理接收數(shù)據(jù)，生成控制數(shù)據(jù)并輸出給驅(qū)動(dòng)器 860。 因此，多個(gè)從設(shè)備110各自具有的處理器830輸入并處理來自通信模塊810的數(shù) 據(jù)的動(dòng)作，以及產(chǎn)生控制數(shù)據(jù)并將產(chǎn)生的控制數(shù)據(jù)輸出給驅(qū)動(dòng)器860的動(dòng)作將同步進(jìn)行。
另外，鎖相環(huán)820根據(jù)通信模塊810利用分布式時(shí)鐘功能所生成的第二同步信號(hào) SYNCll而生成時(shí)鐘信號(hào)CLK12，而其生成的時(shí)鐘信號(hào)CLK12由多路復(fù)用器850選擇為時(shí)鐘 信號(hào)CLK14并輸出給驅(qū)動(dòng)器860。 因此，多個(gè)從設(shè)備110各自具有的驅(qū)動(dòng)器860處理控制數(shù)據(jù)并驅(qū)動(dòng)執(zhí)行器870的 動(dòng)作也同步進(jìn)行。 另外，上述EtherCAT無法進(jìn)行正常通信時(shí)，上述通信模塊810不發(fā)出第一同步信 號(hào)SYNC10以及第二同步信號(hào)SYNCll。 上述處理器830，因?yàn)橹袛喽俗覫NT上沒有輸入第一同步信號(hào)SYNC1，所以根據(jù)上 述定時(shí)器832發(fā)出的定時(shí)器中斷信號(hào)，執(zhí)行算法產(chǎn)生控制數(shù)據(jù)，并將產(chǎn)生的控制數(shù)據(jù)輸出 給驅(qū)動(dòng)器860，并且，發(fā)出選擇信號(hào)SEL使多路復(fù)用器850選擇時(shí)鐘信號(hào)CLK13作為時(shí)鐘信 號(hào)CLK14。 上述多路復(fù)用器850，根據(jù)選擇信號(hào)SEL選擇時(shí)鐘信號(hào)CLK13成為時(shí)鐘信號(hào)CLK14 進(jìn)行輸出，其輸出的時(shí)鐘信號(hào)CLK14輸入至驅(qū)動(dòng)器860，因此，上述驅(qū)動(dòng)器860根據(jù)上述時(shí)鐘 信號(hào)CLK14，即時(shí)鐘信號(hào)CLK12，對(duì)上述控制數(shù)據(jù)進(jìn)行處理，從而驅(qū)動(dòng)執(zhí)行器870。
S卩，本發(fā)明中，即使EtherCAT無法正常進(jìn)行通信，處理器也可根據(jù)之前接收的數(shù)據(jù)，繼續(xù)對(duì)執(zhí)行器870進(jìn)行驅(qū)動(dòng)。 圖9為涉及本發(fā)明之同步控制方法的處理器的動(dòng)作信號(hào)流程圖。參照?qǐng)D9，處理器 830設(shè)定發(fā)生定時(shí)器中斷的周期(S900)，定時(shí)器832對(duì)上述所設(shè)定的周期進(jìn)行計(jì)數(shù)，并按照 設(shè)定周期生成定時(shí)器中斷。 另外，上述處理器830，執(zhí)行控制算法生成控制數(shù)據(jù)(S902)，并判斷是否連接到網(wǎng) 絡(luò)且能夠進(jìn)行通信(S904)。 當(dāng)判斷結(jié)果為，連接到網(wǎng)絡(luò)時(shí)，上述處理器830對(duì)中斷端子INT上是否有第一同 步信號(hào)SYNC 10的輸入進(jìn)行判斷(S906)，每當(dāng)中斷端子INT輸入第一同步信號(hào)SYNC10時(shí)， 返回至上述步驟S902，反復(fù)執(zhí)行通過控制算法生成控制數(shù)據(jù)以及判斷是否連接到網(wǎng)絡(luò)的動(dòng)作。 另外，沒有連接到網(wǎng)絡(luò)時(shí)，上述處理器830對(duì)定時(shí)器832是否發(fā)生定時(shí)器中斷進(jìn)行 判斷(S908)，每當(dāng)發(fā)生定時(shí)器中斷時(shí)，返回至上述步驟S902，反復(fù)執(zhí)行通過控制算法生成 控制數(shù)據(jù)以及判斷是否與網(wǎng)絡(luò)連接的動(dòng)作。 圖10為表示本發(fā)明之同步控制方法的處理器的同步中斷動(dòng)作的信號(hào)流程圖。參 照?qǐng)D10，當(dāng)中斷端子INT輸入第一同步信號(hào)SYNC10而施加同步中斷時(shí)，處理器830將控制 數(shù)據(jù)輸出給驅(qū)動(dòng)器860 (S1000)。即，上述處理器830將在上述步驟S902中產(chǎn)生的控制數(shù)據(jù) 輸出給驅(qū)動(dòng)器860，從而根據(jù)控制數(shù)據(jù)對(duì)執(zhí)行器870進(jìn)行驅(qū)動(dòng)。 另外，上述處理器830對(duì)通信模塊810是否接收了數(shù)據(jù)進(jìn)行判斷(S1002)，若 沒有接收數(shù)據(jù)時(shí)，將有關(guān)從設(shè)備110當(dāng)前狀態(tài)的數(shù)據(jù)通過通信模塊810傳送給主設(shè)備 100(S1008)，并完成同步中斷動(dòng)作。 另外，若上述通信模塊810儲(chǔ)存有接收數(shù)據(jù)時(shí)，上述處理器830輸入其接收的數(shù)據(jù) (S1004)并進(jìn)行處理(S1006)。 上述處理器830所處理的接收數(shù)據(jù)，在上述步驟S902中通過執(zhí)行控制算法而產(chǎn)生 控制數(shù)據(jù)。 另外，上述處理器830將有關(guān)從設(shè)備110當(dāng)前狀態(tài)的數(shù)據(jù)通過通信模塊810傳送 給主設(shè)備100(S1008)，并完成同步中斷動(dòng)作。 圖11為表示本發(fā)明之同步控制方法中的處理器的定時(shí)器中斷動(dòng)作的信號(hào)流程 圖，參照?qǐng)D11，當(dāng)定時(shí)器832發(fā)生定時(shí)器中斷信號(hào)時(shí)，上述處理器830對(duì)當(dāng)前是否網(wǎng)絡(luò)連接 進(jìn)行判斷(SllOO)。 當(dāng)上述判斷結(jié)果為連接到網(wǎng)絡(luò)時(shí)，不會(huì)將控制數(shù)據(jù)輸出給驅(qū)動(dòng)器960，而是重新設(shè) 定定時(shí)器中斷周期(S1104)，由定時(shí)器832根據(jù)上述重新設(shè)定的定時(shí)器中斷周期生成定時(shí) 器中斷，并完成定時(shí)器中斷。 另外，當(dāng)上述判斷結(jié)果為沒有連接到網(wǎng)絡(luò)時(shí)，將在上述步驟(S902)中生成的控制 數(shù)據(jù)輸出給驅(qū)動(dòng)器960(S1102)。另外，上述處理器830重新設(shè)定定時(shí)器中斷周期(S1104)， 由定時(shí)器832根據(jù)上述重新設(shè)定的定時(shí)器中斷周期生成定時(shí)器中斷，并完成定時(shí)器中斷。
S卩，本發(fā)明中，當(dāng)通信模塊810輸出第一同步信號(hào)SYNC10時(shí)，根據(jù)其第一同步信號(hào) SYNC10執(zhí)行控制算法生成控制數(shù)據(jù)，并根據(jù)第一同步信號(hào)SYNC10執(zhí)行同步中斷動(dòng)作的同 時(shí)，將上述產(chǎn)生的控制數(shù)據(jù)輸出給驅(qū)動(dòng)器860，以及對(duì)通信模塊810接收的數(shù)據(jù)進(jìn)行輸入并 處理。
9
另外，若通信模塊810不輸出第一同步信號(hào)SYNC10時(shí)，處理器830根據(jù)定時(shí)器中
斷信號(hào)，執(zhí)行控制算法而生成控制數(shù)據(jù)，并將產(chǎn)生的控制數(shù)據(jù)輸出給驅(qū)動(dòng)器860。 圖12為用于說明本發(fā)明中分別設(shè)置在多個(gè)從設(shè)備110的處理器830同步的示意
圖，當(dāng)通信模塊810沒有連接到網(wǎng)絡(luò)時(shí)，從設(shè)備110-1、110-2的通信模塊810，不會(huì)發(fā)出如圖
12的(a)以及(d)所示的第一同步信號(hào)SYNC10，也不會(huì)發(fā)出如圖12的(b)以及(e)所示
的第二同步信號(hào)SYNCll。 因此，處理器830根據(jù)定時(shí)器832計(jì)數(shù)而生成的定時(shí)器中斷信號(hào)，例如，以如圖12 的(c)以及(f)所示的控制周期產(chǎn)生控制數(shù)據(jù)，并輸出給驅(qū)動(dòng)器860，因此從設(shè)備110-1、 110-2各自具有的處理器830的動(dòng)作不會(huì)同步。 另外，當(dāng)通信模塊810連接到網(wǎng)絡(luò)時(shí)，從設(shè)備110-1 、 110-2的通信模塊810，同步發(fā) 出如圖12的(a)以及(d)所示的第一同步信號(hào)SYNC10以及如圖12的(b)以及(e)所示 的第二同步信號(hào)SYNCll。處理器830根據(jù)上述第一同步信號(hào)SYNC10，以如圖12的(c)以 及(f)所示的相同控制周期對(duì)接收數(shù)據(jù)進(jìn)行處理，產(chǎn)生控制數(shù)據(jù)并進(jìn)行輸出，因此從設(shè)備 110-1 、 110-2各自具有的處理器830的動(dòng)作實(shí)現(xiàn)同步。 圖13為用于說明根據(jù)本發(fā)明分別設(shè)置在多個(gè)從設(shè)備的驅(qū)動(dòng)器的時(shí)鐘信號(hào)同步的 示意圖。當(dāng)通信模塊810沒有連接到網(wǎng)絡(luò)時(shí)，從設(shè)備110-1、110-2的通信模塊810不會(huì)發(fā)出 如圖13的(a)以及(e)所示的第一同步信號(hào)SYNC10，也不會(huì)發(fā)出如圖13的(b)以及(f) 所示的第二同步信號(hào)SYNCll。 此時(shí)，從設(shè)備110-l、110-2各自具有的處理器830發(fā)出如圖13的(c)以及(g)所 示的相互不同步的時(shí)鐘信號(hào)CLK13，其時(shí)鐘信號(hào)CLK13被多路復(fù)用器850選擇為如圖13的 (d)以及(h)所示的時(shí)鐘信號(hào)CLK14并輸入至驅(qū)動(dòng)器860，因此根據(jù)時(shí)鐘信號(hào)CLK14動(dòng)作的 驅(qū)動(dòng)器860的動(dòng)作不同步。 另外，當(dāng)通信模塊810連接到網(wǎng)絡(luò)時(shí)，從設(shè)備110-1、 110-2的通信模塊810同時(shí)發(fā) 出如圖13的(a)以及(e)所示的相互同步的第一同步信號(hào)SYNC10以及如圖13的(b)以 及(f)所示的第二同步信號(hào)SYNC11，其第二同步信號(hào)SYNCll由從設(shè)備110-1、110-2的鎖 相環(huán)820產(chǎn)生如圖13的(b)以及(f)所示的相互同步的時(shí)鐘信號(hào)CLK12，而從設(shè)備110-1、 110-2的鎖相環(huán)820所產(chǎn)生的時(shí)鐘信號(hào)CLK12被從設(shè)備110-1 、110-2的多路復(fù)用器850選 擇為時(shí)鐘信號(hào)CLK14并輸入至驅(qū)動(dòng)器860，從而驅(qū)動(dòng)器860的動(dòng)作如圖13的(d)以及(h) 所示一樣準(zhǔn)確地同步。 本發(fā)明中，當(dāng)通過網(wǎng)絡(luò)可以進(jìn)行通信時(shí)，通過多個(gè)從設(shè)備各自具有的通信模塊利 用分布式時(shí)鐘功能同時(shí)發(fā)出同步信號(hào)，實(shí)現(xiàn)分別設(shè)置在多個(gè)從設(shè)備的處理器之間的控制動(dòng) 作同步，另外，也使分別設(shè)置在多個(gè)從設(shè)備用于對(duì)執(zhí)行器進(jìn)行驅(qū)動(dòng)的驅(qū)動(dòng)器之間的動(dòng)作準(zhǔn) 確地同步，從而可以準(zhǔn)確地控制執(zhí)行器的驅(qū)動(dòng)。 另外，以上對(duì)使EtherCAT網(wǎng)絡(luò)中的分別設(shè)置在多個(gè)從設(shè)備的處理器以及驅(qū)動(dòng)器 的動(dòng)作同步為舉例進(jìn)行了說明。 對(duì)于實(shí)施本發(fā)明不限于EtherCAT網(wǎng)絡(luò)，還在主設(shè)備以及多個(gè)從設(shè)備之間可進(jìn)行 通信，以及多個(gè)從設(shè)備利用分布式時(shí)鐘功能可以同時(shí)發(fā)出同步信號(hào)的各種網(wǎng)絡(luò)中也可簡單 適用。 通過上述理想實(shí)施例對(duì)本發(fā)明做了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員根據(jù)所述
10的實(shí)施例在本發(fā)明的范圍內(nèi)可以進(jìn)行多種變形。 故本發(fā)明的權(quán)利范圍不限于說明的實(shí)施例，不僅包括本發(fā)明的權(quán)利要求范圍，還 包括這些變形。
權(quán)利要求
一種連接到網(wǎng)絡(luò)的從設(shè)備的同步控制裝置，包括通信模塊，通過網(wǎng)絡(luò)接收數(shù)據(jù)，并生成第一同步信號(hào)以及第二同步信號(hào)；鎖相環(huán)，根據(jù)所述第二同步信號(hào)生成時(shí)鐘信號(hào)；處理器，當(dāng)所述通信模塊生成所述第一同步信號(hào)時(shí)，根據(jù)該第一同步信號(hào)，輸入并處理所述通信模塊接收的數(shù)據(jù)而生成控制數(shù)據(jù)；當(dāng)所述通信模塊不生成所述第一同步信號(hào)時(shí)，按照以預(yù)先設(shè)定的周期發(fā)生的定時(shí)器中斷而生成控制數(shù)據(jù)；多路復(fù)用器，對(duì)所述鎖相環(huán)生成的時(shí)鐘信號(hào)或所述處理器生成的時(shí)鐘信號(hào)進(jìn)行選擇；以及驅(qū)動(dòng)器，根據(jù)所述多路復(fù)用器選擇的時(shí)鐘信號(hào)進(jìn)行動(dòng)作，并根據(jù)所述處理器生成的控制數(shù)據(jù)對(duì)執(zhí)行器進(jìn)行驅(qū)動(dòng)。
2. 如權(quán)利要求1所述連接到網(wǎng)絡(luò)的從設(shè)備的同步控制裝置，其特征在于，當(dāng)能夠通過 網(wǎng)絡(luò)進(jìn)行通信時(shí)，所述通信模塊利用分布式時(shí)鐘功能生成所述第一同步信號(hào)以及第二同步 信號(hào)；當(dāng)無法通過網(wǎng)絡(luò)進(jìn)行通信時(shí)，所述通信模塊不生成所述第一同步信號(hào)以及第二同步 信號(hào)。
3. 如權(quán)利要求1所述連接到網(wǎng)絡(luò)的從設(shè)備的同步控制裝置，其特征在于，所述處理器 包括，用于生成所述定時(shí)器中斷的定時(shí)器。
4. 如權(quán)利要求1所述連接到網(wǎng)絡(luò)的從設(shè)備的同步控制裝置，其特征在于，所述處理器 還包括如下功能當(dāng)所述通信模塊生成所述第一同步信號(hào)時(shí)，與第一同步信號(hào)同步生成控 制數(shù)據(jù)，并與通過第一同步信號(hào)生成的同步中斷同步地將所述生成的控制數(shù)據(jù)輸出給所述 驅(qū)動(dòng)器，并且對(duì)所述通信模塊的接收數(shù)據(jù)進(jìn)行輸入以及處理，從而生成所述控制數(shù)據(jù)。
5. 如權(quán)利要求1所述連接到網(wǎng)絡(luò)的從設(shè)備的同步控制裝置，其特征在于，所述處理器 還包括如下功能根據(jù)有無所述第一同步信號(hào)而生成選擇信號(hào)，從而控制所述多路復(fù)用器 對(duì)時(shí)鐘信號(hào)的選擇。
6. —種連接到網(wǎng)絡(luò)的從設(shè)備的同步控制方法，包括以下步驟通信模塊通過網(wǎng)絡(luò)接收數(shù)據(jù)，并利用分布式時(shí)鐘功能生成第一同步信號(hào)以及第二同步 信號(hào)的步驟；每當(dāng)所述第一同步信號(hào)被輸入時(shí)，由處理器生成用于驅(qū)動(dòng)執(zhí)行器的控制數(shù)據(jù)的步驟； 以及，當(dāng)根據(jù)所述第一同步信號(hào)生成同步中斷時(shí)，將所述控制數(shù)據(jù)輸出給驅(qū)動(dòng)器，并將通信 模塊的接收數(shù)據(jù)進(jìn)行輸入以及處理，從而生成所述控制數(shù)據(jù)的步驟。
7. 權(quán)利要求6所述連接到網(wǎng)絡(luò)的從設(shè)備的同步控制方法，還包括以下步驟 通過所述處理器的控制，使定時(shí)器按照已設(shè)定的周期發(fā)生定時(shí)器中斷的步驟； 當(dāng)不發(fā)生所述第一同步信號(hào)而發(fā)生所述定時(shí)器中斷時(shí)，由所述處理器生成控制數(shù)據(jù)，并將生成的控制數(shù)據(jù)輸出給所述驅(qū)動(dòng)器的步驟。
8. 權(quán)利要求7所述連接到網(wǎng)絡(luò)的從設(shè)備的同步控制方法，其特征在于，當(dāng)發(fā)生所述定 時(shí)器中斷時(shí)，所述處理器能夠重新設(shè)定所述定時(shí)器中斷的發(fā)生周期。
9. 權(quán)利要求6所述連接到網(wǎng)絡(luò)的從設(shè)備的同步控制方法，其特征在于，還包括，當(dāng)發(fā)生 所述同步中斷時(shí)，所述處理器將有關(guān)從設(shè)備當(dāng)前狀態(tài)的數(shù)據(jù)傳送給主設(shè)備的步驟。
全文摘要
本發(fā)明涉及一種使連接到網(wǎng)絡(luò)的多個(gè)從設(shè)備之間實(shí)現(xiàn)動(dòng)作同步的連接到網(wǎng)絡(luò)的從設(shè)備的同步控制裝置及其方法。即，通信模塊利用分布式時(shí)鐘功能發(fā)出第一同步信號(hào)以及第二同步信號(hào)，處理器根據(jù)第一同步信號(hào)產(chǎn)生用于驅(qū)動(dòng)執(zhí)行器的控制數(shù)據(jù)，當(dāng)根據(jù)第一同步信號(hào)發(fā)生同步中斷時(shí)，將控制數(shù)據(jù)輸出給驅(qū)動(dòng)器，并將通信模塊的接收數(shù)據(jù)進(jìn)行輸入以及處理，從而生成上述控制數(shù)據(jù)，另外，通過處理器的控制使定時(shí)器按照所設(shè)定的周期發(fā)生定時(shí)器中斷；當(dāng)不發(fā)出第一同步信號(hào)，發(fā)生上述定時(shí)器中斷時(shí)，處理器產(chǎn)生控制數(shù)據(jù)，并將生成的控制數(shù)據(jù)輸出給處理器。
文檔編號(hào)H04L7/00GK101771526SQ20091020966
公開日2010年7月7日 申請(qǐng)日期2009年11月4日 優(yōu)先權(quán)日2008年12月31日
發(fā)明者曹名徹 申請(qǐng)人:Ls產(chǎn)電株式會(huì)社