半導體圖像傳感器模塊及其制造方法

文檔序號：7723145閱讀：115來源：國知局

專利名稱：半導體圖像傳感器模塊及其制造方法
技術領域：
本發(fā)明涉及半導體圖像傳感器模塊及其制造方法。更詳細說就是涉及例如應對數(shù) 碼定格畫面相機、攝像機或帶相機的手機等快門速度的高速化同時遮光的半導體圖像傳感器模塊。
背景技術：
CMOS圖像傳感器與CCD圖像傳感器比較由于電源單一、低電力消耗且利用標準 CMOS處理就能制造，所以有容易實現(xiàn)片上系統(tǒng)的優(yōu)點。近年來，CMOS圖像傳感器利用該優(yōu) 點而能被使用到高級單鏡頭反光式數(shù)碼定格畫面相機、手機中。圖54和圖55分別表示了 CCD圖像傳感器和CMOS圖像傳感器的簡略化結構。
如圖54所示，CCD圖像傳感器1在攝像區(qū)域2內(nèi)把成為像素的多個受光傳感器 (光電轉(zhuǎn)換元件)3有規(guī)則地例如配列成平面矩陣列狀，且與各受光傳感器列對應而配置有向垂直方向傳送信號電荷的CCD結構垂直傳送寄存器4，而且配置有與各垂直傳送寄存器4 連接并向水平方向傳送信號電荷的CCD結構水平傳送寄存器5，在該水平傳送寄存器5終端連接有變化電荷電壓并輸出的輸出部6。該CCD圖像傳感器1中把在攝像區(qū)域2受光的光由各受光傳感器3轉(zhuǎn)換成信號電荷并積蓄，把該各受光傳感器3的信號電荷經(jīng)由讀出柵部 7向垂直傳送寄存器4讀出并向垂直方向傳送。從垂直傳送寄存器4按每一線被水平傳送寄存器5讀出的信號電荷向水平方向傳送并由輸出部6轉(zhuǎn)換成電壓信號而作為攝像信號輸出。另一方面如圖55所示，CMOS圖像傳感器11包括有在攝像區(qū)域12內(nèi)配列有多個像素12的攝像區(qū)域13、控制電路14、垂直驅(qū)動電路15、列部16、水平驅(qū)動電路17、輸出電路 18。在攝像區(qū)域12內(nèi)把多個像素12 二維規(guī)則配列，例如配列成二維矩陣列狀。各像素12 由光電轉(zhuǎn)換元件(例如光電二極管)和多個M0S晶體管形成?？刂齐娐?4接受輸入時鐘脈沖和指令動作模式等的數(shù)據(jù)，且輸出包括圖像傳感器信息的數(shù)據(jù)。該CMOS圖像傳感器11通過來自垂直驅(qū)動電路15的驅(qū)動脈沖來選擇像素12的行，被選擇行的像素12的輸出是通過垂直選擇線21向列部16送出。列部16中有列信號處理電路19與像素12的列對應配列，接受一個行部分的像素12的信號并對該信號進行 CDS (Correlated DoubleSampling :固定圖形噪聲除去處理)、信號放大和模/數(shù)(AD)轉(zhuǎn)換等處理。由水平驅(qū)動電路17來順序選擇列信號處理電路19，把其信號向水平信號線20引導，由輸出電路18作為攝像信號輸出。圖56A、圖56B表示CCD圖像傳感器1和CMOS圖像傳感器11與各掃描線對應的像素行的積蓄時序圖。CCD圖像傳感器1的情況是，在相同期間中信號電荷在各受光傳感器3積蓄，所有像素把來自受光傳感器3的信號電荷同時向垂直傳送寄存器4讀出。即如圖56A所示，在某畫幅的積蓄期間是所有行的像素同時刻地進行積蓄。這樣，能得到積蓄的同時性，能同時電子遮光。相對地CMOS圖像傳感器11的情況是，根據(jù)基本的動作方式而輸出信號的像素12 從該時刻點就開始再次積蓄光電轉(zhuǎn)換的信號，因此如圖56B所示，當以某畫幅期間看，則隨著掃描時序而積蓄期間錯開。這樣，則不能得到積蓄的同時性，不能得到同時電子遮光。即 CMOS圖像傳感器11由于沒有像CCD圖像傳感器那樣地把傳送時序錯開的垂直傳送寄存器，所以把像素的積蓄時間按復位時序來調(diào)節(jié)，而調(diào)節(jié)成把數(shù)據(jù)向列信號處理電路送出的時序。因此，需要把信號電荷積蓄期間錯開，不能在以同一時序把所有的像素進行電荷積蓄的同時進行遮光化(參照非專利文獻1的179頁)。特別是在以高速進行活動圖像的攝影時該不同就顯現(xiàn)出來。圖57A、圖57B表示用 CCD圖像傳感器和CMOS圖像傳感器以高速記錄旋轉(zhuǎn)的漿葉時的記錄圖像。從同圖了解到，由CCD圖像傳感器記錄的槳葉25被正常記錄，而由CMOS圖像傳感器記錄的槳葉25被記錄得形狀變形(參照非專利文獻1的180頁)。非專利文獻1 :CQ出版株式會社2003年8月10日發(fā)行，米本和也著"CCD/CM0S圖像傳感器的基礎和應用"179 180頁作為上述CMOS圖像傳感器中以高速進行活動圖像攝影的對策，提出了圖52和圖 53所示的結構方案。該CMOS圖像傳感器31是適用表面照射型CMOS圖像傳感器的情況，如圖52的平面區(qū)塊布局所示，在一個半導體芯片的需要區(qū)域配列形成由光電轉(zhuǎn)換元件即光電二極管和多個MOS晶體管構成的攝像區(qū)域，即形成所謂的光電二極管PD-傳感器電路區(qū) 域32，與該光電二極管PD-傳感器電路區(qū)域32鄰接地形成與各像素連接的配置有多個模/ 數(shù)(AD)轉(zhuǎn)換電路和存儲機構的ADC-存儲區(qū)域33。圖53表示CMOS圖像傳感器31的單位像素剖面結構。該例在n型半導體基板35 上形成P型半導體阱區(qū)域36，在由像素分離區(qū)域37劃分的各區(qū)域的p型半導體阱區(qū)域36 上形成由光電二極管PD和多個MOS晶體管Tr構成的單位像素38，在基板表面?zhèn)冉?jīng)由層間絕緣膜43而形成多層，例如形成有第一層配線441 、第二層配線442和第三層配線443的多層配線層39，并進一步在其上形成濾色器41和片上微型透鏡42而構成表面照射型。光電二極管PD是具有n型半導體區(qū)域46和成為表面積蓄層的p+半導體區(qū)域47的埋入型光電二極管結構。構成像素的M0S晶體管Tr雖然未圖示，但例如是具有讀出晶體管、復位晶體管、放大晶體管的三晶體管結構，且還能是再加上垂直選擇晶體管的四晶體管結構。
該CMOS圖像傳感器31在由光電二極管進行光電轉(zhuǎn)換后馬上一齊進行模/數(shù)轉(zhuǎn) 換，并作為數(shù)據(jù)保持在存儲機構中，然后從存儲機構順次讀出。該結構由于把模/數(shù)變化了的信號一度保持在存儲機構中后進行信號處理，所以能同時遮光。但圖52結構的CMOS圖像傳感器由于在一個半導體芯片內(nèi)具有光電二極管PD-傳感器電路區(qū)域32和ADC-存儲區(qū)域33，所以在增加像素數(shù)而設定成高解像度化時，其單位像素即微細像素的開口面積變小，得不到好的靈敏度。且芯片使用效率不好，面積增大而難免成本高。

發(fā)明內(nèi)容
本發(fā)明提供一種CMOS型半導體圖像傳感器模塊及其制造方法，在提高像素開口
5率的同時謀求提高芯片的使用效率，而且能使全像素同時遮光。本發(fā)明的半導體圖像傳感器模塊層合有層合有第一半導體芯片和第二半導體芯片，所述第一半導體芯片，其具備把多個像素規(guī)則配列且所述各像素由光電轉(zhuǎn)換元件和晶體管構成的圖像傳感器；所述第二半導體芯片，其具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn) 換器陣列。本發(fā)明的理想形態(tài)是在所述半導體圖像傳感器模塊中進一步層合第三半導體芯
片，該第三半導體芯片具備至少具備編碼器和讀出放大器的存儲器元件陣列。本發(fā)明的理想形態(tài)是使多個光電轉(zhuǎn)換元件和多個存儲器元件以共有一個模/數(shù)
轉(zhuǎn)換器的方式把所述第一和第二半導體芯片相對所述第三半導體芯片接近配置。存儲器元件能由易失性存儲器、浮動柵型非易失性存儲器、MONOS型非易失性存儲
器、取多值的非易失性存儲器等構成。存儲器元件陣列能設定成在存儲器元件陣列中具有奇偶校驗用存儲位的結構。存
儲器元件陣列能設定成在存儲器元件陣列中具有缺陷救濟用預備位的結構。本發(fā)明的半導體圖像傳感器模塊層合有第一半導體芯片和第四半導體芯片，所述
第一半導體芯片，其具備把多個像素規(guī)則配列且所述各像素由光電轉(zhuǎn)換元件和晶體管構成
的圖像傳感器；所述第四半導體芯片，其具備由多個模擬型非易失性存儲器構成的模擬型
非易失性存儲器陣列，其中，利用所述模擬型非易失性存儲器來記憶根據(jù)積蓄電荷量的信本發(fā)明半導體圖像傳感器模塊的制造方法包括形成第一半導體芯片的工序，該第一半導體芯片具備把各像素由光電轉(zhuǎn)換元件和晶體管構成的多個像素二維規(guī)則配列的圖像傳感器；形成第二半導體芯片的工序，該第二半導體芯片具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列；把所述第一半導體芯片與所述第二半導體芯片層合，并且以倒置并且利用凸出接合或者利用相對LSI芯片垂直貫通晶片的通孔連接所述圖像傳感器的像素與所述模/數(shù)轉(zhuǎn)換器的工序本發(fā)明半導體圖像傳感器模塊制造方法的理想形態(tài)是在所述半導體圖像傳感器模塊的制造方法中具有形成第三半導體芯片的工序，該第三半導體芯片具有至少具備編碼器和讀出放大器的存儲器元件陣列，且具有把第一半導體芯片、第二半導體芯片和第三半導體芯片層合而把圖像傳感器的像素通過模/數(shù)轉(zhuǎn)換器而與存儲器連接的工序。該連接工序把第一半導體芯片的圖像傳感器的像素通過第二半導體芯片的模/數(shù)轉(zhuǎn)換器而由相對晶片面垂直貫通晶片的通孔與第三半導體芯片的存儲器連接。本發(fā)明半導體圖像傳感器模塊的制造方法包括形成第一半導體芯片的工序，該第一半導體芯片具備把各像素由光電轉(zhuǎn)換元件和晶體管構成的多個像素二維規(guī)則配列的圖像傳感器、形成第四半導體芯片的工序，該第四半導體芯片具備由多個模擬型非易失性存儲器構成的模擬型非易失性存儲器陣列、把第一半導體芯片與第四半導體芯片層合而把圖像傳感器的像素與模擬型非易失性存儲器連接的工序。根據(jù)本發(fā)明的半導體圖像傳感器模塊，第一半導體芯片具備像素由光電轉(zhuǎn)換元件和晶體管構成的圖像傳感器、第二半導體芯片具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列，由于是把這樣的第一半導體芯片與第二半導體芯片層合的結構，所以第一半導體芯片能把大部分作為像素區(qū)域形成，因此能提高光電轉(zhuǎn)換元件的開口率且能提高芯片的利用率。而且設置了具有由多個存儲器元件構成的存儲器元件陣列的半導體芯片，以短時間把來自第一半導體芯片的像素信號由第二半導體芯片進行模/數(shù)轉(zhuǎn)換，由于能一度保持在存儲器元件陣列中后再進行信號處理，所以能實現(xiàn)像素的同時遮光。第一半導體芯片具備像素由光電轉(zhuǎn)換元件和晶體管構成的圖像傳感器、第二半導體芯片具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列、第三半導體芯片具備至少具備編碼器和讀出放大器的存儲器元件陣列，由于是把這樣的第一半導體芯片、第二半導體芯片、第三半導體芯片層合的結構，所以成為一個單一化的器件，能提高光電轉(zhuǎn)換元件的開口率且能提高芯片的利用率，而且能實現(xiàn)全像素的同時遮光。使多個光電轉(zhuǎn)換元件和多個存儲器元件共有一個模/數(shù)轉(zhuǎn)換器地把第一和第三半導體芯片相對第二半導體芯片接近配置，這樣，把來自多個光電轉(zhuǎn)換元件的信號串行地由模/數(shù)轉(zhuǎn)換器進行模/數(shù)轉(zhuǎn)換，能短時間保持在存儲器元件中，能實行全像素的同時遮光。根據(jù)本發(fā)明的半導體圖像傳感器模塊，第一半導體芯片具備像素由光電轉(zhuǎn)換元件和晶體管構成的圖像傳感器、第四半導體芯片具備模擬型非易失性存儲器陣列，由于是把這樣的第一半導體芯片與第四半導體芯片層合的結構，所以第一半導體芯片能把大部分作為像素區(qū)域形成，因此能提高光電轉(zhuǎn)換元件的開口率且能提高芯片的利用率。而且由于能把來自第一半導體芯片的像素信號一度保持在模擬型非易失性存儲器單元中后再進行信號處理，所以能實現(xiàn)像素的同時遮光。根據(jù)本發(fā)明半導體圖像傳感器模塊的制造方法，能提高光電轉(zhuǎn)換元件的開口率且能提高芯片的利用率，而且能實現(xiàn)全像素的同時遮光，能制造具備CMOS圖像傳感器的半導體圖像傳感器模塊。

圖1是表示本發(fā)明半導體圖像傳感器模塊第一實施例的概略結構圖；圖2是適用本發(fā)明的背面照射型CMOS圖像傳感器主要部分的剖面圖；圖3是圖1實施例主要部分的模式立體圖；圖4是供第一實施例數(shù)據(jù)傳送說明的框結構圖；圖5是第一實施例整體的框圖；圖6是表示本發(fā)明半導體圖像傳感器模塊第二實施例的概略結構圖；圖7是第二實施例取多值的非易失性存儲器(電阻變化型多值存儲器)的概略剖
面圖；圖8是多值存儲器的電路圖；圖9雙態(tài)電阻變化型存儲器時施加脈沖的說明圖；圖10雙態(tài)電阻變化型存儲器時的電壓_電流特性圖；圖11是存儲器陣列的接線圖；圖12是寫入"0"的動作說明圖；圖13是寫入"1"的動作說明圖；圖14是讀出動作說明圖；圖15是多值存儲器的電流_電壓特性圖16是供多值存儲器說明的程序圖；圖17是多值存儲器的多個脈沖程序理想情況的說明圖18是浮動柵型非易失性存儲器的概略結構圖；圖19是說明作為代表的浮動柵型非易失性存儲器的單元陣列接線、寫入動作和消去動作的說明圖；圖20是M0N0S型非易失性存儲器的概略結構圖；圖21是說明M0N0S型存儲器的單元陣列接線、寫入動作和消去動作的說明圖22是表示本發(fā)明半導體圖像傳感器模塊第三實施例的概略結構圖23是開關電容型模擬存儲器的存儲器單元電路圖24是開關電容型模擬存儲器的概略結構圖25是開關電容型模擬存儲器的接線圖；圖26A 圖26C是表示本發(fā)明半導體圖像傳感器模塊制造方法一實施例的制造工序圖；圖27A和圖27B是分別表示本發(fā)明半導體圖像傳感器模塊第四實施例的概略結構圖；圖28A和圖28B是分別表示本發(fā)明半導體圖像傳感器模塊第五實施例的概略結構圖；圖29A和圖29B是分別表示本發(fā)明半導體圖像傳感器模塊第六實施例的概略結構圖；圖30A和圖30B是分別表示本發(fā)明半導體圖像傳感器模塊第七實施例的概略結構圖；圖31A和圖31B是分別表示本發(fā)明半導體圖像傳感器模塊第八實施例的概略結構圖；圖32A和圖32B是把本發(fā)明半導體圖像傳感器模塊第九實施例與制造方法一起表示的概略結構圖；圖33A和圖33B是表示第八實施例圖31A的半導體圖像傳感器模塊制造方法的制造工序圖；圖34A和圖34B是表示第八實施例圖31B的半導體圖像傳感器模塊制造方法的制造工序圖；圖35A和圖35B是把本發(fā)明半導體圖像傳感器模塊第十實施例與制造方法一起表示的概略結構圖；圖36A和圖36B是把本發(fā)明半導體圖像傳感器模塊第十一實施例與制造方法一起表示的概略結構圖；圖37A和圖37B是把本發(fā)明半導體圖像傳感器模塊第十二實施例與制造方法一起表示的概略結構圖；圖38是供說明本發(fā)明半導體圖像傳感器模塊第十三實施例的像素內(nèi)的等價電路圖；圖39是表示本發(fā)明半導體圖像傳感器模塊第十四實施例的概略結構圖40是表示本發(fā)明半導體圖像傳感器模塊第十五實施例結構的框圖41是供說明第十五實施例半導體圖像傳感器模塊動作的時序圖；圖42是表示本發(fā)明半導體圖像傳感器模塊第十六實施例的模式剖面圖；圖43是表示本發(fā)明第十六實施例半導體圖像傳感器模塊結構的框圖；圖44是表示本發(fā)明第十六實施例CMOS固體攝像元件像素結構的等價電路圖；圖45A 圖45C是表示本發(fā)明第十六實施例背面照射型CMOS固體攝像元件制造
工序的剖面圖(其一)；圖46A和圖46B是表示本發(fā)明第十六實施例背面照射型CMOS固體攝像元件制造工序的剖面圖(其二)；圖47A和圖47B是表示本發(fā)明第十六實施例背面照射型CMOS固體攝像元件制造工序的剖面圖(其三)；圖48是表示本發(fā)明半導體圖像傳感器模塊第十七實施例的模式剖面圖；圖49A 圖49C是表示本發(fā)明第十七實施例背面照射型CMOS固體攝像元件制造
工序的剖面圖(其一)；圖50A和圖50B是表示本發(fā)明第十七實施例背面照射型CMOS固體攝像元件制造工序的剖面圖(其二)；圖51A和圖51B是表示本發(fā)明第十七實施例背面照射型CMOS固體攝像元件制造工序的剖面圖(其三)；圖52是現(xiàn)有技術半導體圖像傳感器模塊的概略平面布局圖53是表面照射型CMOS圖像傳感器主要部分的剖面圖54是CCD圖像傳感器的概略結構圖55是CMOS圖像傳感器的概略結構圖；圖56A和圖56B是CCD圖像傳感器和CMOS圖像傳感器的積蓄時序圖；圖57A和圖57B是表示CCD圖像傳感器和CMOS圖像傳感器在高速攝像時記錄圖
像的差的說明圖。附圖標記說明 1CCD圖像傳感器 2攝像區(qū)域 3受光傳感器 4垂直傳送寄存器 5水平傳送寄存器 6輸出部 7讀出柵部 IICMOS圖像傳感器 12像素 13攝像區(qū)域 14控制部 15垂直驅(qū)動電路 16列部 17水平驅(qū)動電路 18輸出電路 19列信號處理電路20水平信號線 21垂直信號線 31CM0S圖像傳感器 32光電二極管-傳感器電路區(qū)域33ADC-存儲器區(qū)域35n型半導體基板36p型半導體阱區(qū)域37像素分離區(qū)域38單位像素41濾色器42片上微型透鏡43層間絕緣膜441、442、443配線47p+半導體區(qū)域51、99、100半導體圖像傳感器模塊 52具備圖像傳感器的第一半導體芯片 53具備模/數(shù)轉(zhuǎn)換器陣列的第二半導體芯片54具備存儲器元件陣列的第三半導體芯片55具備模擬型非易失性存儲器陣列的第四半導體芯片56晶體管形成區(qū)域57光電二極管形成區(qū)域61n型硅基板62像素分離區(qū)域63p型半導體阱區(qū)域64源極-漏極區(qū)域65柵絕緣膜66柵極68an+電荷積蓄區(qū)域68b n型半導體區(qū)域69p'半導體區(qū)域71鈍化膜72濾色器73片上微型透鏡76層間絕緣膜77多層配線Sl、82焊盤83微型凸出 84貫通接觸部84、201接觸部86像素陣列塊86a像素87AD轉(zhuǎn)換器88存儲器元件子陣列 89奇偶校驗用位 90冗長位 93讀出放大器94XX編碼器94Y Y編碼器 101浮動柵型非易失性存儲器 102半導體基板 103源極區(qū)域104漏極區(qū)域105浮動柵 106控制柵 111M0N0S型非易失性存儲器 112半導體基板113源極區(qū)域 114漏極區(qū)域115隧道氧化膜116Si3N4充電陷阱層117陷阱氧化膜118多晶硅柵電極121像素陣列122A/D轉(zhuǎn)換器陣列123存儲器陣列124數(shù)字信號處理裝置125控制電路130存儲器單元電路131存儲器電容132寫入用開關133寫入虛擬開關134寫入用D型觸發(fā)器135讀出用開關136讀出用D型觸發(fā)器141p型半導體基板142元件分離區(qū)域143n型源極區(qū)域144n型漏極區(qū)域 145柵極146p型區(qū)域147n型半導體阱區(qū)域148p型源極區(qū)域149p型漏極區(qū)域150柵極151n型區(qū)域153第一電極154電介體膜155第二電極156層間絕緣膜157導電塞柱158配線161模擬存儲器單元162寫入控制信號輸入線163讀出控制信號輸入線164像素陣列塊165A/D轉(zhuǎn)換器陣列170配線層 172硅基板173元件分離區(qū)域174、175、176源極-漏極區(qū)域177、178字線 179導電塞柱180位線 181讀出線 182U83電阻變化型多值存儲器元件184存儲器材料 185、 186Pt電極 166、 167、 168、 169、 187、 188、 189、 190半導體圖像傳感器模土央193第二半導體芯片 196第一半導體芯片 197第二半導體芯片 191、192、194、198、199半導體圖像傳感器模塊200、261、300半導體圖像傳感器模塊210光電二極管212傳送晶體管214放大晶體管220復位晶體管262半導體芯片 263 (263A、263B)像素264攝像區(qū)域265、266周邊電路311單位像素312像素陣列部313行或單位像素掃描電路314列或單位像素處理部315參考電壓供給部316列或單位像素掃描電路317水平輸出線318時序控制電路319芯片356晶體管形成區(qū)域400半導體圖像傳感器模塊401a、402b傳感器芯片 402信號處理芯片403內(nèi)插板410半導體基板411(表面)絕緣膜412半導體層413測試用電極414光電二極管(光電轉(zhuǎn)換元件)415晶體管416半導體層貫通電極417半導體層絕緣層貫通配線418連接配線419表面絕緣膜420層間絕緣膜421埋入配線430支承基板431支承基板貫通配線(支承基板配線)432凸出(突起電極)440配線441色緣層442引線接合512攝像像素部514V選擇機構 516H選擇機構 518時序發(fā)生器(TG)520S/H-CDS電路部 522AGC部 524A/D轉(zhuǎn)換部526數(shù)字放大部 600光電二極管(PD) 610浮動擴散部(FD部)620傳送晶體管 630復位晶體管640放大晶體管650地址晶體管660垂直信號線660、670恒流源
具體實施例方式以下參照

本發(fā)明的實施例。圖1表示本發(fā)明半導體圖像傳感器模塊第一實施例的概略結構。本發(fā)明實施例的半導體圖像傳感器模塊51層合有第一半導體芯片52，其具備把多個像素規(guī)則配列且各像素由成為光電轉(zhuǎn)換元件的光電二極管和晶體管構成的圖像傳感器；第二半導體芯片53，其具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列(所謂的模/數(shù)轉(zhuǎn)換電路)；第三半導體芯片54，其具備至少具備編碼器和讀出放大器的存儲器元件陣列。第一半導體芯片52的圖像傳感器在本例是在芯片表面?zhèn)刃纬删w管形成區(qū)域56，該形成區(qū)域56形成有構成單位像素的晶體管，在芯片背面?zhèn)刃纬晒怆姸O管形成區(qū)域57，該形成區(qū)域57把具有射入光L的射入面并成為多個光電轉(zhuǎn)換元件的光電二極管有規(guī)則地二維配列、例如配列成二維矩陣列狀，所謂以這樣的背面照射型CMOS圖像傳感器構成。
圖2表示背面照射型CMOS圖像傳感器單位像素的例子。本例的背面照射型CMOS圖像傳感器60在薄膜化了的半導體基板例如n型硅基板61的攝像區(qū)域59上形成像素分離區(qū)域62，在被像素分離區(qū)域62劃分的各像素區(qū)域的p型半導體阱區(qū)域63上形成由n型源極_漏極區(qū)域64、柵絕緣膜65和柵極66構成的多個MOS晶體管Tr。該多個MOS晶體管Tr是放大晶體管和XY選擇開關晶體管等的所謂傳感器晶體管，被形成在基板表面?zhèn)取Ｗ鳛槎鄠€晶體管Tr例如能是具有成為浮動擴散區(qū)域FD的源極-漏極區(qū)域的讀出晶體管、復位晶體管、放大晶體管的三晶體管結構，或者，還能是再加上垂直選擇晶體管的四晶體管結構。在基板表面?zhèn)刃纬捎薪?jīng)由層間絕緣膜76而形成了多層配線77的多層配線層78。且例如硅基板等的增強用支承基板79被接合在多層配線層78上。光電二極管PD包括有n+電荷積蓄區(qū)域68a和n型半導體區(qū)域68b以及在基板表背兩面形成的用于抑制暗流的成為聚集層的P+半導體區(qū)域69。且在基板背面?zhèn)冉?jīng)由鈍化膜71而形成有濾色器72，并在濾色器72上形成與各像素對應的片上微型透鏡73。該攝像區(qū)域59成為所謂的光電二極管PD傳感器電路區(qū)域。另一方面，第二半導體芯片53平面地配置多個由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列。第三半導體芯片54形成有存儲器陣列，其是把由多個存儲器元件構成的存儲器元件子陣列配列成二維。該存儲器元件子陣列具備編碼器和讀出放大器。各存儲器元件子陣列如后述那樣，與把多個像素(像素)作為組匯總的各像素陣列塊對應地作為存儲器陣列塊形成，該存儲器陣列塊形成具備有由多個存儲器元件構成的編碼器和讀出放大器。
作為存儲器元件例如能使用以DRAM、 SRAM為代表的易失性存儲器、浮動柵型的非易失性存儲器和MONOS型的非易失性存儲器等。圖18和圖19表示浮動柵型非易失性存儲器的概略結構。如圖18所示，該浮動柵型非易失性存儲器101在半導體基板102上形成源極區(qū)域103和漏極區(qū)域104，并經(jīng)由柵絕緣膜形成浮動柵105和控制柵106。圖19表示作為代表的NAND型、NOR型、AND型閃存器的單元陣列接線、寫入動作和消去動作。NAND型由于能省略位線和單一單元的接觸，所以理想上能實現(xiàn)4^(F是由設計規(guī)范決定的最小間距的1/2)的最小單元尺寸。寫入是溝道FN隧道(Fowler-Nordheim Tunneling)方式，消去是基板FN隧道放出方式。NOR型能高速隨機存取且CHE (Channel Hot Electron溝道熱電子)寫入，消去是向源極端的FN隧道放出方式。AND型的寫入是漏極端的FN隧道方式、讀出是溝道FN隧道方式。NAND型閃存器的寫入速度是慢的25 50i! s，通過圖4和圖5所示那樣提高并列度的處理，則能進行GBPS(千兆字節(jié)/sec)的高速數(shù)據(jù)傳送。圖20和圖21表示MONOS型非易失性存儲器的概略結構。如圖20所示，MONOS型非易失性存儲器111在半導體基板112上形成源極區(qū)域113和漏極區(qū)域114，并順次形成隧道氧化膜115、 Si3N4充電陷阱層116、頂部氧化膜117和多晶硅柵電極118。圖21表示M0N0S型存儲器的單元陣列接線、寫入動作和消去動作。程序是以CHE把熱電子向Si3N4充電陷阱層116注入，通過變化閾值進行。消去是以熱空穴注入或FN隧道的拉出進行。
具備CM0S圖像傳感器60的第一半導體芯片52和具備模/數(shù)轉(zhuǎn)換器陣列的第二半導體芯片53是把與第一半導體芯片52的光射入側相反的表面?zhèn)扰c第二半導體芯片53相對地層合，并經(jīng)由導電性連接體例如凸出83把相互連接用的焊盤81、82之間進行電連接。
11具備模/數(shù)轉(zhuǎn)換器陣列的第二半導體芯片53和在其上層合的具有存儲器元件陣列的第三半導體芯片54經(jīng)由貫通第二半導體芯片53的貫通接觸部84而把模/數(shù)轉(zhuǎn)換器與存儲器元件電連接地接合。通常相對一個像素(一個像素)的面積，模/數(shù)轉(zhuǎn)換器則需要50 100倍的布局面積。于是本實施例以一個模/數(shù)轉(zhuǎn)換器來匯總處理一個模/數(shù)轉(zhuǎn)換器布局面積程度的像素數(shù)。且是把多個像素數(shù)據(jù)保存在其上層合的第三半導體芯片54的存儲器元件中的結構。由于通常每個像素有10 14位的數(shù)據(jù)量，一個模/數(shù)轉(zhuǎn)換器的正上方所對應的像素數(shù)與能夠存儲每個像素信息量的存儲元件的所對應的位數(shù)的乘積數(shù)的存儲元件被配置成陣列列。圖3是模式表示由上述多個像素構成的像素陣列塊與一個模/數(shù)轉(zhuǎn)換器和由與像素陣列塊的像素數(shù)對應并容納數(shù)據(jù)的多個存儲器元件構成的一個存儲器元件子陣列(即存儲器陣列塊)關系的立體圖。把圖像傳感器的第一半導體芯片52、模/數(shù)轉(zhuǎn)換器陣列的第二半導體芯片53和存儲器元件陣列的第三半導體芯片54層合并且相互連接，以使一個模/數(shù)轉(zhuǎn)換器87對應于由多個像素(像素)構成的一個像素陣列塊86，由能記憶像素陣列塊86信息的多個存儲器元件構成的一個存儲器元件子陣列(存儲器陣列塊)88對應于這一個模/數(shù)轉(zhuǎn)換器87。圖4是一個像素陣列塊86數(shù)據(jù)傳送的例子。有由64(8X8)個像素86a構成的像素陣列塊86對應該例中一個模/數(shù)轉(zhuǎn)換器(ADC) 87。從像素陣列塊86到模/數(shù)轉(zhuǎn)換器87以串行傳送圖像數(shù)據(jù)。從模/數(shù)轉(zhuǎn)換器87在存儲器中根據(jù)分辨率的總線寬度串行地把數(shù)據(jù)向存儲器陣列塊88寫入。該例把一像素數(shù)據(jù)轉(zhuǎn)換成12位向存儲器陣列塊88寫入。存儲器陣列塊88具備讀出放大器93和選擇像素86a的編碼器94[X編碼器X、 Y編碼器Y]。由于模/數(shù)轉(zhuǎn)換器87配置在傳感器上，所以由一個模/數(shù)轉(zhuǎn)換器87處理的像素數(shù)要選擇成使模/數(shù)轉(zhuǎn)換器87的面積與像素陣列塊86的面積成為相同程度的那樣的像素數(shù)，由于存儲器陣列塊88也配置在模/數(shù)轉(zhuǎn)換器87上，所以進行相同程度尺寸的選擇在芯片面積效率上來說是理想的。存儲器陣列塊88被配置在模/數(shù)轉(zhuǎn)換器87上。像素陣列塊86、模/數(shù)轉(zhuǎn)換器87、存儲器陣列塊88的位置關系也不一定是正上，只要分別把信號配線取出部重疊便可。圖5是整體的框圖。設置有像素陣列121，其配列有多個64像素陣列塊86 ;模/數(shù)轉(zhuǎn)換器陣列122，一個模/數(shù)轉(zhuǎn)換器87對應于各像素陣列塊86地把由多個模/數(shù)轉(zhuǎn)換器87構成的模/數(shù)轉(zhuǎn)換器陣列平面地配置多個；存儲器陣列123，其把多個存儲器陣列塊88平面地配置多個；數(shù)字信號處理裝置124。各像素陣列121、模/數(shù)轉(zhuǎn)換器陣列122、存儲器陣列123、數(shù)字信號處理裝置124由控制電路125控制。該框圖中，把像素陣列121中各64(8X8)像素陣列塊86內(nèi)的各像素數(shù)據(jù)串行地向一個模/數(shù)轉(zhuǎn)換器87傳送，并且，把各像素陣列塊86的像素數(shù)據(jù)并行地向與模/數(shù)轉(zhuǎn)換器陣列122對應的各模/數(shù)轉(zhuǎn)換器87傳送。被向模/數(shù)轉(zhuǎn)換器陣列122傳送的數(shù)據(jù)在本例是把一像素數(shù)據(jù)轉(zhuǎn)換成12位，以模/數(shù)轉(zhuǎn)換器數(shù)X12位的并行處理向存儲器陣列123寫入。該存儲器陣列123的數(shù)據(jù)由數(shù)字信號處理裝置124處理。這樣地把全像素或一塊中的像素數(shù)的數(shù)據(jù)進行并列傳送，所以作為系統(tǒng)能實現(xiàn)非常高速的傳送速度。本實施例中所述存儲器元件陣列(存儲器陣列塊)88以500 lkbit左右具備讀出電路(讀出放大器)、寫入電路和編碼器。例如如果2ii!^的像素尺寸、模/數(shù)轉(zhuǎn)換器87是100 ym2時，則由一個模/數(shù)轉(zhuǎn)換器87處理的像素數(shù)是50個，把其上的存儲器元件陣列尺寸設定成包含50X 10 14位編碼器的尺寸便可。當設定成最大14位的信息量、存儲器陣列塊內(nèi)單元的占有率設定成60%時，則存儲器單元的面積成為0. 01 ii m2，能以90nm時代的DRAM單元尺寸實現(xiàn)。第一半導體芯片52的背面?zhèn)扔捎谥饕汛蟛糠肿鳛楣怆姸O管PD陣列形成，所以作為光電二極管PD能得到足夠的開口性即開口率。且由于能得到足夠的開口率，所以也能相反地制作微細像素。被模/數(shù)轉(zhuǎn)換的信號被一度保持在存儲器元件單元中。向存儲器元件寫入的時間，例如若使用DRAM進行串行存取時，能以ii s級進行傳送，所以相對光電二極管PD的積蓄時間足夠短，結果是能實現(xiàn)全像素的同時遮光。如圖3所示，在存儲器元件子陣列88內(nèi)也可以具備奇偶校驗用位89和缺陷救濟用冗長位90。根據(jù)第一實施例的半導體圖像傳感器模塊51，通過把具備背面照射型CMOS圖像傳感器60的第一半導體芯片52、具備由多個模/數(shù)轉(zhuǎn)換器87構成的模/數(shù)轉(zhuǎn)換器陣列的第二半導體芯片53、具備存儲器元件陣列即具備把多個存儲器元件子陣列(存儲器陣列塊)88平面配列的存儲器陣列(存儲器元件陣列)的第三半導體芯片54層合成一體化，而能把背面?zhèn)鹊墓怆姸O管PD面積即像素的開口率變得足夠大。這樣，就能按照光學系統(tǒng)的縮小把像素微細化，且能實現(xiàn)如CCD圖像傳感器那樣的低噪聲化。特別是也能制作開口率大的微細像素，所以能得到高解像度的半導體圖像傳感器模塊。且對于一個模/數(shù)轉(zhuǎn)換器87而共有由多個像素構成的像素陣列86和由多個存儲器元件構成的存儲器元件陣列88，由于以短時間從像素陣列86把被模/數(shù)轉(zhuǎn)換的信號保持在存儲器元件陣列88中之后進行信號處理，所以能進行全像素的同時遮光。因此，能提供高靈敏度且能同時電子遮光的CMOS圖像傳感器模塊。本實施例的CM0S圖像傳感器模塊例如適用在高級單鏡頭反光式數(shù)碼定格畫面相機和手機等中是合適的。第一實施例是把第一、第二和第三半導體芯片52、53和54層合了，但另外例如也可以把CM0S圖像傳感器的第一半導體芯片52與模/數(shù)轉(zhuǎn)換器陣列的第二半導體芯片53層合，而不層合具有存儲器元件陣列的第三半導體芯片54，把第一和第二半導體芯片52、53的層合體一起配置在需要的基板或封裝內(nèi)，經(jīng)由外部配線把第二半導體芯片53與第三半導體芯片54之間進行連接，這樣來構成半導體圖像傳感器模塊。圖6表示本發(fā)明半導體圖像傳感器模塊第二實施例的概略結構。本實施例的半導體圖像傳感器模塊99與上述同樣地層合有第一半導體芯片52，其把多個像素規(guī)則配列且具備由構成各像素的光電二極管形成區(qū)域57和晶體管形成區(qū)域56構成的CMOS圖像傳感器60 ;第二半導體芯片53，其具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列；第三半導體芯片54，其具備至少具備編碼器和讀出放大器的存儲器元件陣列。本實施例中作為第三半導體芯片54的存儲器元件是以多值的非易失性存儲器(以下叫做多值存儲器)形成的構成。該多值存儲器例如能使用IE匿Technical Digestppl93-196(2002)發(fā)表的巨大磁阻薄膜的非易失性電阻隨機存取存儲器(RRAM)。
該RRAM(Resistance RAM)的一例被表示在圖7 (剖面結構)和圖8 圖17 (程序)中。圖8表示簡單的元件特性評價電路。圖9表示脈沖施加圖，圖10表示電壓電流圖。
如圖7所示，該RRAM即電阻變化型多值存儲器元件在硅基板172上形成元件分離區(qū)域173，被元件分離區(qū)域173劃分的基板172被形成有第一、第二和第三源極/漏極區(qū)域174、 175和176。利用第一和第二源極/漏極區(qū)域174、 175和經(jīng)由絕緣膜形成的柵極(所謂的字線)177而形成第一 M0S晶體管Tr。且利用第二和第三源極/漏極區(qū)域175、 176和經(jīng)由絕緣膜形成的柵極(所謂的字線)178而形成第二M0S晶體管Tr2。經(jīng)由貫通層間絕緣膜的導電塞柱179而讀出線181與第二源極/漏極區(qū)域175連接。另一方面，經(jīng)由導電塞柱179而電阻變化型多值存儲器元件182和183分別與第一和第三源極/漏極區(qū)域174、 176連接。電阻變化型多值存儲器元件182和183的另一端由位線180連接。存儲器元件182和183例如能使用SrZr03:Cr類的材料。存儲器材料另外還有在PCMO(PrO. 7Ca0. 3Mn03)、硫族化合物中添加了 Cu、 Ag的材料等。在該存儲器材料184的上下形成Pt電極185、 186而形成存儲器元件182、 183。由一個存儲器元件和一個MOS晶體管構成一位。圖7構成共通讀出線的兩位部分的存儲器元件。圖8表示單一的存儲器元件電路。
首先考慮雙態(tài)電阻變化型存儲器的情況。如圖9那樣向存儲器元件施加脈沖電壓。開關電壓的閾值隨材料、膜厚度而變化。圖9把閾值電壓設定為+_0. 7V。實際上雖然在多的情況下沒有對象，但是，在此把寫入"O"、寫入"l"的閾值電壓的絕對值相等的情況進行說明。當脈沖電壓上升到閾值以上時則電阻值變化(4 — 5、10 — 11 (參照圖10))。實際的讀出動作是施加比閾值低的電壓而根據(jù)流動的電流來判斷"0"、"1"。多數(shù)的情況是在"0"電阻值與"l"電阻值之間制作中間電阻，比較該電阻與存儲器電阻來判斷"0"、"1"。圖ll表示存儲器陣列的接線圖。圖12表示寫入"0"的動作說明圖。在"l"(低電阻)位寫入"0"(高電阻)時，把選擇單元的字線接通，以向存儲器元件施加閾值電壓以上的電壓的方式，在位線施加脈沖電壓而進行寫入"O"。
圖13說明"l"寫入(Reset復位)。把"1 "寫入動作選擇單元的字線接通，以向存儲器元件施加閾值電壓以上的電壓的方式，在讀出線_位線之間施加脈沖電壓而進行寫入"1"。圖14是讀出動作的說明。向讀出線-位線之間施加比存儲器元件閾值電壓足夠低的電壓，把該電流轉(zhuǎn)換成電壓并與在中間電阻(reference基準)中流動的電流進行比較來判斷"1"、"0"。圖15是閾值是四個的多值存儲器的電流_電壓特性例。在多值存儲器的情況下，閾值變成多個的圖15的電流-電壓特性例中，V0、V1' 、V2' 、V3'的讀出是以比V1低的電壓(圖中的Vread)進行。向比以前電平高的電平進行寫入動作時，以Vl-V2之間的電壓進行電平2的寫入、以V2-V3之間的電壓進行電平3的寫入、以V3以上的電壓進行電平4的寫入。另外，向比前狀態(tài)低的電平進行寫入時，以從V3'到V2'之間的電壓進行電平3的寫入、以從V2'到V1'之間的電壓進行電平2的寫入、以從V1'到VO之間的電壓進行電平1的寫入。讀出以與產(chǎn)生的各自電平的中間電阻比較大小來進行。由于能利用來自存儲器陣列外部的偏壓控制來進行多值控制，所以單元陣列電路自身與雙態(tài)相同(參照圖11)。多值存儲器即使變化寫入脈沖，也能實現(xiàn)。圖16是所述IEDM(International Electron Device Meeting)的實測結果。圖17是該理想情況的說明圖。如圖所示，元件電阻根據(jù)程序脈沖數(shù)階躍性地變化。復位是施加反方向脈沖來進行。讀出是相對程序電壓而施加足夠低的電壓來檢測電阻值。這時也是單元陣列電路與圖ll相同。這樣，RRAM只要根據(jù)光電二極管PD的積蓄電荷量來調(diào)節(jié)存儲器的寫入脈沖數(shù)就能進行記錄。且讀出由使電流向存儲器流動并檢測電阻值(電壓)的不同來進行。當把每個像素的數(shù)據(jù)量以x設定成n值存儲器時，則構成每個像素存儲器單元的存儲器位數(shù)y就變成x的n乘根，能減少存儲器陣列塊中的存儲器位數(shù)。圖6中其他結構與上述的第一實施例相同，所以在對應的部分上付與相同符號而省略重復說明。根據(jù)第二實施例CMOS圖像傳感器模塊99，通過構成第三半導體芯片存儲器元件陣列的存儲器元件使用了非易失性的多值存儲器，而能大幅度降低與一個像素對應的記錄信息的存儲器元件數(shù)。且與第一實施例同樣地，背面?zhèn)扔捎谥饕汛蟛糠肿鳛楣怆姸O管 PD的陣列形成，所以能得到足夠的光電二極管PD的開口率。且也能制作微細像素。被模/ 數(shù)轉(zhuǎn)換的信號被一度保持在存儲器元件單元中。向存儲器元件寫入的時間，只要是串行存取就能以P s級進行傳送，所以相對光電二極管PD的積蓄時間足夠短，能實現(xiàn)全像素的同時遮光。因此，能提供高靈敏度且能同時電子遮光的CMOS圖像傳感器模塊。
圖22表示本發(fā)明半導體圖像傳感器模塊第三實施例的概略結構。本實施例的半導體圖像傳感器模塊100層合有第一半導體芯片52，其把多個像素規(guī)則配列且具備由構成各像素的光電二極管形成區(qū)域57和晶體管形成區(qū)域56構成的與上述同樣的CMOS圖像傳感器60 ;第四半導體芯片55，其形成有存儲器元件陣列。本實施例中構成第四半導體芯片55存儲器元件陣列的存儲器元件例如由以開關電容為代表模擬型非易失性存儲器形成。該模擬型非易失性存儲器例如在開關電容中根據(jù) 像素的光電二極管PD積蓄的電荷量由放大器產(chǎn)生電位，由該電位來控制電容的積蓄電荷量。被電容積蓄的電荷與被放大器放大的信號電荷成比例。這時只要有對應的像素數(shù)量部分的存儲器元件便可。圖23表示使用開關電容的存儲器單元電路圖。該存儲器單元電路130包括存儲器電容131、寫入用開關132、寫入虛擬開關133、寫入用D型觸發(fā)器134、讀出用開關135、讀出用D型觸發(fā)器136。各開關132、 133、 135由NM0S晶體管Trn和PM0S晶體管Trp構成。即，各開關由CMOS晶體管構成。在該開關電容型模擬存儲器中，寫入是當寫入用D型觸發(fā) 器134的Q輸出成為高電平(High)時，則寫入用開關132被接通，把存儲器電容131充電成Vin-Vc間電壓。讀出是當讀出用D型觸發(fā)器136的輸出Q成為高電平(High)時，則讀出用開關135 (所謂的CMOS通過晶體管)被接通而進行輸出。在其后段也可以加入放大器。開關電容型模擬存儲器的數(shù)據(jù)向模/數(shù)轉(zhuǎn)換器(ADC)傳送。圖24表示開關電容剖面結構的一例。圖中表示了開關電容和讀出用開關的一部分。P型半導體基板141形成有元件分離區(qū)域142，被元件分離區(qū)域142劃分的基板141上形成有n型的源極區(qū)域143和漏極區(qū)域144以及經(jīng)由柵絕緣膜并且由單層聚硅形成的柵極 145，而形成NM0S晶體管Trn。 p型區(qū)域146是用于固定基板電位的電位供給區(qū)域。p型半導體基板141形成有n型半導體阱區(qū)域147，該n型半導體阱區(qū)域147上形成有p型的源極區(qū)域148和漏極區(qū)域149以及經(jīng)由柵絕緣膜并且由單層聚硅形成的柵極150，而形成了 PM0S晶體管Trp。 n型區(qū)域151是用于固定阱區(qū)域電位的電位供給區(qū)域。由該NM0S晶體管Trn和PMOS晶體管Trp形成構成讀出用開關135的CMOS晶體管。另一方面，在元件分離區(qū)域142上形成層合了由單層聚硅形成的第一電極153、電介體(層間絕緣膜)154和由雙層聚硅形成的第二電極155的存儲器電容131。且形成經(jīng)由貫通層間絕緣膜156的各導電塞柱157而與各區(qū)域連接的配線158。配線158雖然僅表示了一層金屬，但多層的配線圖像也可以。作為存儲器電容131另外也可以使用采用雙層金屬的電容、MOS電容。
圖25表示使用了由開關電容型模擬存儲器構成的模擬存儲器陣列的框圖。把多個開關電容型模擬存儲器130配列成行列狀而形成的模擬存儲器陣列161。在每個各列的模擬存儲器130上連接有寫入控制信號的輸入線162和讀出控制信號的輸入線163。與模擬存儲器單元161各行的模擬存儲器130對應，而在模擬存儲器陣列161的輸入側分別連接有像素陣列塊164、在輸出側連接有模/數(shù)轉(zhuǎn)換器165。從像素陣列塊164的各像素向模擬存儲器陣列161輸入的模擬信號串行地被順次積蓄在各模擬存儲器(存儲器單元)130 中。讀出是按照讀出控制信號從先頭存儲器單元開始順次地向與像素陣列塊164對應的模 /數(shù)轉(zhuǎn)換器165輸入，并輸出數(shù)字信號。其他結構與所述第一實施例相同，所以在對應的部分付與同一符號而省略重復說明。該模擬型非易失性存儲器的寫入是使記憶各多個像素信息的存儲器元件子陣列與每個多個像素對應，并把多個像素的信息串行存取地向?qū)拇鎯ζ麝嚵袑懭搿Ｖ灰?使用該模擬存儲器且是串行存取，則寫入時間就能以P s級以下傳送。
根據(jù)第三實施例的半導體圖像傳感器模塊IOO，通過把具備背面照射型CMOS圖像傳感器的第一半導體芯片52與具備模擬型非易失性存儲器的第四半導體芯片55層合成一體化，則與所述第一實施例同樣地，第一半導體芯片52的背面?zhèn)戎饕汛蟛糠肿鳛楣怆姸?極管PD的陣列形成，能得到足夠的光電二極管PD的開口率，且也能制作微細像素。由于向模擬型非易失性存儲器寫入的時間，也能以P s級以下進行傳送，所以相對光電二極管PD 的積蓄時間足夠短，能實現(xiàn)全像素的同時遮光。下面使用圖26說明本發(fā)明半導體圖像傳感器模塊制造方法的實施例。本例是適用圖1第一實施例半導體圖像傳感器模塊51制造的情況。首先如圖26A所示，形成第一半導體芯片52，該第一半導體芯片52在半導體基板的第一表面?zhèn)刃纬删w管形成區(qū)域，在其背面即第二表面形成成為光電轉(zhuǎn)換元件的光電二極管的形成區(qū)域。具體則如圖2所示，在薄膜化了的半導體基板的表面?zhèn)刃纬上袼鼐w管，使背面?zhèn)瘸蔀楣馍淙朊婺菢拥匦纬晒怆姸O管。在半導體基板的表面?zhèn)刃纬啥鄬优渚€層，在其上接合增強用的支承基板例如硅基板。在半導體基板的背面?zhèn)冉?jīng)由鈍化膜而形成濾色器，且形成片上微型透鏡。在接合支承基板后使用磨削和CMP(化學機械磨削)等來進行半導體基板的薄膜化。例如經(jīng)由貫通接觸而在支承基板上形成與多層配線連接的焊盤81。
然后如圖26B所示在半導體基板上至少形成模/數(shù)轉(zhuǎn)換器陣列，并且形成第二半導體芯片53，該第二半導體芯片53在半導體基板的表面形成各模/數(shù)轉(zhuǎn)換器連接用的焊盤 82，且面臨半導體基板背面?zhèn)鹊匦纬韶炌ò雽w基板的貫通接觸部84。該半導體基板也被薄膜化。該第二半導體芯片53的焊盤82設置有導電性的微型凸出83，經(jīng)由該微型凸出83 而面朝下地把第二半導體芯片53的焊盤82與第一半導體芯片52表面?zhèn)鹊暮副P81進行電
16連接。然后如圖26C所示，形成第三半導體芯片54，該第三半導體芯片54把存儲器元件陣列平面配列而形成存儲器陣列。把該第三半導體芯片54層合在第二半導體芯片53上，并經(jīng)由貫通接觸部84把第二模/數(shù)轉(zhuǎn)換器陣列與第三半導體芯片54的存儲器元件陣列進行電連接。這樣，就得到目的的具備CMOS圖像傳感器的半導體圖像傳感器模塊51。
根據(jù)本實施例半導體圖像傳感器模塊的制造方法，由于第一半導體芯片52主要形成了背面照射型CMOS圖像傳感器，所以光電二極管的開口率變大，即使是微細像素，也能謀求高靈敏度。且把第一、第二和第三半導體芯片52、53和54層合并由微型凸出83和貫通接觸部84來進行相互的電連接，所以能把相互連接的配線設定成最短，能高速地把光電二極管的數(shù)據(jù)向存儲器元件陣列積蓄，能把全像素同時遮光。因此，能制造具備CMOS圖像傳感器的高靈敏度且能同時電子遮光的半導體圖像傳感器模塊。圖26的實施例中使形成了 CMOS圖像傳感器的第一半導體芯片52的表面?zhèn)让娉?下地進行連接，并層合了形成有模/數(shù)轉(zhuǎn)換器陣列的第二半導體芯片53，但另外也可以把第一半導體芯片52與第二半導體芯片53的連接由貫通第二半導體芯片53的貫通接觸部來進行。圖6第二實施例的半導體圖像傳感器模塊99也能以基本與圖25所示同樣的制造方法來制造。圖22第三實施例的半導體圖像傳感器模塊100也能在圖25B的工序中，在形成有模擬型非易失性存儲器的第四半導體芯片55的焊盤上設置微型凸出，面朝下地把第四半導體圖像傳感器模塊55與第一半導體芯片52連接而進行制造。圖27A和圖27B表示本發(fā)明半導體圖像傳感器模塊第四實施例的概略結構。本實施例的半導體圖像傳感器模塊166U67與上述同樣地層合有第一半導體芯片52，其把多個像素規(guī)則配列且具備由構成各像素的光電二極管形成區(qū)域57和晶體管形成區(qū)域56構成的CMOS圖像傳感器60 ;第二半導體芯片53，其具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列；第三半導體芯片54，其具備至少具備編碼器和讀出放大器的存儲器元件陣列。第一半導體芯片52和第二半導體芯片53把相互形成的連接用焊盤81、82之間例如經(jīng)由凸出 (微型凸出)83進行電連接。且第二半導體芯片53和第三半導體芯片54經(jīng)由把第二半導體芯片53貫通的貫通接觸部84來把模/數(shù)轉(zhuǎn)換器與存儲器元件進行電連接。本實施例在第二半導體芯片53下面?zhèn)刃纬捎心?數(shù)轉(zhuǎn)換器87。圖27A的半導體圖像傳感器模塊166是不把貫通接觸部84直接與焊盤82連接而是從焊盤82的正上偏離形成的例子。即該半導體圖像傳感器模塊166適用不把貫通接觸部84直接與焊盤82連接的情況。圖27B的半導體圖像傳感器模塊167是把貫通接觸部84形成在焊盤82正上的例子。圖27B是模式圖，看到的是在貫通接觸部84與焊盤82之間存在有模/數(shù)轉(zhuǎn)換器87，但實際上貫通接觸部84直接與焊盤82連接，是在貫通接觸部84的周圍形成模/數(shù)轉(zhuǎn)換器的形式。即，該半導體圖像傳感器模塊167適用要把貫通接觸部84直接與焊盤82連接的情況。根據(jù)圖27A和圖27B第四實施例的半導體圖像傳感器模塊166、167，能不拾取貫通接觸部84噪聲地把信號向模/數(shù)轉(zhuǎn)換器87傳送。
圖28A和圖28B表示本發(fā)明半導體圖像傳感器模塊第五實施例的概略結構。本實施例的半導體圖像傳感器模塊168U69與上述同樣地層合有第一半導體芯片52，其把多個像素規(guī)則配列且具備由構成各像素的光電二極管形成區(qū)域57和晶體管形成區(qū)域56構成的CMOS圖像傳感器60 ;第二半導體芯片53，其具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列；第三半導體芯片54，其具備至少具備編碼器和讀出放大器的存儲器元件陣列。第一半導體芯片52和第二半導體芯片53把相互形成的連接用焊盤81、82之間例如經(jīng)由凸出 (微型凸出)83進行電連接。且第二半導體芯片53和第三半導體芯片54經(jīng)由把第二半導體芯片53貫通的貫通接觸部84來把模/數(shù)轉(zhuǎn)換器與存儲器元件進行電連接。本實施例在第二半導體芯片53的上面?zhèn)刃纬捎心?數(shù)轉(zhuǎn)換器87。來自第一半導體芯片52的各像素信號通過貫通接觸部84而由模/數(shù)轉(zhuǎn)換器87進行模/數(shù)轉(zhuǎn)換。圖28A的半導體圖像傳感器模塊168是不把貫通接觸部84直接與焊盤82連接而是從焊盤82的正上偏離形成的例子。這時在第二半導體芯片53的下面?zhèn)刃纬膳c焊盤82 連接的配線層170，經(jīng)由該配線層170把焊盤82與貫通接觸部84進行電連接。S卩，該半導體圖像傳感器模塊168適用不把貫通接觸部84直接與焊盤82連接的情況。
圖28B的半導體圖像傳感器模塊169是把貫通接觸部84形成在焊盤82正上的例子。圖28B是模式圖，與上述同樣地，貫通接觸部84位于上面?zhèn)鹊哪?數(shù)轉(zhuǎn)換器87中央部地與模/數(shù)轉(zhuǎn)換器87連接。即該半導體圖像傳感器模塊169適用要把貫通接觸部84直接與焊盤82連接的情況。圖28A和圖28B第五實施例的半導體圖像傳感器模塊168、 169適用在第二半導體芯片53的下面?zhèn)茸冃未蠖谙旅鎮(zhèn)入y于形成模/數(shù)轉(zhuǎn)換器87的情況。
圖29A和圖29B表示本發(fā)明半導體圖像傳感器模塊第六實施例的概略結構。本實施例的半導體圖像傳感器模塊187U88與上述同樣地層合有第一半導體芯片52，其把多個像素規(guī)則配列且具備由構成各像素的光電二極管形成區(qū)域57和晶體管形成區(qū)域56構成的CMOS圖像傳感器60 ;第二半導體芯片53，其具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列；第三半導體芯片54，其具備至少具備編碼器和讀出放大器的存儲器元件陣列。第一半導體芯片52和第二半導體芯片53把相互形成的連接用焊盤81、82之間例如經(jīng)由凸出 (微型凸出)83進行電連接。且第二半導體芯片53和第三半導體芯片54經(jīng)由把第二半導體芯片53貫通的貫通接觸部84進行接合，以把模/數(shù)轉(zhuǎn)換器與存儲器元件進行電連接。本實施例在第三半導體芯片54的下面?zhèn)刃纬捎写鎯ζ麝嚵袎K88。由第二半導體芯片53的模 /數(shù)轉(zhuǎn)換器陣列所模/數(shù)轉(zhuǎn)換了的信號被記憶在存儲器陣列塊88中。圖29A的半導體圖像傳感器模塊187是不把第二半導體芯片53內(nèi)的貫通接觸部 84直接與焊盤82連接而是從焊盤82的正上偏離形成的例子。這時在第二半導體芯片53 的下面?zhèn)刃纬膳c焊盤82連接的配線層170，經(jīng)由該配線層170把焊盤82與貫通接觸部84 進行電連接。即該半導體圖像傳感器模塊187適用不把第二半導體芯片53內(nèi)的貫通接觸部84直接與焊盤82連接的情況。圖29B的半導體圖像傳感器模塊188是把第二半導體芯片53內(nèi)的貫通接觸部84 形成在焊盤82正上的例子。即，該半導體圖像傳感器模塊188適用要把第二半導體芯片53 內(nèi)的貫通接觸部84直接與焊盤82連接的情況。圖29A和圖29B第六實施例的半導體圖像傳感器模塊187、 188適用在第三半導體芯片54的上面?zhèn)茸冃未蠖谏厦鎮(zhèn)入y于形成存儲器陣列塊88的情況是合適的。
圖30A和圖30B表示本發(fā)明半導體圖像傳感器模塊第七實施例的概略。本實施例的半導體圖像傳感器模塊189、 190與上述同樣地層合有第一半導體芯片52，其把多個像素規(guī)則配列且具備由構成各像素的光電二極管形成區(qū)域57和晶體管形成區(qū)域56構成的 CMOS圖像傳感器60 ;第二半導體芯片53，其具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列；第三半導體芯片54，其具備至少具備編碼器和讀出放大器的存儲器元件陣列。第一半導體芯片52和第二半導體芯片53把相互形成的連接用焊盤81、82之間例如經(jīng)由凸出 (微型凸出)83進行電連接。且第二半導體芯片53和第三半導體芯片54經(jīng)由把第二半導體芯片53貫通的貫通接觸部84和把第三半導體芯片53貫通的貫通接觸部84'進行接合，以把模/數(shù)轉(zhuǎn)換器與存儲器元件進行電連接。本實施例在第三半導體芯片54的上面?zhèn)刃?成有存儲器陣列塊88，把兩貫通接觸部84、84'對接地進行連接。由第二半導體芯片53的模/數(shù)轉(zhuǎn)換器陣列所模/數(shù)轉(zhuǎn)換了的信號通過貫通接觸部84和84'被記憶在存儲器陣列塊88中。圖30A的半導體圖像傳感器模塊189是不把與第三半導體芯片54內(nèi)的貫通接觸部84'連接的第二半導體芯片53內(nèi)的貫通接觸部84直接與焊盤82連接而是從焊盤82 的正上偏離形成的例子。這時在第二半導體芯片53的下面?zhèn)刃纬膳c焊盤82連接的配線層 170，經(jīng)由該配線層170把焊盤82與貫通接觸部84進行電連接。即該半導體圖像傳感器模塊189適用不把第二半導體芯片53內(nèi)的貫通接觸部84直接與焊盤82連接的情況。
圖30B的半導體圖像傳感器模塊190是把與第三半導體芯片54內(nèi)的貫通接觸部 84'連接的第二半導體芯片53內(nèi)的貫通接觸部84形成在焊盤82正上的例子。S卩，該半導體圖像傳感器模塊190適用于要把第二半導體芯片53內(nèi)的貫通接觸部84直接與焊盤82 連接的情況。圖30A和圖30B的半導體圖像傳感器模塊189、 190適用在第三半導體芯片54的下面?zhèn)葢兇蠖谙旅鎮(zhèn)入y于形成存儲器陣列塊88的情況是合適的。
圖31A和圖31B表示本發(fā)明半導體圖像傳感器模塊第八實施例的概略。本實施例的半導體圖像傳感器模塊191U92是把第一半導體芯片52和第二半導體芯片193層合的結構。第一半導體芯片52把多個像素規(guī)則配列且具備由構成各像素的光電二極管形成區(qū) 域57和晶體管形成區(qū)域56構成的CMOS圖像傳感器60。第二半導體芯片193在下部側具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列，而且在上部側具備至少具備編碼器和讀出放大器的存儲器元件陣列。第二半導體芯片193經(jīng)由貫通形成有模/數(shù)轉(zhuǎn)換器陣列區(qū)域的貫通接觸部84而把模/數(shù)轉(zhuǎn)換器與存儲器元件進行電連接。圖31A的半導體圖像傳感器模塊191在第二半導體芯片193的下面形成焊盤82，在第一半導體芯片52的上面形成焊盤81，使兩焊盤82與81之間被連接地把第一半導體芯片52和第二半導體芯片193進行加熱壓接。把焊盤81、82以外的區(qū)域通過粘接材料進行粘接，則更增強第一與第二半導體芯片52與193之間的粘接強度。圖31B的半導體圖像傳感器模塊192不形成焊盤，而是在第二半導體芯片193下部側的模/數(shù)轉(zhuǎn)換器陣列形成區(qū)域形成貫通接觸部84，在第一半導體芯片52的晶體管形成區(qū)域56形成接觸部84"。半導體圖像傳感器模塊192把該兩接觸部84和84"進行對接加熱壓接而把第一半導體芯片52和第二半導體芯片193進行連接。
圖32把本發(fā)明半導體圖像傳感器模塊第九實施例概略與其制造方法一起進行表示。首先如圖32A所示，本實施例的半導體圖像傳感器模塊194形成有第一半導體芯片52 和第二半導體芯片193。第一半導體芯片52把多個像素規(guī)則配列且具備由構成各像素的光電二極管形成區(qū)域57和晶體管形成區(qū)域56構成的CMOS圖像傳感器60，并在晶體管形成區(qū)域56的上面形成焊盤81。第二半導體芯片193在下部側具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列，而且在上部側具備至少具備編碼器和讀出放大器的存儲器元件陣列。該第二半導體芯片193在形成有模/數(shù)轉(zhuǎn)換器陣列的下部側的下面形成焊盤82，形成貫通下部側的貫通接觸部84，并且經(jīng)由配線層170把焊盤82與貫通接觸部84連接。
然后如圖32B所示，經(jīng)由凸出(微型凸出)83把第一半導體芯片52的焊盤81和第二半導體芯片193的焊盤82進行加熱壓接接合。利用該凸出83能進行多個像素單位的并列連接。這樣來制造第九實施例的半導體圖像傳感器模塊194。圖33表示圖31A半導體圖像傳感器模塊191的制造方法。首先如圖33A所示，形成第一半導體芯片52和第二半導體芯片193。第一半導體芯片52把多個像素規(guī)則配列且具備由構成各像素的光電二極管形成區(qū)域57和晶體管形成區(qū)域56構成的CMOS圖像傳感器60，并在晶體管形成區(qū)域56的上面形成焊盤81。第二半導體芯片193在下部側具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列，而且在上部側具備至少具備編碼器和讀出放大器的存儲器元件陣列。該第二半導體芯片193在形成有模/數(shù)轉(zhuǎn)換器陣列的下部側的下面形成焊盤82，形成貫通下部側的貫通接觸部84，并且經(jīng)由配線層170把焊盤82與貫通接觸部84連接。然后如圖33B所示，使相互的焊盤81和82對接連接地把第一半導體芯片52和第二半導體芯片193進行加熱壓接接合。通過把焊盤81、82形成的小而能進行數(shù)像素單位的并列連接。把焊盤81、82連接區(qū)域以外的區(qū)域通過粘接材料進行粘接，則更增強粘接強度。這樣來制造圖31A的半導體圖像傳感器模塊191。圖34表示圖31B半導體圖像傳感器模塊192的制造方法。首先如圖34A所示，形成第一半導體芯片52和第二半導體芯片193。第一半導體芯片52把多個像素規(guī)則配列且具備由構成各像素的光電二極管形成區(qū)域57和晶體管形成區(qū)域56構成的CMOS圖像傳感器60，并在晶體管形成區(qū)域56內(nèi)形成接觸部84"。第二半導體芯片193在下部側具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器陣列，而且在上部側具備至少具備編碼器和讀出放大器的存儲器元件陣列。該第二半導體芯片193在形成有模/數(shù)轉(zhuǎn)換器陣列的下部側形成貫通它的貫通接觸部84。第一和第二半導體芯片52、193不形成有焊盤。
然后如圖34B所示，使相互的接觸部84"和貫通接觸部84對接連接地把第一半導體芯片52和第二半導體芯片193進行加熱壓接接合。這樣來制造圖31B的半導體圖像傳感器模塊192。該制造方法雖然定位難，但每單位面積的像素數(shù)能設定得最多。在圖32到圖34的實施例中，圖34半導體圖像傳感器模塊192的從第一半導體芯片的下面到第二半導體芯片上面的高度能設定成最小。圖35 圖37把本發(fā)明半導體圖像傳感器模塊第十實施例第十二實施例的概略與其制造方法一起進行表示。第十實施例第十二實施例的半導體圖像傳感器模塊把內(nèi)設有光電二極管形成區(qū)域57、晶體管形成區(qū)域56和模/數(shù)轉(zhuǎn)換器陣列195的第一半導體芯片 196與形成有存儲器陣列的第二半導體芯片197接合。在第一半導體芯片196中，模/數(shù)轉(zhuǎn)換器陣列195與晶體管形成區(qū)域56側連接。通過這種結構，能使光電二極管形成區(qū)域57 產(chǎn)生的模擬信號例如不拾取圖32B凸出(微型凸出)83的噪聲地被模/數(shù)轉(zhuǎn)換器轉(zhuǎn)換成數(shù) 字信號。因此，最終的圖像輸出信號中噪聲少。圖35表示第十實施例的半導體圖像傳感器模塊。本實施例的半導體圖像傳感器模塊198形成有第一半導體芯片196和第二半導體芯片197。第一半導體芯片196內(nèi)設有由在下部側形成的光電二極管形成區(qū)域57和在中間部分形成的晶體管形成區(qū)域56所構成的CM0S圖像傳感器和在上部側形成的模/數(shù)轉(zhuǎn)換器陣列195。并在形成有模/數(shù)轉(zhuǎn)換器陣列195的區(qū)域形成貫通接觸部84，在上面形成與貫通接觸部84連接的焊盤81。第二半導體芯片197形成有存儲器陣列，在下面形成焊盤82。然后如圖35B所示，在焊盤81與82之間形成凸出(微型凸出)83而把第一半導體芯片196和第二半導體芯片197進行加熱壓接接合。這樣來制造第十實施例的半導體圖像傳感器模塊198。該半導體圖像傳感器模塊198利用凸出83而能進行數(shù)像素單位的并列連接。圖36表示第十一實施例的半導體圖像傳感器模塊。本實施例的半導體圖像傳感器模塊199首先如圖36A所示那樣與上述同樣地形成第一半導體芯片196和第二半導體芯片197。第一半導體芯片196和第二半導體芯片197的結構與圖35相同，所以在對應的部分上付與同一符號而省略詳細說明。然后如圖36B所示，使相互的焊盤81和82對接連接地把把第一半導體芯片196 和第二半導體芯片197進行加熱壓接接合。這樣來制造第十一實施例的半導體圖像傳感器模塊199。該半導體圖像傳感器模塊199利用把焊盤81和82形成得小而能進行數(shù)像素單位的并列連接。且把焊盤81和82連接區(qū)域以外的區(qū)域通過粘接材料進行粘接，則能更增強第一與第二半導體芯片196與197之間的粘接強度。圖37表示第十二實施例的半導體圖像傳感器模塊。本實施例的半導體圖像傳感器模塊200首先如圖37A所示那樣與上述同樣地形成第一半導體芯片196和第二半導體芯片197。第一半導體芯片196除了不形成焊盤以外其它與圖35的結構相同，所以在對應的部分上付與同一符號而省略詳細說明。第二半導體芯片197形成有存儲器陣列，而且面臨下面地形成接觸部201。接觸部201的形式能有各種考慮，例如也可以貫通地形成。該第二半導體芯片197上不形成焊盤。然后如圖37B所示，使貫通接觸部84與接觸部201對接連接地把把第一半導體芯片196和第二半導體芯片197進行加熱壓接接合。這樣來制造第十二實施例的半導體圖像傳感器模塊200。該第十二實施例的半導體圖像傳感器模塊200的制造方法雖然定位難，但每單位面積的像素數(shù)能設定得最多。在第十實施例第十二實施例中，第二實施例半導體圖像傳感器模塊200的從第一半導體芯片196的下面到第二半導體芯片197上面的高度能設定成最小。下面說明本發(fā)明半導體圖像傳感器模塊的第十三實施例。本實施例的半導體圖像傳感器模塊是在上述的各實施例中在其晶體管形成區(qū)域內(nèi)把浮動擴散以多個像素所共有的結構。這樣能增大每單位像素面積的光電二極管面積。且在晶體管形成區(qū)域內(nèi)把浮動擴散以多個像素所共有的基礎上還能設定成把放大晶體管也以多個像素所共有的結構。這樣更能增大每單位像素面積的光電二極管面積。
圖38表示在晶體管形成區(qū)域內(nèi)以四個像素共用像素晶體管電路一部分時的像素內(nèi)的等價電路。該等價電路具備與四個像素的四個受光部(光電二極管PD) 210對應的各自的傳送晶體管212，把這些傳送晶體管212與共通的浮動擴散(FD)部連接，在其之后把一個放大晶體管214和一個復位晶體管220等共用。信號電荷經(jīng)由放大晶體管214與信號輸出線連接。在放大晶體管214與信號輸出線之間設置傳送晶體管，還能把向信號輸出線的輸出進行開關。該把浮動擴散以多個像素所共有的結構能適用在本發(fā)明的背面照射型CMOS圖像傳感器中。例如在微型凸出需要四個像素面積的情況下，則把浮動擴散FD、放大晶體管214 和復位晶體管220以四個像素所共有。這樣，即使微型凸出所需要的面積大時，也能不需要對應該微型凸出的需要面積以大的面積來設計一像素便可，因此，能得到每單位面積的像素數(shù)。上述表示在晶體管形成區(qū)域內(nèi)以四個像素共用像素晶體管電路一部分時的情況，但也可以考慮在晶體管形成區(qū)域內(nèi)以三個像素共用像素晶體管電路一部分時的情況或在晶體管形成區(qū)域內(nèi)以六個像素共用像素晶體管電路一部分時的情況。下面說明本發(fā)明半導體圖像傳感器模塊的第十四實施例。本實施例的半導體圖像傳感器模塊是利用把像素配置成鋸齒狀(所謂的斜向配列)的彩色編碼技術的結構。該像素配列結構與正方像素配列相比每單位像素面積的假想像素數(shù)增加。能把該像素配列適用在本發(fā)明的背面照射型CMOS圖像傳感器中。例如在微型凸出需要多個像素部分的面積時，如上述第十三實施例那樣只要把浮動擴散FD以多個像素所共有，即使對應微型凸出的需要面積不以大的面積來設計一像素也可以，因此，能贏得每單位面積的像素數(shù)，而且與正方像素配列相比，每單位像素面積的假想像素數(shù)增加。圖39表示本發(fā)明第十四實施例半導體圖像傳感器模塊即背面照射型CM0S圖像傳感器的概略結構。本實施例的半導體圖像傳感器是不使用片上濾色器進行色分離的例子。本實施例的半導體圖像傳感器261包括把在同一半導體芯片262(相當于是第一半導體芯片52)表面上形成的多個像素263平面配列的成為受光區(qū)域的攝像區(qū)域264和配置在該攝像區(qū)域264的外側的像素263的選擇和用于進行信號輸出的周邊電路265、266。周邊電路 265、266也可以不在上述的光電二極管形成區(qū)域57內(nèi)，而是在晶體管形成區(qū)域56內(nèi)。一個周邊電路265由位于攝像區(qū)域264側邊的垂直掃描電路(所謂的垂直寄存器電路)所構成。另一個周邊電路266由位于攝像區(qū)域264下側的水平掃描電路(所謂的水平寄存器電路)和輸出電路等(包括信號放大電路、A/D轉(zhuǎn)換電路、同步信號發(fā)生電路等)所構成。
攝像區(qū)域264中多個像素被所謂的斜向配列。即，包括有第一像素組，其把平面的多個像素263A在水平方向和垂直方向上分別以規(guī)定的間距W1大致配置成格子狀；第二像素組，其相對第一像素組在水平方向和垂直方向上都以僅錯開所述間距W1的大致1/2的間距的狀態(tài)來配置平面的多個像素263B，像素263A、263B被配列形成恰好斜向錯開的正方格子狀。本例中像素263B被配列在奇數(shù)行并錯開1/2間距，像素263A被配列在偶數(shù)行。片上濾色器在本例被使用紅(R)、綠(G)、蘭(B)原色濾色器。圖39中的R/B標記表示紅(R) 或蘭(B)任一個。S卩，紅(R)和蘭(B)在圖39中是沿垂直方向紅(R)-蘭(B)-紅(R)-蘭 (B)...地交替配列。
下面說明本發(fā)明半導體圖像傳感器模塊的第十五實施例。本實施例的半導體圖像傳感器模塊是安裝有像素共有ADC的例子。在此，表示所述第一第十四實施例任一實施例情況下的電荷信號的流動。通過FD像素共有(第十三實施例)和鋸齒編碼(第十四實施例)而把從晶體管形成區(qū)域輸出的電荷信號向AD轉(zhuǎn)換陣列內(nèi)送出。
圖40是表示第十五實施例半導體圖像傳感器模塊適用的固體攝像裝置，例如安裝有像素并列ADC的CMOS圖像傳感器結構的框圖。如圖40所示，本實施例的CM0S圖像傳感器310包括把包含光電轉(zhuǎn)換元件的單位像素311行列狀(矩陣列狀)地平面配置多個像素陣列部312、行或單位像素掃描電路313、列處理部314、參考電壓供給部315、列或單位像素掃描電路316、水平輸出線317和時序控制電路318。該系統(tǒng)結構中，時序控制電路318根據(jù)主脈沖MCK來生成成為行或單位像素掃描電路313、列或單位像素處理部314、參考電壓供給部315和列或單位像素掃描電路316等的動作基準的時鐘信號和控制信號等，并向行或單位像素掃描電路313、列處理部314、參考電壓供給部315、列或單位像素掃描電路316等給出。驅(qū)動控制像素陣列部312各單位像素311的周邊驅(qū)動系統(tǒng)和信號處理系統(tǒng)即行或單位像素掃描電路313、參考電壓供給部315、列或單位像素掃描電路316和時序控制電路 318等被集聚在與像素陣列部312同一芯片(相當于是第一半導體芯片52) 319上的晶體管形成區(qū)域356中。作為單位像素311在此被省略了圖示，但在光電轉(zhuǎn)換元件(例如光電二極管)的基礎上例如能使用具有把被該光電轉(zhuǎn)換元件進行了光電轉(zhuǎn)換而得到的電荷向FD(浮動擴散)部傳送的傳送晶體管、控制該FD部電位復位晶體管、根據(jù)FD的電位輸出信號的放大晶體管的三晶體管結構，且能進一步使用另外具有用于進行像素選擇的選擇晶體管的四晶體管結構等。像素陣列部312中單位像素311僅被平面配置成m列n行部分，且對于該m行n列的像素配置按每行或每單位像素進行行或單位像素控制線321 (321-1 321-n)的配線，按每列或每單位像素進行列或單位像素控制線322(322-1 322-m)的配線?；蛞部梢詫τ?該m行n列的像素配置按每像素來進行像素控制線的配線，這樣來控制每像素。行控制線 321-1 321-n的各一端與對應于行掃描電路313各行的各輸出端連接。行或單位像素掃描電路313由移位寄存器等構成，經(jīng)由行或單位像素控制線321-1 321-n來進行像素陣列部312中行或單位像素地址和行或單位像素掃描的控制。列或單位像素處理部314例如具有按像素陣列部312的像素列或每單位像素即按列或每單位像素信號線322-1 322-m 設置的ADC(模擬-數(shù)字轉(zhuǎn)換電路)323-1 323-m，從像素陣列部312的各單位像素311向列或每單位像素輸出的模擬信號被轉(zhuǎn)換成數(shù)字信號并輸出。本實施例把這些ADC323-1 323_m的結構作為特點在后面敘述其詳細情況。
參考電壓供給部315作為隨著時間的經(jīng)過而使電平傾斜狀變化的生成所謂斜坡 (RAMP)波形參考電壓Vref的機構，例如具有DAC(數(shù)字-模擬轉(zhuǎn)換電路)351。作為生成坡道波形參考電壓Vref的機構并不限定于DAC351。 DAC351在從時序控制電路318給予的控制信號CS1的控制下，根據(jù)該時序控制電路318給予的時鐘脈沖CK來生成坡道波形參考電壓Vref ，并向列或單位像素處理部314的ADC323-1 323_m供給。
23
在此具體說明本實施例特點的ADC323-1 323_m結構的詳細情況。ADC323-1 323-m的每一個與把單位像素311的所有信息讀出的逐漸掃描方式下的通常畫幅速率模式和通常畫幅速率模式時相比，能夠得到選擇地進行AD轉(zhuǎn)換動作，該AD轉(zhuǎn)換動作對應于能把單位像素311的曝光時間設定成1/N而把畫幅速率提高N倍例如兩倍的高速畫幅速率模式的各動作模式。該動作模式的切換通過從時序控制電路318給予的控制信號CS2、CS3的控制來實行。對于時序控制電路318是從外部的系統(tǒng)控制器(未圖示)來給予用于切換通常畫幅速率模式和高速畫幅速率模式各動作模式的指示信息。所有的ADC323-1 323_m是相同結構，上述第一半導體芯片52或第二半導體芯片中被配置成AD轉(zhuǎn)換陣列。但也可以把列或單位像素處理部314、比較器331、計數(shù)機構例如升/降計數(shù)器(圖中記作U/DCNT)332、傳送開關333、存儲裝置334、DAC351、參考電壓供給部315和時序控制電路318配置成第一半導體芯片52或第二半導體芯片的AD轉(zhuǎn)換陣列。且也可以在上述第一半導體芯片52的晶體管形成區(qū)域56設置參考電壓供給部315、列或單位像素掃描電路316和時序控制電路318之外，把參考電壓供給部、列或單位像素掃描電路和時序控制電路在第一半導體芯片52或第二半導體芯片中被配置成AD轉(zhuǎn)換陣列。
在此舉出列或每單位像素說明了 ADC323-m。 ADC323-m成為具有比較器331、計數(shù)機構例如升/降計數(shù)器(圖中記作U/DCNT)332、傳送開關333和存儲裝置334的結構。
比較器331比較與從像素陣列部312第n列各單位像素311輸出的信號對應的列或單位像素信號線322-m的信號電壓Vx和從參考電壓供給部315供給的坡道波形參考電壓Vref，例如在參考電壓Vref比信號電壓Vx大時則輸出Vco變成"H"電平，當參考電壓Vref在信號電壓Vx以下時則輸出Vco變成"L"電平。升/降數(shù)器332是非同步計數(shù)器，在時序控制電路318給予的控制信號CS2的控制下，從時序控制電路318把時鐘脈沖CK與DAC351同時給予，與該時鐘脈沖CK同步地進行降(DOWN)計數(shù)或升(UP)計數(shù)來計量從比較器331的比較動作開始到比較動作終了的比較時間。具體說就是通常畫幅速率模式在從一個單位像素311進行信號讀出的動作中，通過在第一次讀出動作時進行降計數(shù)來計量第一次讀出時的比較時間，通過在第二次讀出動作時進行升計數(shù)來計量第二次讀出時的比較時間。另一方面，高速畫幅速率模式對于某行的單位像素311把計數(shù)結果保持不動，然后對于下一行的單位像素311根據(jù)上次的計數(shù)結果而在第一次讀出動作時進行降計數(shù)來計量第一次讀出時的比較時間，在第二次讀出動作時進行升計數(shù)來計量第二次讀出時的比較時間。傳送開關333在時序控制電路318給予的控制信號CS3的控制下，通常畫幅速率模式在對于某行的單位像素311由升/降數(shù)器332進行計數(shù)動作完了的時刻點成為開(閉)狀態(tài)，把該升/降數(shù)器332的計數(shù)結果向存儲裝置334傳送。另一方面例如N = 2的高速畫幅速率在對于某行的單位像素311由升/降數(shù)器332進行計數(shù)動作完了的時刻點成為閉(開)狀態(tài)不變，然后在對于下一行的單位像素311由升/降數(shù)器332進行計數(shù)動作完了的時刻點成為開狀態(tài)，把該升/降數(shù)器332對于垂直兩像素部分的計數(shù)結果向存儲裝置334傳送。這樣，從像素陣列部312的各單位像素311經(jīng)由列或單位像素信號線322-1 322-m向列或每單位像素供給的模擬信號，通過ADC323 (323-1 323_m)中比較器331和升/降數(shù)器332的各動作，被轉(zhuǎn)換成N位的數(shù)字信號，并容納在存儲裝置334 (334-1 343_m)中。
列或單位像素掃描電路316由移位寄存器等構成，進行列或單位像素處理部314中ADC323-1 323-m的列或單位像素地址和列或單位像素掃描的控制。在該列或單位像素掃描電路316的控制下，被各個ADC323-1 323_m進行了 AD轉(zhuǎn)換的N位的數(shù)字信號順序地被水平輸出線317讀出，并經(jīng)由該水平輸出線317作為攝像數(shù)據(jù)輸出。
由于與本實施例沒有直接關聯(lián)，所以沒有特別圖示，但也可以把對于經(jīng)由水平輸出線317輸出的攝像數(shù)據(jù)實施各種信號處理的電路等設置在上述結構元件以外。上述結構本實施例的安裝有列或單位像素并列ADC的CMOS圖像傳感器310，由于能把升/降計數(shù)器332的計數(shù)結果經(jīng)由傳送開關333有選擇地向存儲裝置334傳送，所以能把升/降計數(shù)器332的計數(shù)動作和把該升/降計數(shù)器332的計數(shù)結果向水平輸出線317讀出的動作獨立地進行控制。下面使用圖41的時序圖說明上述結構第十五實施例CMOS圖像傳感器310的動作。在此省略關于單位像素311具體動作的說明，但如周知那樣，單位像素311進行復位動作和傳送動作，復位動作把復位成規(guī)定電位時的FD部的電位作為復位成分從單位像素311向列或單位像素信號線322-1 322-m輸出，傳送動作把由光電轉(zhuǎn)換元件進行光電轉(zhuǎn)換的電荷被傳送時的FD部的電位作為信號成分從單位像素311向列或單位像素信號線322-1 322-m輸出。通過行或單位像素掃描電路313進行的行或單位像素掃描而行或單位像素i被選擇，在從該被選擇的行或單位像素i的單位像素311向列或單位像素信號線322-1 322-m進行的第一次讀出動作穩(wěn)定后，從DAC351把坡道波形參考電壓Vref向ADC323-1 323_m的各比較器331給出，這樣由比較器331進行列或單位像素信號線322-1 322_m的各信號電壓Vx與參考電壓Vref的比較動作。在把參考電壓Vref給予比較器331的同時還從時序控制電路318把時鐘脈沖CK給予升/降計數(shù)器332，由該升/降計數(shù)器332進行降的計數(shù)動作來計量第一次讀出動作時在比較器331的比較時間。在參考電壓Vref與列或單位像素信號線322_1 322_m的信號電壓Vx相等時，比較器331的輸出Vco從"H"電平向"L"電平翻轉(zhuǎn)。接受該比較器321輸出Vco極性的翻轉(zhuǎn)，升/降計數(shù)器332停止降計數(shù)動作，并保持比較器331按照第一次比較期間的計數(shù)值。如前所述，該第一次的讀出動作把單位像素311的復位成分AV讀出。該復位成分AV內(nèi)作為偏置而含有對每單位像素311偏離的固定圖形噪聲。但一般該復位成分AV的偏離小，且復位電平是全像素共通的，所以列或單位像素信號線322-1 322-m的信號電壓Vx大體已知。因此，在第一次復位成分AV讀出時通過調(diào)整參考電壓Vref就能縮短比較期間。本實施例在7位部分的計數(shù)期間(128時鐘)進行復位成分A V的比較。第二次的讀出動作在復位成分A V上加上根據(jù)每單位像素311射入光通量的信號成分Vsig，并進行與第一次復位成分AV讀出動作同樣的動作來讀出。S卩，在從該被選擇的行或單位像素i的單位像素311向列或單位像素信號線322-1 322-m進行的第二次讀出動作穩(wěn)定后，從DAC351把參考電壓Vref向ADC323-1 323_m的各比較器331給出，這樣在比較器331中進行列或單位像素信號線322-1 322-m的各信號電壓Vx與參考電壓Vref的比較動作。同時在升/降數(shù)器332中進行與第一次相反的升計數(shù)動作來計量該比較器331的第二次比較時間。
這樣通過把升/降數(shù)器332的計數(shù)動作在第一次設定成降計數(shù)動作、在第二次設定成升計數(shù)動作而能在該升/降數(shù)器332內(nèi)自動地進行(第二次比較期間)-(第一次比較期間)的減法處理。在參考電壓Vref與列或單位像素信號線322-1 322-m的信號電壓Vx相等時，比較器331的輸出Vco進行極性翻轉(zhuǎn)，接受該極性翻轉(zhuǎn)而升/降數(shù)器332停止計數(shù)動作。其結果是升/降數(shù)器332保持按照(第二次比較期間)-(第一次比較期間)減法處理結果的計數(shù)值。(第二次比較期間)-(第一次比較期間)=(信號成分Vsig+復位成分A V+ADC323的偏置成分)-(復位成分A V+ADC323的偏置成分)=(信號成分Vsig)，通過以上兩次的讀出動作和升/降數(shù)器332的減法處理，在每單位像素311的含有偏離的復位成分AV被除去之外，每ADC323(323-1 323_m)的偏置成分也被除去，所以僅能取出根據(jù)每單位像素311射入光通量的信號成分Vsig。在此，把每單位像素311的含有偏離的復位成分AV除去的處理是所謂的CDS (Correlated Double Sampling,相關雙重采樣)處理。由于在第二次讀出時根據(jù)射入光通量的信號成分Vsig被讀出，所以為了在寬廣的范圍判斷光通量的大小就需要使參考電壓Vref變化大。于是本實施例的CMOS圖像傳感器310把信號成分Vsig的讀出在10位部分的計數(shù)期間(1024時鐘脈沖)進行比較。這時雖然第一次與第二次的比較位數(shù)不同，但把參考電壓Vref的坡道波形傾斜度設定成第一次與第二次相同，這樣能使AD轉(zhuǎn)換的精度相等，所以作為升/降數(shù)器332進行的(第二次比較期間)-(第一次比較期間)的減法處理結果能得到正確的減法處理結果。在上述一連串的AD轉(zhuǎn)換動作終了后，升/降數(shù)器332中被保持有N位的數(shù)字值。被列處理部314的各ADC323-1 323_m進行了 AD轉(zhuǎn)換的N位的數(shù)字值(數(shù)字信號)被列或單位像素掃描電路316進行列或單位像素掃描，并經(jīng)過N位幅度的水平輸出線317順次向外部輸出。然后通過把同樣的動作順次在每行或單位像素進行反復而生成平面圖像。本實施例的安裝有列或單位像素并列ADC的CMOS圖像傳感器310，由于ADC323-1 323_m的各個具有存儲裝置334，所以能一邊把第i行單位像素311的被AD轉(zhuǎn)換后的數(shù)字值向存儲裝置334傳送并從水平輸出線317向外部輸出，一邊并行實行第i+1行單位像素311的讀出動作和升/降計數(shù)動作。根據(jù)本實施例，把從單位像素經(jīng)由列信號線輸出的模擬信號轉(zhuǎn)換成數(shù)字值并讀出的固體攝像裝置中，通過把數(shù)字值在多個單位像素之間相加并讀出，則即使縮短了單位像素的曝光時間，結果是也不會減少一個像素信息的信息量，因此，不會招致靈敏度降低，能謀求高的畫幅速率化。上述所有實施例的貫通接觸部(第一、第二、第三半導體芯片內(nèi))或接觸部84〃、201能由Cu、Al、W、WSi、Ti、TiN、硅化物或它們的組合形成。圖42表示本發(fā)明半導體圖像傳感器模塊第十六實施例。圖42是表示安裝有背面照射型CM0S固體攝像元件的半導體圖像傳感器模塊結構的模式剖面圖。本實施例的半導體圖像傳感器模塊400例如在內(nèi)插板(中間基板)403上安裝設置有攝像像素部的背面照射型CM0S固體攝像元件即傳感器芯片401a和設置有信號處理等周邊電路部的信號處理芯片402。傳感器芯片401a在支承基板430上形成層間絕緣層420，并在內(nèi)部埋入有埋入配線層421。在其上層形成半導體層412，在其表面形成表面絕緣膜411。半導體層412中形成有成為光電轉(zhuǎn)換元件的光電二極管414和測試用電極413等。埋入配線層421的一部分相對半導體層412成為經(jīng)由柵絕緣膜形成的柵極，而構成M0S晶體管415。且形成有貫通支承基板430而與埋入配線層421連接的支承基板貫通配線431，從支承基板430的表面突出的突起電極(凸出)432形成在支承基板貫通配線431的表面。凸出(微型凸出)432是在比引線接合中使用的通常焊盤電極小的焊盤上由電鍍等形成的突起狀金屬電極。
上述結構的傳感器芯片401a是當有光從表面絕緣膜411側向半導體層412中形成的光電二極管414照射時就產(chǎn)生信號電荷，并積蓄在光電二極管中的所謂背面照射型CMOS固體攝像元件。MOS晶體管415具有把向光電二極管414中積蓄的信號電荷向FD部傳送和信號放大或復位等功能。上述結構中半導體層是把半導體基板的背面薄膜化而得到的，為了使基板形狀穩(wěn)定而與支承基板430進行了貼合。如上所述，本實施例的CMOS固體攝像元件是在形成有包含光電轉(zhuǎn)換元件和場效應晶體管的多個像素的半導體層的一個面上形成與多個像素連接埋入配線層、而半導體層的另一個面成為光電轉(zhuǎn)換元件的受光面、背面照射型固體攝像元件。上述的傳感器芯片401a以從光照射側的相反側即支承基板430側被倒裝片地安裝在表面形成有配線440和把它們絕緣的絕緣層441的內(nèi)插板403上，并使從絕緣層的開口部露出到配線表面一部分而成的凸臺與凸出接合。另一方面，形成有周邊電路部的信號處理芯片402例如經(jīng)由凸出被以倒裝片地安裝在內(nèi)插板403上。這種結構的半導體圖像傳感器模塊400被安裝在內(nèi)插板403和其他安裝基板上，例如通過引線接合442等被電連接使用。例如在內(nèi)插板403上連接上述傳感器芯片(CMOS固體攝像元件)401a和信號處理芯片402則能形成評價單芯片功能的電極PAD。
圖43是表示組裝了本實施例CMOS固體攝像元件的圖像傳感器(相當于半導體圖像傳感器模塊)結構的框圖。圖44是表示本實施例CM0S固體攝像元件像素結構的等價電路圖。本實施例的圖像傳感器包括攝像像素部512、 V選擇機構(垂直傳送寄存器)514、H選擇機構(水平傳送寄存器)516、時序發(fā)生器(TG)518、 S/H-CDS (采樣保持-相關雙重采樣)電路部520、 AGC部522、 A/D轉(zhuǎn)換部524、數(shù)字放大部526等。例如能把攝像像素部512、 V選擇機構514、 H選擇機構516和S/H-CDS電路部520匯總在一個芯片上作為圖42的傳感器芯片401a，而把其余的電路部分匯總在信號處理芯片402的形態(tài)?；?，也可以在傳感器芯片401a上僅形成攝像像素部512。在攝像像素部512中，把多個像素平面矩陣列狀配列，如圖44所示，各像素上設置有根據(jù)受光量而生成信號電荷并積蓄的光電轉(zhuǎn)換元件即光電二極管(PD)600，而且還設置有把該光電二極管600轉(zhuǎn)換積蓄的信號電荷向浮動擴散部(FD部)610傳送的傳送晶體管620、把FD部610的電壓復位的復位晶體管630、輸出與FD部610電壓對應的輸出信號的放大晶體管640、把該放大晶體管640的輸出信號向垂直信號線660輸出的選擇(地址)晶體管650的四個M0S晶體管。在這種結構的像素中，把由光電二極管600進行了光電轉(zhuǎn)換的信號電荷通過傳送晶體管220向FD部610傳送。FD部610與放大晶體管640的柵極連接，由于放大晶體管640構成攝像像素部512外部設置的恒流源670和源輸出器，所以當把地址晶體管650變成ON時，則把與FD部610的電壓對應的電壓向垂直信號線660輸出。且復位晶體管630把
27FD部610的電壓復位成不隨信號電荷變化的恒定電壓(圖44的驅(qū)動電壓Vdd)。攝像像素部512中用于驅(qū)動控制各M0S晶體管的各種驅(qū)動配線被在水平方向上配線，攝像像素部512的各像素由V選擇機構514在垂直方向上按水平線(像素行)單位順次被選擇，利用來自時序發(fā)生器518的各種脈沖信號來控制各像素的MOS晶體管，這樣，各像素的信號通過垂直信號線660按像素列地被S/H-CDS部520讀出。 S/H-CDS部520按攝像像素部512的每像素列設置S/H-CDS電路，對于從攝像像素部512的各像素列讀出的像素信號進行CDS(相關雙重采樣)等的信號處理。H選擇機構516把來自S/H-CDS部520的像素信號向AGC部522輸出。AGC部522對于被H選擇機構516選擇的來自S/H-CDS部520的像素信號進行規(guī)定的增益控制，并把該像素信號向A/D轉(zhuǎn)換部524輸出。A/D轉(zhuǎn)換部524把來自AGC部522的像素信號從模擬信號轉(zhuǎn)換成數(shù)字信號并向數(shù)字放大部526輸出。數(shù)字放大部526對于來自A/D轉(zhuǎn)換部524的數(shù)字信號輸出進行必要的放大和中間轉(zhuǎn)換，并從未圖示的外部端子輸出。時序發(fā)生器518把各種時序信號也向上述攝像像素部512各像素以外的各部分供給。上述第十六實施例的半導體圖像傳感器模塊(即，CMOS圖像傳感器)400不像現(xiàn)有這樣把從像素輸出的信號向像素周邊電路輸出后再把來自芯片周邊焊盤電極的輸出信號向信號處理器件輸入，而是能把從CMOS圖像傳感器像素輸出的信號經(jīng)由微型凸出直接地按像素單位或每多個像素單位向信號處理器件輸入。這樣，器件之間的像素處理速度快，能提供高性能且把圖像傳感器和信號處理器件單芯片化了的高性能器件。且光電二極管的開口率被提高，芯片的利用率被提高，能實現(xiàn)全像素的同時遮光。下面說明第十六實施例背面照射型CMOS固體攝像元件的制造方法。首先如圖45A所示，例如，在由硅等構成的半導體基板410表面上利用熱氧化法或CVD(化學氣相生長法)法等由氧化硅構成，并在后工序中形成成為表面絕緣膜的絕緣膜411。且例如在絕緣膜411的上層例如利用貼合法或外延生長法等形成硅等的半導體層412。并作為SOI (semiconductor onins ulator)基板。在此，預先在半導體層412上形成測試用電極413。然后如圖45B所示，例如向n型半導體層412離子注入p型的導電性雜質(zhì)以形成pn結，這樣就在半導體層412中作為光電轉(zhuǎn)換元件而形成光電二極管414，并在半導體層412的表面上經(jīng)由柵絕緣膜而形成柵極，與光電二極管414等連接則形成M0S晶體管415，并形成上述結構的多個像素。且例如形成覆蓋M0S晶體管的層間絕緣層420。這時，為了在晶體管、半導體層412上進行連接而把埋入配線層421 —邊埋入在層間絕緣層420中一邊形成。然后如圖45C所示，例如通過把熱固化樹脂作為粘接劑的熱壓接等而在層間絕緣
層420的上層貼合由硅基板或絕緣性樹脂基板等構成的支承基板430。然后如46A所示，例如通過機械磨削等而從貼合面的相反側把支承基板430薄膜化。然后如46B所示，形成貫通支承基板430的支承基板貫通配線431以與埋入配線層421連接。這例如能通過光刻工序形成抗蝕劑膜圖形并進行干腐蝕等的腐蝕，而在支承基板430上形成到達埋入配線層421的開口部并把銅等低電阻金屬埋入而形成。
然后如圖47A所示，例如通過金屬鍍處理而在支承基板貫通配線431的表面形成從支承基板430的表面突出的凸出432。然后如圖47B所示，把半導體基板410薄膜化直到例如從SOI基板的半導體基板410側能使光電二極管414受光。例如把絕緣膜411作為停止膜，直到使絕緣膜411露出來地從半導體基板410的背面?zhèn)冗M行機械磨削或濕腐蝕處理等。這樣就成為SOI基板的半導體層412被殘留的結構。在此，把在表面露出來的絕緣膜412叫做表面絕緣膜。圖面上是相對圖47A把上下關系相反進行的圖示。如上則形成本實施例的背面照射型CMOS固體攝像元件(傳感器芯片)401a。最好進一步在薄膜化得到的半導體基板(半導體層412)的背面上例如利用CVD法把絕緣膜成膜。該絕緣膜還能兼有保護背面的硅面的目的和對于射入光的防止反射膜的功能。
把上述這樣形成的背面照射型CMOS固體攝像元件(傳感器芯片)401a使受光面?zhèn)认蛏系亟?jīng)由凸出432倒裝片地安裝在內(nèi)插板03上。例如以比傳感器芯片401a、信號處理芯片402內(nèi)使用的配線的熔點低的溫度且凸出能穩(wěn)定進行電連接的溫度，把內(nèi)插板403配線上的凸臺、凸出與傳感器芯片支承基板上的凸出彼此之間進行壓接。且例如也可以在信號處理芯片402上直接安裝傳感器芯片401a并模塊化，這時也能與上述同樣地進行。
另一方面，形成有周邊電路部的信號處理芯片402也同樣地經(jīng)由凸出被以倒裝片地安裝在內(nèi)插板403上。這樣就經(jīng)由內(nèi)插板403所形成的配線把背面照射型CMOS固體攝像元件(傳感器芯片M01a與信號處理芯片402進行了連接。如上所述，則能制造組裝了本實施例背面照射型CMOS固體攝像元件的圖像傳感
器。以倒裝片安裝后還能使用測試用電極413來試驗傳感器芯片的電路。根據(jù)如上本實施例背面照射型CMOS固體攝像元件的制造方法，在貼合支承基板
而確保了強度后把半導體基板薄膜化，由于把支承基板薄膜化并形成貫通配線，所以能不
從半導體基板的背面取電極而從支承基板取出電極，能簡便容易地制造形成為從照射面相
反側的面取出電極結構的背面照射型CMOS固體攝像元件。由于能在光射入面相反側的支
承基板側上形成電極，所以電極配置的自由度提高，能不損害CMOS圖像傳感器開口率地把
多個微型凸出形成在像素正下或像素周邊的正下。這樣，當把半導體基板的背面薄膜化，則
能把形成有凸出的內(nèi)插板等安裝基板和信號處理芯片等其他半導體芯片由與凸出彼此之
間進行連接，這樣能制造高性能、高功能的器件。作為半導體基板優(yōu)選的是，例如如SOI基板那樣在基板中預先形成氧化膜，在半導體基板的薄膜化中的作為濕腐蝕的停止層能使用SOI基板中的氧化膜，由于在薄膜化后能得到均勻平坦的半導體基板。圖48表示本發(fā)明半導體圖像傳感器模塊第十七實施例。圖48是表示安裝有背面照射型CMOS固體攝像元件的半導體圖像傳感器模塊結構的模式剖面圖。本實施例的半導體圖像傳感器模塊401與第十六實施例同樣地例如在內(nèi)插板(中間基板)403上安裝設置有攝像像素部的背面照射型CMOS固體攝像元件即傳感器芯片401b和設置有信號處理等周邊電路部的信號處理芯片402。傳感器芯片401b在支承基板430上形成層間絕緣層420，并在內(nèi)部埋入有埋入配線層421。在其上層形成半導體層412，在其表面形成表面絕緣膜(411、419)。半導體層412中形成有光電二極管414和測試用電極413等。埋入配線層421的一部分相對半導體層412成為經(jīng)由柵絕緣膜形成的柵極，這樣就構成M0S晶體管415。且形成有貫通半導體層412而與埋入配線層421連接的半導體層貫通配線416。而且形成有貫通支承基板430的支承基板貫通配線431，從支承基板430的表面突出的突起電極(凸出)432形成在支承基板貫通配線431的表面。另一方面例如形成貫通半導體層412和層間絕緣層420而與支承基板貫通配線431連接的半導體層絕緣層貫通配線417，半導體層貫通配線416和半導體層絕緣層貫通配線417通過在表面絕緣膜411上形成的連接配線418連接。支承基板貫通配線431在本實施例中如上述那樣是經(jīng)由半導體層絕緣層貫通配線417、連接配線418、半導體層貫通配線416而與埋入配線層421連接的結構，但并不限定于此，也可以是經(jīng)由它們內(nèi)的一部分或不經(jīng)由它們而直接與埋入配線層421連接的結構。
上述結構的傳感器芯片401b是當有光從表面絕緣膜(411、419)側向半導體層412中形成的光電二極管414照射時就產(chǎn)生信號電荷，并在光電二極管進行積蓄的結構。且該傳感器芯片401b是如下所述的背面照射型固體攝像元件，即，在形成有包含光電轉(zhuǎn)換元件和場效應晶體管的多個像素的半導體層的一個面上形成與多個像素連接的埋入配線層，而半導體層的另一個面成為光電轉(zhuǎn)換元件的受光面。上述的傳感器芯片401b從光照射側的相反側即支承基板430側被倒裝片地安裝在表面形成有配線440和把它們絕緣的絕緣層441的內(nèi)插板403上，以使從絕緣層的開口部露出到配線表面一部分而成的凸臺等與凸出接合。另一方面，形成有周邊電路部的信號處理芯片402例如經(jīng)由凸出被以倒裝片地安裝在內(nèi)插板上。這種結構的半導體圖像傳感器模塊401被安裝在內(nèi)插板403和其他安裝基板上，例如通過引線接合442等被電連接使用。組裝了本實施例CMOS固體攝像元件的圖像傳感器(相當于半導體圖像傳感器模塊)的結構和像素的結構與第十六實施例相同。
上述第十七實施例半導體圖像傳感器模塊(即CMOS圖像傳感器)401有與第十六實施例同樣的效果。下面說明第十七實施例背面照射型CMOS固體攝像元件的制造方法。首先如圖49A所示，例如在由硅等構成的半導體基板410表面上利用熱氧化法或CVD(化學氣相生長法)法等由氧化硅構成，并在后工序中形成成為表面絕緣膜的絕緣膜411。且例如在絕緣膜411的上層例如利用貼合法或外延生長法等形成硅等的半導體層412。并作為SOI基板。在此，預先在半導體層412上形成測試用電極413。然后如圖49B所示，例如離子注入導電性雜質(zhì)以在半導體層412中作為光電轉(zhuǎn)換元件而形成光電二極管414，并在半導體層412的表面上經(jīng)由柵絕緣膜而形成柵極，與光電二極管414等連接則形成MOS晶體管415，并形成上述結構的多個像素。且例如形成覆蓋MOS晶體管的層間絕緣層420。這時，為了連接晶體管與半導體層412而把埋入配線層421一邊埋入在層間絕緣層420中一邊形成。另一方面，從由硅基板或絕緣性樹脂基板等構成的支承基板430的一個主面的表面至少到規(guī)定深度地形成成為支承基板貫通配線的支承基板配線431。然后如圖49C所示，在層間絕緣層420的上層從支承基板配線431的形成面?zhèn)荣N合支承基板430。
然后如圖50A所示，例如把半導體基板410薄膜化直到例如從SOI基板的半導體基板410側能使光電二極管414受光。例如把絕緣膜411作為停止膜，直到使絕緣膜411露出來地從半導體基板410的背面?zhèn)冗M行機械磨削或濕腐蝕等。這樣就成為SOI基板的半
30導體層412被殘留的結構。圖面上是相對圖49C把上下關系相反進行的圖示。
然后如圖50B所示，形成連接支承基板貫通配線431和埋入配線層421的連接配線。具體說就是例如形成貫通半導體層412而與埋入配線層421連接的半導體層貫通配線416。形成貫通半導體層412和層間絕緣層420而與支承基板貫通配線431連接的半導體層絕緣層貫通配線417。形成連接半導體層貫通配線416和半導體層絕緣層貫通配線417的連接配線418。然后形成成為保護膜的表面絕緣膜419。然后如51A所示，例如通過機械磨削等而從貼合面的相反側把支承基板430薄膜化，直到把支承基板配線431露出來，把支承基板配線431作為貫通支承基板430的支承基板貫通配線。然后如51B所示，例如通過金屬鍍處理而在支承基板貫通配線431的表面形成從支承基板430的表面突出的凸出432。如上所述則形成本實施例的背面照射型CMOS固體攝像元件(傳感器芯片)401b。把上述這樣形成的背面照射型CMOS固體攝像元件(傳感器芯片)401b使受光面?zhèn)认蛏系亟?jīng)由凸出432倒裝片地安裝在內(nèi)插板403上。信號處理芯片402也同樣地以倒裝片被安裝。且經(jīng)由在內(nèi)插板403所形成的配線把背面照射型CMOS固體攝像元件(傳感器芯片)401b與信號處理芯片402進行了連接。如上所述則能制造組裝了本實施例背面照射型CMOS固體攝像元件的圖像傳感器。本實施例不是把半導體基板上形成的埋入配線與支承基板中的貫通電極直接連接，而是把半導體基板的背面薄膜化后，通過配線把貫通電極與埋入配線連接。該方法由于利用支承基板背面形成的微型凸出而與信號處理器件連接，所以不需要進行引線接合，能把單芯片化時的尺寸變得更小。根據(jù)如上本實施例背面照射型CMOS固體攝像元件的制造方法，在貼合支承基板
而確保了強度后把半導體基板薄膜化，由于把支承基板薄膜化并形成貫通配線，所以能簡
便容易地制造從照射面相反側的面取出電極的背面照射型CMOS固體攝像元件。如上所述，第十七實施例的半導體圖像傳感器模塊(即組裝了 CMOS固體攝像元件
的CMOS圖像傳感器)401，能把從像素輸出的信號經(jīng)由微型凸出直接地按像素單位或每多
個像素單位向信號處理器件輸入。這樣，器件之間的像素處理速度快，能提供高性能且把圖
像傳感器和信號處理器件單芯片化了的高性能器件。且光電二極管的開口率被提高，芯片
的利用率被提高，能實現(xiàn)全像素的同時遮光。且不需要由引線接合來連接芯片和晶片，因此
能縮小芯片尺寸，提高晶片的收獲率，降低芯片成本。上述第十六、第十七實施例的貫通配線能由Cu、Al、W、WSi、Ti、TiN、硅化物或它們
的組合形成。使用圖42、圖48說明的本發(fā)明并不限定于上述第十六、第十七實施例的說明。例如上述實施例中作為半導體基板是使用了 SOI基板，但并不限定于此，而是也可以使用通常的半導體基板，從光電二極管和晶體管形成面的相反面進行薄膜化。且從支承基板突出形成的凸出能形成在芯片的整個面積上，例如也可以按CMOS圖像傳感器的每個像素形成獨立的凸出并與內(nèi)插板等連接，能按每個像素讀出。另外，在不脫離本發(fā)明要旨的范圍能進行各種變更。上述第一到第十七實施例的半導體圖像傳感器模塊例如能適用在數(shù)碼定格畫面相機、攝像機、帶相機的手機等中使用的照相機模塊中。且能適用在電子裝置等中使用的電子機器模塊中。上述的半導體圖像傳感器是具備背面照射型CMOS圖像傳感器的結構，但另外也可以是具備圖27表面照射型CMOS圖像傳感器的結構。
權利要求
一種半導體圖像傳感器模塊(192)，其特征在于，層合有第一半導體芯片(52、196)和第二半導體芯片(193、197)，所述第一半導體芯片，其具備光電二極管形成區(qū)域(57)和晶體管形成區(qū)域(56)；所述第二半導體芯片，其具備多個存儲器元件，所述第一半導體芯片(52、196)和所述第二半導體芯片(193、197)經(jīng)由貫通接觸部(84)進行電連接。
2. 如權利要求l所述的半導體圖像傳感器模塊，其特征在于，所述第二半導體芯片 (193、 197)具備由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器。
3. 如權利要求1所述的半導體圖像傳感器模塊，其特征在于，所述第一半導體芯片 (196)具有多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器。
4. 如權利要求2或3所述的半導體圖像傳感器模塊，其特征在于，第二半導體芯片 (193、 197)具備至少具有編碼器和讀出放大器的存儲器元件陣列。
5. 如權利要求4所述的半導體圖像傳感器模塊，其特征在于，在所述第一半導體芯片 (52、196)中，有規(guī)則地配列有多個像素，并且所述第一半導體芯片(52、196)具有CMOS圖像傳感器(60)，所述CM0S圖像傳感器(60)由構成各像素的所述光電二極管形成區(qū)域(57) 和所述晶體管形成區(qū)域(56)構成。
6. 如權利要求l所述的半導體圖像傳感器模塊，其特征在于，所述貫通接觸部(84)貫通由模/數(shù)轉(zhuǎn)換器陣列形成的區(qū)域。
7. 如權利要求6所述的半導體圖像傳感器模塊，其特征在于，所述模/數(shù)轉(zhuǎn)換器與所述存儲器元件經(jīng)由所述貫通接觸部(84)進行電連接。
8. 如權利要求2、4和5中任意一項所述的半導體圖像傳感器模塊，其特征在于，所述模 /數(shù)轉(zhuǎn)換器與所述晶體管形成區(qū)域(56)經(jīng)由所述貫通接觸部(84)進行電連接。
9. 如權利要求5所述的半導體圖像傳感器模塊，其特征在于，所述第一半導體芯片 (52)由背面照射型CMOS圖像傳感器構成，所述背面照射型CMOS圖像傳感器形成有在芯片表面?zhèn)刃纬傻木w管的所述晶體管形成區(qū)域(56)，并且具有向芯片背面?zhèn)热肷涔?L)的入射面，以及形成有對成為多個光電轉(zhuǎn)換元件的光電二極管進行排列的所述光電二極管的形成區(qū)域(57)。
10. 如權利要求5或9所述的半導體圖像傳感器模塊，其特征在于，形成在所述第一半導體芯片(52)的所述晶體管形成區(qū)域(56)由具有成為浮動擴散區(qū)域FD的源極-漏極區(qū) 域的讀出晶體管、復位晶體管和放大晶體管的晶體管，或者，再加上垂直選擇晶體管構成。
11. 如權利要求10所述的半導體圖像傳感器模塊，其特征在于，形成在所述第一半導體芯片(52)的所述晶體管形成區(qū)域(56)再加上垂直選擇晶體管而構成。
12. —種半導體圖像傳感器模塊(192)的制造方法，其特征在于，第一半導體芯片(52、 196)和第二半導體芯片(193、 197)經(jīng)由貫通接觸部(84)而被加熱壓接，所述第一半導體芯片，其具有光電二極管形成區(qū)域(57)和晶體管形成區(qū)域(56);所述第二半導體芯片，其具有多個存儲器元件。
13. 如權利要求12所述的半導體圖像傳感器模塊的制造方法，其特征在于，所述第一半導體芯片(196)或所述第二半導體芯片(193U97)形成由多個模/數(shù)轉(zhuǎn)換器構成的模/數(shù)轉(zhuǎn)換器。
14. 如權利要求13所述的半導體圖像傳感器模塊的制造方法，其特征在于，第二半導體芯片(193U97)形成至少具有編碼器和讀出放大器的存儲器元件陣列。
15. 如權利要求14所述的半導體圖像傳感器模塊的制造方法，其特征在于，在所述第一半導體芯片(52、 196)有規(guī)則地排列多個像素，并且形成CMOS圖像傳感器(60)，所述 CMOS圖像傳感器(60)由構成各像素的所述光電二極管形成區(qū)域(57)和所述晶體管形成區(qū) 域(56)構成。
16. 如權利要求12所述的半導體圖像傳感器模塊的制造方法，其特征在于，所述貫通接觸部(84)貫通由所述數(shù)/模轉(zhuǎn)換器陣列形成的區(qū)域。
17. 如權利要求16所述的半導體圖像傳感器模塊的制造方法，其特征在于，經(jīng)由所述貫通接觸部(84)，所述數(shù)/模轉(zhuǎn)換器與所述存儲器元件或所述晶體管形成區(qū)域(56)電連接。
18. 如權利要求15所述的半導體圖像傳感器模塊的制造方法，其特征在于，所述第一半導體芯片(52)由背面照射型CMOS圖像傳感器構成，所述背面照射型CMOS圖像傳感器形成有在芯片表面?zhèn)刃纬傻木w管的所述晶體管形成區(qū)域(56)，并且具有向芯片背面?zhèn)热肷?光(L)的入射面，以及形成有對成為多個光電轉(zhuǎn)換元件的光電二極管進行排列的所述光電二極管的形成區(qū)域(57)。
19. 如權利要求15或18所述的半導體圖像傳感器模塊的制造方法，其特征在于，形成在所述第一半導體芯片(52)的所述晶體管形成區(qū)域(56)由具有成為浮動擴散區(qū)域(FD) 的源極-漏極區(qū)域的讀出晶體管、復位晶體管、放大晶體管的晶體管，或者，再加上垂直選擇晶體管構成。
20. 如權利要求19所述的半導體圖像傳感器模塊的制造方法，其特征在于，形成在所述第一半導體芯片(52)的所述晶體管形成區(qū)域(56)再加上垂直選擇晶體管而構成。
全文摘要
本發(fā)明提供一種CMOS型半導體圖像傳感器模塊及其制造方法，提高像素開口率并且謀求提高芯片的使用效率，而且能使全像素同時遮光。本發(fā)明的半導體圖像傳感器模塊層合有第一半導體芯片，其具備把由光電轉(zhuǎn)換元件和晶體管構成的多個像素配列的圖像傳感器、第二半導體芯片，其具備A/D轉(zhuǎn)換器陣列。最好還層合具備存儲器元件陣列的第三半導體芯片。本發(fā)明的半導體圖像傳感器模塊層合具備上述圖像傳感器的第一半導體芯片和具備模擬型非易失性存儲器陣列的第四半導體芯片。
文檔編號H04N5/378GK101753866SQ20091026221
公開日2010年6月23日申請日期2006年6月1日優(yōu)先權日2005年6月2日
發(fā)明者元吉真, 巖淵信申請人:索尼株式會社

完整全部詳細技術資料下載