專利名稱：一種時鐘信號轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種本實用新型涉及一種信號轉(zhuǎn)換技術(shù)，特別是涉及一種時 鐘信號轉(zhuǎn)換器。
背景技術(shù)：
V35是同步的串行數(shù)據(jù)接口，具有高可靠的連接性，支持比異步串口(如 RS-232)更長的傳送距離和更高的數(shù)據(jù)率。它作為一種通用的對外接口技術(shù)被廣 泛使用于目前的電信接入設(shè)備。在設(shè)備內(nèi)部，V35接口模塊與業(yè)務(wù)處理模塊通信 通常使用E1總線通信。E1信號為2.048M雙向?qū)ΨQ的連續(xù)數(shù)據(jù)流，分為32個時 隙，每個時隙對應(yīng)于64K的數(shù)據(jù)。V35為附64K的數(shù)據(jù)流，N= (1-32)，即64K 至2.048M，分別對應(yīng)E1的l-32個時隙。因此，需要進行V35借口與El接口的 時鐘或數(shù)據(jù)的轉(zhuǎn)換。
如圖1所示，圖1為現(xiàn)有技術(shù)的V35接口與E1接口轉(zhuǎn)換示意圖。當E1向V35 接口發(fā)送數(shù)據(jù)時，E1通過用于同步定位時鐘8K和工作時15鐘2. 048M把數(shù)據(jù)寫 入現(xiàn)場可編程門陣列內(nèi)部的發(fā)送隨機存取器進行緩存，每個周期寫入若干個 時隙的數(shù)據(jù)。V35接口用V35時鐘選擇模塊103選擇的工作時鐘附64K把數(shù)據(jù)從 發(fā)送隨機存取器IOI讀出來，經(jīng)過電平轉(zhuǎn)換芯片106后送到對端設(shè)備。和發(fā)送 剛好相反，V35接口用V35時鐘選擇模塊103選擇的工作時鐘的附64K把對端20 設(shè)備送過來的數(shù)據(jù)寫入接收隨機存取器102。 E1通過用于同步定位時鐘8K和 工作時鐘2.048M從FPGA內(nèi)部的接收隨機存取器102讀出來，每個周期讀出若 干個時隙的數(shù)據(jù)。圖中，現(xiàn)有技術(shù)的時鐘轉(zhuǎn)換如下本端設(shè)備的2.048M時鐘 經(jīng)過分頻鎖相環(huán)模塊104后產(chǎn)生M64K時鐘，并送給V35時鐘選擇模塊103. V35 時鐘選擇模塊根據(jù)單板工作模式選擇來自V35接口的附64K時鐘或者來自鎖相 環(huán)產(chǎn)生的^64K時鐘作為隨機存取器102的接收以及隨機存取器IOI的發(fā)送 時鐘。其中，來自V35接口的時鐘實際上是對端設(shè)備把本端設(shè)備的發(fā)送時鐘直 接返回，并未真正使用對端設(shè)提供的時鐘源。本端設(shè)備的2.048M時鐘經(jīng)過分頻模塊105產(chǎn)生同步定位時鐘，作為E1接口的收發(fā)時鐘。由于V35接口和E1接 口轉(zhuǎn)換的所有時鐘必須由同一個時鐘源產(chǎn)生，才能保證每個周期E1收發(fā)的數(shù) 據(jù)量和V35收發(fā)數(shù)據(jù)量一致，從而保證轉(zhuǎn)換正常。而從上面時鐘的轉(zhuǎn)換可以看 到，由于不能把來自對端設(shè)備的附64K時鐘轉(zhuǎn)換成E1工作時鐘2.048M， El接口 的2.048M時鐘只能由本端設(shè)備供給，不能使用對端提供的時鐘，所以只能使 用本端設(shè)備的時鐘，也就是只能工作DCE模式下。

實用新型內(nèi)容
本實用新型的目的在于提供一種時鐘信號轉(zhuǎn)換器，轉(zhuǎn)換V35和E1接口的時 鐘信號，以使得本端設(shè)備既可使用本端設(shè)提供的時鐘，也可使用對端提供的 時鐘。
本實用新型通過以下技術(shù)方案實現(xiàn)
一種時鐘信號轉(zhuǎn)換器包括CPU接口，其中，所述的轉(zhuǎn)換器包括轉(zhuǎn)換模塊、 FIFO、工作選擇模塊、時鐘模塊、自檢模塊；所述時鐘模塊連接于轉(zhuǎn)換模塊的 一端上，轉(zhuǎn)換模塊的另一端與FIFO的一端相連，第三端與CPU接口的一端連接； 所述自檢模塊連接于工作選擇模塊的一端上，工作選擇模塊的另一端與FIFO的 一端相連，第三端與CPU接口的一端相連；所述CPU接口的第三端與FIFO相 連；
上述的時鐘信號轉(zhuǎn)換器，其中，所述的時鐘信號轉(zhuǎn)換器中的轉(zhuǎn)換模塊包括 El接口，時鐘提取模塊，HDB3解碼模塊，El解幀模塊，El成幀模塊，HDB3 編碼模塊；所述的E1接口一端與外部連接，另一端與時鐘提取模塊一端連接， 第三端與HDB3解碼模塊一端連接，時鐘提取模塊的另一端連接于El解幀模塊上， HDB3模塊的另一端與El解幀模塊相連，El解幀模塊的第三端連接至FIFO; FIFO 的另一端與El成幀模塊相連，El成幀模塊另一端與HDB3編碼模塊的一端相連， HDB3編碼模塊的另一端與外部相連；
上述的時鐘信號轉(zhuǎn)換器，其中，所述的時鐘信號轉(zhuǎn)換器中的工作選擇模塊包 括V35接口和DCE/DTE工作模式選擇模塊，所述的V35接口分別與DCE、 DTE工
作模式選擇模塊連接；
上述的時鐘信號轉(zhuǎn)換器，其中，所述的時鐘信號轉(zhuǎn)換器中的時鐘模塊包括外部晶振和鎖相環(huán)；所述的外部晶振和鎖相環(huán)依次連接；
上述的時鐘信號轉(zhuǎn)換器，其中，所述的時鐘信號轉(zhuǎn)換器中的自檢模塊包括一 個偽隨機碼發(fā)生器和一個偽隨機碼檢測器所述的偽隨機碼發(fā)生器與偽隨機碼檢 測器依次連接；
由于采用上述設(shè)計，本實用新型相比現(xiàn)有技術(shù)，具有以下優(yōu)點
1、 本實用新型由于實現(xiàn)了 V35接口和E1接口的信號轉(zhuǎn)換，設(shè)備既可以工作 在DCE模式下，也可以工作在DTE模式下，使得V35接口接入的裝備更 加靈活、方便
2、 本實用新型由于設(shè)有HDB3編碼、解碼模塊，提高了時鐘提取和信號轉(zhuǎn)換 的穩(wěn)定性；
3、 本實用新型由于使用了FIFO存取器，使得數(shù)據(jù)緩存使用更加方便。

圖1是現(xiàn)有技術(shù)的V35接口與El接口轉(zhuǎn)換示意圖2是本實用新型的結(jié)構(gòu)示意圖3是本實用新型中的轉(zhuǎn)換模塊的內(nèi)部結(jié)構(gòu)示意圖4是V35的接口電路圖5是CPU接口寫時序參照圖6是CPU接口讀時序參照圖。
具體實施方式
以下結(jié)合附圖對本實用新型進行更為詳細的說明
參見附圖2及圖3，為本實用新型的時鐘信號轉(zhuǎn)換器的結(jié)構(gòu)示意圖。
El接口完成了 El接口的時鐘提取、HDB3碼的編解碼、El數(shù)據(jù)的成幀解
幀等功能。
V35接口主要實現(xiàn)了 V35的速率選擇、工作模式選擇(DTE/DCE)，并準確 地實現(xiàn)V35的數(shù)據(jù)與FIFO中數(shù)據(jù)的轉(zhuǎn)換。
FIFO實現(xiàn)了 El接口數(shù)據(jù)與V35接口數(shù)據(jù)的緩存，以消除由于時鐘抖動引 起的不必要的誤碼。CPU接口用于實現(xiàn)對該芯片的管理。CPU通過管理接口可以設(shè)置El接口和 V35接口的工作模式；并可以讀取相關(guān)的告警信息。 CLK實現(xiàn)了系統(tǒng)時鐘的選擇。
自檢模塊由一個偽隨機碼發(fā)生器和一個偽隨機碼檢測器組成。 本實用新型提供的時鐘信號轉(zhuǎn)換器，包括CPU接口，其中，所述的轉(zhuǎn)換器 包括轉(zhuǎn)換模塊FIFO,工作選擇模塊，時鐘模塊，自檢模塊；所述時鐘模塊連接 于轉(zhuǎn)換模塊的一端上，轉(zhuǎn)換模塊的另一端與FIFO的一端相連，第三端與CPU接 口的一端連接；所述自檢模塊連接于工作選擇模塊的一端上，工作選擇模塊的另 一端與FIFO的一端相連，第三端與CPU接口的一端相連；所述CPU接口的第 三端與FIFO相連；
上述的時鐘信號轉(zhuǎn)換器，其中，所述的時鐘信號轉(zhuǎn)換器中的轉(zhuǎn)換模塊包括 El接口，時鐘提取模塊，HDB3解碼模塊，El解幀模塊，El成幀模塊，HDB3 編碼模塊；所述的E1接口一端與外部連接，另一端與時鐘提取模塊一端連接， 第三端與HDB3解碼模塊一端連接，時鐘提取模塊的另一端連接于El解幀模塊上， HDB3模塊的另一端與El解幀模塊相連，El解幀模塊的第三端連接至FIFO; FIFO 的另一端與El成幀模塊相連，El成幀模塊另一端與HDB3編碼模塊的一端相連， HDB3編碼模塊的另一端與外部相連；
上述的時鐘信號轉(zhuǎn)換器，其中，所述的時鐘信號轉(zhuǎn)換器中的工作選擇模塊包 括V35接口和DCE/DTE工作模式選擇模塊，所述的V35接口分別與DCE、 DTE工 作模式選擇模塊連接；
上述的時鐘信號轉(zhuǎn)換器，其中，所述的時鐘信號轉(zhuǎn)換器中的時鐘模塊包括外 部晶振和鎖相環(huán)；所述的外部晶振和鎖相環(huán)依次連接；
上述的時鐘信號轉(zhuǎn)換器，其中，所述的時鐘信號轉(zhuǎn)換器中的自檢模塊包括一 個偽隨機碼發(fā)生器和一個偽隨機碼檢測器；所述的偽隨機碼發(fā)生器與偽隨機碼檢 測器依次連接。
V35接口主要實現(xiàn)了 V35的速率選擇、工作模式選擇(DTE/DCE)，并準確地 實現(xiàn)V35的數(shù)據(jù)與FIFO中數(shù)據(jù)的轉(zhuǎn)換。V35接口采用ISO 2593-1984規(guī)定的機 械特性。其接口電路如圖4所示。
在本實用新型的具體實施例中，F(xiàn)IFO實現(xiàn)了 El接口數(shù)據(jù)與V35接口數(shù)據(jù)的緩存，以消除由于時鐘抖動引起的不必要的誤碼。
CPU接口用于實現(xiàn)對該芯片的管理。CPU通過該接口可以設(shè)置El接口和V35 接口的工作模式;并可以讀取相關(guān)的告警信息。CPU接口寫、讀時序參見附圖5、
6所示。
由于V35接口和El接口轉(zhuǎn)換的所有時鐘必須由同一個時鐘源產(chǎn)生，才能保 證每個周期El收發(fā)的數(shù)據(jù)量和V35收發(fā)數(shù)據(jù)量一致，從而保證轉(zhuǎn)換正常。CLK 模塊實現(xiàn)了系統(tǒng)時鐘的選擇。本設(shè)計需要一個65.536M的外部晶振。通過FPGA 固有的鎖相環(huán)4倍頻到262. 144M作為系統(tǒng)的基準時鐘。系統(tǒng)的時鐘由2M的主從 模式和V35的工作模式進行選擇。參見表一所示-
2M時鐘 模式V35工 作模式系統(tǒng)時鐘備注
1主時鐘DTE本振
2從時鐘DTEEl提取時鐘
3主時鐘DCEV35接收到的時鐘
4從時鐘DCEEl接口采用E1提取時鐘； V35接口采用V35接收到的 時鐘由于FIFO兩端時鐘不一 致，有可能導致誤碼。
表一
工作時，時鐘提取模塊采用數(shù)字鎖相環(huán)技術(shù)，從接收的2M數(shù)據(jù)的HDB3碼流 中提取2M時鐘，并把提取的時鐘提供給HDB3解碼和El解幀模塊。HDB3編解碼 模塊通過HDB3編解碼技術(shù)來轉(zhuǎn)換信號。
HDB3碼即三階高密度雙極性碼，其編碼規(guī)則是
1) 先將消息代碼變換成AMI碼，若AMI碼中連0的個數(shù)小于4,此時的AMI 碼就是HDB3碼；
2) 若AMI碼中連0的個數(shù)大于4，則將每4個連0小段的第4個0變換成與 前一個非0符號(+1或-l)同極性的符號，用F表示(+1 ~~^ + ^ ， -1 ~~^_ ;
3) 為了不破壞極性交替反轉(zhuǎn)，當相鄰^符號之間有偶數(shù)個非0符號時，再將該小段的第i個o變換成+s或-s, ^符號的極性與前一非符號的相反，并
讓后面的非零符號從F符號開始再交替變化。 例如
消息代碼100001000011000011
AMI跖 +1 0 0 0 0 -l 0 0 0 0 +1 -1 0 0 0 0 +1 -l
HDB3碼+1 0 0 0 +^-1 0 0 0 -^+1-1+^00+^-1+1
其解碼規(guī)則是
1) 從收到的符號序列中找到破壞極性交替的點F，可以斷定7符號及其前
面的3個符號必是連0符號，從而恢復4個連碼；
2) 再將所有的-l變換成+l后，就可以得到原消息代碼。 工作選擇模塊可以選擇DCE和DTE兩種工作模式，然后通過FIFO緩存器和
轉(zhuǎn)換模塊之間完成數(shù)據(jù)的傳輸和轉(zhuǎn)換。
時鐘模塊實現(xiàn)系統(tǒng)時鐘的選擇，通過一個65. 536M的外部晶振和鎖相環(huán)4倍
頻到262. 144M作為系統(tǒng)的基準時鐘。系統(tǒng)的時鐘由2M的主從模式和V35的工作
模式進行選擇。工作模式對應(yīng)關(guān)系如下
1， 2M時鐘模式為主時鐘，V35工作模式為DTE時，系統(tǒng)時鐘為本振；
2， 2M時鐘模式為從時鐘。V35工作模式為DTE時，系統(tǒng)時鐘為El提取時鐘；
3， 2M時鐘模式為主時鐘，V35工作模式為DCE時，系統(tǒng)時鐘為V35接收到
的時鐘；
4， 2M時鐘模式為從時鐘，V35工作模式為DCE時，系統(tǒng)時鐘為El接口采用 El提取時鐘；V35接口采用V35接收到的時鐘。
CPU通過CPU接口設(shè)置El接口和V35接口的工作模式；并可以讀取相關(guān)的 告警信息。
自檢模塊啟動自檢，把偽隨機碼發(fā)生器和偽隨機碼檢測器插入到信息流中 去。并通過CPU接口把測試結(jié)果上報到管理系統(tǒng)。系統(tǒng)不需要外部測試儀表就可 以測試信號通道中的誤碼情況。
由此，完成了 V35接口和E1接口之間的時鐘信號的轉(zhuǎn)換。
權(quán)利要求1.一種時鐘信號轉(zhuǎn)換器包括CPU接口，其特征在于所述的轉(zhuǎn)換器包括轉(zhuǎn)換模塊，F(xiàn)IFO，工作選擇模塊，時鐘模塊，自檢模塊；所述時鐘模塊連接于轉(zhuǎn)換模塊的一端上，轉(zhuǎn)換模塊的另一端與FIFO的一端相連，第三端與CPU接口的一端連接；所述自檢模塊連接于工作選擇模塊的一端上，工作選擇模塊的另一端與FIFO的一端相連，第三端與CPU接口的一端相連；所述CPU接口的第三端與FIFO相連。
2. 根據(jù)權(quán)利要求1所述的時鐘信號轉(zhuǎn)換器，其特征在于所述的時鐘信號轉(zhuǎn)換器中的轉(zhuǎn)換模塊包括E1接口，時鐘提取模塊，HDB3解碼模塊，El解幀模塊，El成幀模塊，HDB3編碼模塊；所述的E1接口一端與外部連接，另一端與時鐘提取模塊一端連接，第三端與HDB3解碼模塊一端連接，時鐘提取模塊的另一端連接于E1解幀模塊上，HDB3模塊的另一端與E1解幀模塊相連，El解幀模塊的第三端連接至FIFO; FIFO的另一端與El成幀模塊相連，El成幀模塊另一端與HDB3編碼模塊的一端相連，HDB3編碼模塊的另一端與外部相連。
3. 根據(jù)權(quán)利要求1所述的時鐘信號轉(zhuǎn)換器，其特征在于所述的時鐘信號轉(zhuǎn)換器中的工作選擇模塊包括V35接口和DCE/DTE工作模式選擇模塊，所述的V35接口分別與DCE、 DTE工作模式選擇模塊連接。
4. 根據(jù)權(quán)利要求1所述的時鐘信號轉(zhuǎn)換器，其特征在于所述的時鐘信號轉(zhuǎn)換器中的時鐘模塊包括外部晶振和鎖相環(huán)；所述的外部晶振和鎖相環(huán)依次連接。
5. 根據(jù)權(quán)利要求1所述的時鐘信號轉(zhuǎn)換器，其特征在于所述的時鐘信號轉(zhuǎn)換器中的自檢模塊包括一個偽隨機碼發(fā)生器和一個偽隨機碼檢測器；所述的偽隨機碼發(fā)生器與偽隨機碼檢測器依次連接。
專利摘要本實用新型公開了一種時鐘信號轉(zhuǎn)換器，它包括CPU接口、轉(zhuǎn)換模塊、FIFO、工作選擇模塊、時鐘模塊、自檢模塊，該時鐘模塊連接于轉(zhuǎn)換模塊的一端上，轉(zhuǎn)換模塊的另一端與FIFO的一端相連，第三端與CPU接口的一端連接；該自檢模塊連接于工作選擇模塊的一端上，工作選擇模塊的另一端與FIFO的一端相連，第三端與CPU接口的一端相連；該CPU接口的第三端與FIFO相連；采用上述時鐘信號轉(zhuǎn)換器，使設(shè)備既可以工作在DCE模式下，也可以工作在DTE模式下，使得V35接口接入的裝備更加靈活、方便。
文檔編號H04W88/08GK201403207SQ20092006870
公開日2010年2月10日 申請日期2009年3月12日 優(yōu)先權(quán)日2009年3月12日
發(fā)明者李華剛 申請人:上海科泰信息技術(shù)有限公司