專利名稱:基于arm嵌入式處理器的多路視頻圖像采集裝置的制作方法
技術(shù)領(lǐng)域:
本實(shí)用新型涉及視頻圖像采集與處理技術(shù),應(yīng)用于智能交通系統(tǒng)ITS (Intelligent Transport System,智能交通系統(tǒng))。
背景技術(shù):
交通場景中車輛對(duì)象的實(shí)時(shí)檢測是ITS系統(tǒng)中最重要也是最基本的功能, 檢測的正確與否直接關(guān)系到智能交通控制與管理決策的正確性。通常,由攝 象機(jī)采集到的視頻信號(hào)均為模擬信號(hào),對(duì)其直接進(jìn)行傳輸、存儲(chǔ)和處理比較 困難。因此,必須將模擬視頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),才能充分發(fā)揮計(jì)算機(jī)處 理能力強(qiáng)、速度快的特點(diǎn),并在實(shí)際應(yīng)用中實(shí)現(xiàn)視頻圖像信號(hào)的可靠傳輸、 存儲(chǔ)和處理。用硬件實(shí)現(xiàn)圖像采集和處理,開發(fā)難度大、成本高。目前,大 多數(shù)視頻圖像處理采用的是DSP (Digital Signal Processor,數(shù)字信號(hào)處理 器)處理器,如TI公司C6000系列的DSP中有專門針對(duì)多媒體的處理器,雖 然DSP有很強(qiáng)的圖像處理能力,但其成本也非常的昂貴。針對(duì)要求不是特別 嚴(yán)格的視頻圖像處理應(yīng)用,從工程的角度出發(fā),可以選擇一種即能夠滿足應(yīng) 用要求又能夠最大程度地降低成本的解決方案。 發(fā)明內(nèi)容
本實(shí)用新型所要解決的技術(shù)問題是,針對(duì)現(xiàn)有技術(shù)在智能交通系統(tǒng)視頻 圖像處理中采用DSP處理器成本高的缺陷,采用一種在工程應(yīng)用中使用較為 廣泛的工業(yè)級(jí)嵌入式處理器AT91RM9200,并配合低成本的現(xiàn)場可編程門陣列 (FPGA)和SAA7113視頻A/D轉(zhuǎn)換電路,設(shè)計(jì)了一種多路視頻圖像信號(hào)采集 裝置,即滿足了實(shí)時(shí)圖像采集的要求,同時(shí)又降低了成本,實(shí)現(xiàn)了多路視頻 圖像采集的應(yīng)用要求。
本實(shí)用新型具體采用如下技術(shù)方案采用AT91RM9200嵌入式處理器和 FPGA組成多路視頻圖像采集裝置的主控制器,實(shí)現(xiàn)同時(shí)對(duì)多路視頻圖像信號(hào) 進(jìn)行實(shí)時(shí)采集。多路圖像視頻采集裝置包括嵌入式處理器AT91RM9200、主控制器FPGA、視頻采集電路SAA7113、 RCA轉(zhuǎn)接口、選通器FPGA (95144XL)、 SDRAM (Synchronous Dynamic Random Access Memory,同步動(dòng)態(tài)隨機(jī)存取存 儲(chǔ)器)、攝像機(jī)。攝像機(jī)通過RCA轉(zhuǎn)接口與視頻采集電路相連,將攝像機(jī)采 集的視頻圖像信號(hào)源輸入到對(duì)應(yīng)的視頻采集電路中進(jìn)行A/D轉(zhuǎn)換,視頻圖像 信號(hào)源可以是CCD (Charge Couple Device,電荷耦合器件)攝像機(jī)也可以是 其他視頻圖像傳感器或模擬視頻信號(hào)源。視頻圖像信號(hào)為CVBS (Composite Video Broadcast Signal,復(fù)合視頻廣播信號(hào))模擬信號(hào)。視頻采集電路中 的A/D轉(zhuǎn)換電路完成CVBS視頻模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換。多個(gè)視頻采集電 路的輸出連接選通器FPGA,選通器FPGA的輸出連接主控制器FPGA輸入端。 主控制器FPGA以lt (Inter—Integrated Circuit,內(nèi)部集成電路)方式配 置視頻采集芯片SAA7113,使其輸出的視頻數(shù)據(jù)格式為YUV (YCrCb,亮度和
色差)(4: 2: 2)格式;然后,再對(duì)多路視頻信號(hào)進(jìn)行多選一控制,并分別
將輸出的視頻數(shù)據(jù)導(dǎo)入主控制器FPGA中,主控制器FPGA實(shí)現(xiàn)對(duì)視頻圖像數(shù) 據(jù)的實(shí)時(shí)處理,由嵌入式處理器將處理后的數(shù)據(jù)存儲(chǔ)到SDRAM存儲(chǔ)器中。主 控制器FPGA通過嵌入式處理器以從串方式進(jìn)行配置,采用基于嵌入式LINUX 操作系統(tǒng)的控制軟件和底層驅(qū)動(dòng)程序接口,可實(shí)現(xiàn)多路視頻圖像采集和滿足 各種不同視頻圖像實(shí)時(shí)采集的應(yīng)用要求。
該裝置是為實(shí)時(shí)檢測和監(jiān)控城市道路交通場景中機(jī)動(dòng)車輛的違章行為而 設(shè)計(jì)的一種基于ARM (Advanced RISC Machine)嵌入式處理器的多路視頻圖 像采集方法與裝置。從實(shí)際工程應(yīng)用的角度出發(fā),即能夠滿足城市道路交通 現(xiàn)場監(jiān)控的要求,又能夠最大程度地降低成本。
圖1是多路視頻采集裝置的系統(tǒng)原理框圖
圖2是視頻圖像采集電路連接圖
圖3是以從串方式配置FPGA接口電路圖
圖4為從串方式配置FPGA流程圖
圖5為視頻圖像數(shù)據(jù)采集程序流程圖具體實(shí)施方式
以下參照附圖和具體實(shí)例對(duì)本實(shí)用新型的實(shí)施進(jìn)行具體描述
圖1為基于ARM嵌入式處理器的多路視頻采集裝置的系統(tǒng)原理框圖。該 多路圖像視頻采集裝置包括ARM嵌入式處理器AT91RM9200、可編程陣列主 控制器FPGA (XC2S100)、視頻圖像采集電路SAA7113、 RCA轉(zhuǎn)接口、選通器 FPGA (95144XL) 、 SDRAM存儲(chǔ)器、攝像機(jī)、串行接口 UART、網(wǎng)絡(luò)接口 NET、 采用基于嵌入式LINUX操作系統(tǒng)的控制軟件和底層驅(qū)動(dòng)程序接口 。
攝像機(jī)通過RCA轉(zhuǎn)接口與視頻采集電路相連,將其采集的視頻圖像信號(hào) 源輸入到對(duì)應(yīng)的SAA7113視頻采集電路中完成CVBS視頻模擬信號(hào)到數(shù)字信號(hào) 的A/D轉(zhuǎn)換,通過主控制器FPGA以TC方式配置視頻采集電路SAA7113,使 其輸出的視頻數(shù)據(jù)格式為YUV (4: 2: 2)格式;多個(gè)視頻采集電路(SM7113) 的輸出連接到選通器FPGA,選通器FPGA對(duì)多路視頻信號(hào)進(jìn)行多選一控制,并 將多路視頻采集信號(hào)分別送入主控制器FPGA中;主控制器FPGA通過嵌入式 處理器(AT91RM9200)以從串方式進(jìn)行配置,實(shí)現(xiàn)對(duì)多路視頻圖像數(shù)據(jù)的實(shí) 時(shí)處理;最后,由嵌入式處理器將處理后的數(shù)據(jù)存儲(chǔ)到存儲(chǔ)器SDRAM中;采 用基于嵌入式LINUX操作系統(tǒng)的控制軟件和底層驅(qū)動(dòng)程序接口,實(shí)現(xiàn)對(duì)多路 視頻圖像采集和滿足各種不同視頻圖像采集的應(yīng)用要求。
該裝置以嵌入式處理器(AT91RM9200)和FPGA (XC2S100)作為主控制器, 嵌入式Linux作為操作系統(tǒng)。系統(tǒng)啟動(dòng)后,自動(dòng)配置主控制器FPGA和視頻采 集電路,嵌入式處理器通過視頻采集驅(qū)動(dòng)程序從主控制器FPGA中獲取圖像數(shù) 據(jù),并對(duì)圖像數(shù)據(jù)進(jìn)行處理,最終獲取優(yōu)質(zhì)的數(shù)字圖像數(shù)據(jù)。
圖2為視頻圖像采集電路連接圖。I2C總線是由數(shù)據(jù)總線SDA和時(shí)鐘SCL 構(gòu)成的串行總線,可發(fā)送和接收數(shù)據(jù)。初始化時(shí),視頻采集電路SAA7113通 過I2C總線對(duì)其內(nèi)部寄存器進(jìn)行配置。數(shù)據(jù)總線SDA和時(shí)鐘SCL兩個(gè)端口連接 到XC2S100的兩個(gè)I/O 口 。視頻圖像信號(hào)輸出引腳VP7-VPO的8bit的數(shù)據(jù)通 過4選1電路傳送到主控制器FPGA芯片的8個(gè)I/O 口 ,并完成視頻圖像數(shù)據(jù)的并行傳輸,主控制器FPGA可采用從串、主串、從并、主并、JTAG等模式對(duì) 其進(jìn)行配置。本裝置采用從串方式對(duì)主控制器FPGA進(jìn)行配置,由嵌入式處理 器使用PI0口 (PB14 PB18)模擬從串模式進(jìn)行配置。
圖3為以從串方式配置主控制器FPGA (XC2S100)的接口電路圖。
在該電路連接圖中,主要管腳功能如下
M[2: O]:配置模式選擇。端口M2、 Ml、 M0均接上拉電阻,即M[2: O]: 設(shè)置lll為從串模式;CCLK:配置時(shí)鐘端口微處理器PB14端口通過該CCLK 向FPGA電路(XC2S100)提供時(shí)鐘源,在上升沿有效;DIN:串行配置數(shù)據(jù)輸 入端口,連接微處理器端口 PB17; D0UT:串行數(shù)據(jù)輸出端口,用于菊花鏈?zhǔn)?配置;PR0G—B:連接微處理器端口 PB18,低電平異步復(fù)位FPGA內(nèi)部邏輯,內(nèi) 部可配置,Memory完全復(fù)位后,該引腳指示高電平,當(dāng)此引腳為高時(shí),才能 配置FPGA; INIT_B:連接微處理器端口 PB15,由低電平到高電平跳變時(shí),采
樣配置模式,即M[2: O]的值確定配置方式;配置過程中若出現(xiàn)配置錯(cuò)誤,
INIT—B將呈現(xiàn)低電平;DONE:連接微處理器端口PB16:復(fù)位時(shí)為低電平,若
配置成功,則為高電平。端口PR0G—B、 INIT—B、 DONE連接上拉電阻。 圖4為實(shí)現(xiàn)配置主控制器FPGA (XC2S100)的流程圖。 置PR0G—B二l,置PR0G—B=0,判斷INIT—B是否等于1,如不等于1,返回
繼續(xù)判斷,如等于l,取配置數(shù)據(jù)并串行化到DIN,如果數(shù)據(jù)取完,判斷D0NE
是否為l,如D0NE二1則配置完成,否則重新配置。 圖5為視頻圖像數(shù)據(jù)采集流程圖。
在Linux操作系統(tǒng)下,視頻圖像數(shù)據(jù)的采集流程如下將采集視頻圖像 數(shù)據(jù)流的驅(qū)動(dòng)程序添加到Linux內(nèi)核中,控制處理器通過設(shè)備驅(qū)動(dòng)程序控制 視頻采集電路獲得圖像數(shù)據(jù),設(shè)備驅(qū)動(dòng)名為SAA7113。首先,創(chuàng)建N (N=l,2,"',16)個(gè)新文件;打開N個(gè)設(shè)備驅(qū)動(dòng)程序;文件緩沖區(qū)(buffer) 的大小定義為352*288*2字節(jié);從驅(qū)動(dòng)文件中讀取352*288*2個(gè)字節(jié)數(shù)據(jù)到 buffer,把buffer中的數(shù)據(jù)寫入到N個(gè)新創(chuàng)建的文件中。從XC2S100FPGA的 SDRAM中讀取圖像數(shù)據(jù),所讀取的數(shù)據(jù)是視頻圖像YUV (4: 2: 2)格式的YUV值。因此, 一幅分辨率為352*288的圖像數(shù)據(jù)量為352*288*2字節(jié)。這樣, 基于ARM嵌入式處理器的視頻圖像數(shù)據(jù)采集控制軟件配合硬件電路就實(shí)現(xiàn)了 對(duì)視頻圖像數(shù)據(jù)的實(shí)時(shí)采集。
該裝置是為城市道路交通中機(jī)動(dòng)車輛的違章行為進(jìn)行實(shí)時(shí)檢測和監(jiān)控而 設(shè)計(jì)的一種基于ARM嵌入式處理器的多路視頻圖像采集裝置,實(shí)現(xiàn)成本低廉, 性能穩(wěn)定、可靠,可實(shí)現(xiàn)多路視頻圖像采集和滿足各種不同視頻圖像采集的 應(yīng)用要求。
權(quán)利要求1、基于ARM嵌入式處理器的多路視頻圖像采集裝置,包括嵌入式處理器AT91RM9200、主控制器FPGA XC2S100、視頻采集電路SAA7113、RCA轉(zhuǎn)接口、存儲(chǔ)器、選通器FPGA 95144XL,其特征在于,攝像機(jī)采集視頻圖像信號(hào)源,通過RCA轉(zhuǎn)接口輸入到對(duì)應(yīng)的視頻采集電路,并完成A/D轉(zhuǎn)換;多個(gè)視頻采集電路的輸出連接選通器,選通器的輸出連接主控制器FPGA的輸入端;嵌入式處理器通過主控制器FPGA以I2C總線方式配置視頻采集電路,使其輸出的視頻數(shù)據(jù)格式為YUV格式,選通器對(duì)多路視頻信號(hào)進(jìn)行多選一控制,分別將輸出的視頻信號(hào)導(dǎo)入主控制器FPGA中,實(shí)現(xiàn)對(duì)視頻信號(hào)圖像數(shù)據(jù)的實(shí)時(shí)處理;最后,由嵌入式處理器將處理后的數(shù)據(jù)存儲(chǔ)到SDRAM中。
2、 根據(jù)權(quán)利要求1所述的多路視頻圖像采集裝置,其特征在于,rt總線 的數(shù)據(jù)總線端口和時(shí)鐘端口分別連接到主控制器FPGA XC2S100的輸入/輸出 端口,視頻采集電路輸出的數(shù)據(jù)通過4選1電路傳送到主控制器FPGA的輸入 /輸出端口。
3、 根據(jù)權(quán)利要求1所述的多路視頻圖像采集裝置,其特征在于,所述主 控制器FPGA端口M2、 Ml、 M0均接上拉電阻,通過嵌入式處理器配置為從串方式。
專利摘要本實(shí)用新型涉及視頻圖像采集與處理技術(shù),請(qǐng)求保護(hù)一種多路視頻圖像采集裝置。利用嵌入式處理器和FPGA設(shè)計(jì)了一種多路視頻圖像采集控制器,實(shí)現(xiàn)了同時(shí)對(duì)多路視頻圖像信號(hào)進(jìn)行實(shí)時(shí)采集。視頻采集電路將攝像機(jī)攝取的視頻圖像信號(hào)源輸入到對(duì)應(yīng)的視頻采集電路中的A/D轉(zhuǎn)換電路,多路視頻信號(hào)分別導(dǎo)入主控制器FPGA電路中,實(shí)現(xiàn)對(duì)視頻圖像數(shù)據(jù)的實(shí)時(shí)處理,并將處理后的數(shù)據(jù)存儲(chǔ)到SDRAM存儲(chǔ)器中。該裝置可實(shí)現(xiàn)城市道路交通中機(jī)動(dòng)車輛的違章行為進(jìn)行實(shí)時(shí)檢測和監(jiān)控,實(shí)現(xiàn)成本低廉,性能穩(wěn)定、可靠,能適應(yīng)各種復(fù)雜環(huán)境下的多路視頻圖像采集和滿足各種不同視頻圖像采集的應(yīng)用要求。
文檔編號(hào)H04N7/18GK201369789SQ20092012661
公開日2009年12月23日 申請(qǐng)日期2009年3月13日 優(yōu)先權(quán)日2009年3月13日
發(fā)明者吳登權(quán), 宋晨煒, 然 汪, 王曉峰, 平 薛 申請(qǐng)人:重慶市易博數(shù)字技術(shù)有限公司