專(zhuān)利名稱(chēng)：：一種基于雙端口ram的隔離卡裝置的制作方法
技術(shù)領(lǐng)域：
：本實(shí)用新型通信安全領(lǐng)域，更具體地說(shuō)，涉及一種基于雙端口RAM的隔離卡裝置。
背景技術(shù)：
：近年來(lái)，隨著我國(guó)信息化建設(shè)步伐的加快，“電子政務(wù)”應(yīng)運(yùn)而生，具體體現(xiàn)為工商注冊(cè)申報(bào)、網(wǎng)上報(bào)稅、網(wǎng)上報(bào)關(guān)、基金項(xiàng)目申報(bào)等方面。在我國(guó)電子政務(wù)系統(tǒng)建設(shè)中，外網(wǎng)連接著廣大民眾，內(nèi)網(wǎng)連接著公務(wù)員桌面辦公，專(zhuān)網(wǎng)連接著各級(jí)政府信息系統(tǒng)，在外網(wǎng)、內(nèi)網(wǎng)、專(zhuān)網(wǎng)之間交換信息是基本要求。如何在保證內(nèi)網(wǎng)和專(zhuān)網(wǎng)資源安全的前提下，實(shí)現(xiàn)從民眾到政府的網(wǎng)絡(luò)方便暢通、資源共享是電子政務(wù)系統(tǒng)建設(shè)中必須解決的技術(shù)問(wèn)題。目前常用的方法是人工隔離拷貝、防火墻、病毒檢測(cè)和入侵檢測(cè)、隔離網(wǎng)閘等方法。人工隔離拷貝的方式可以避免不信任網(wǎng)絡(luò)的黑客攻擊等威脅，然而缺點(diǎn)是被隔離雙方必須投入人員參與數(shù)據(jù)拷貝工作，管理成本較高；同時(shí)頻繁使用軟盤(pán)或其他存儲(chǔ)介質(zhì)，增加了病毒、木馬傳播，帶來(lái)新的風(fēng)險(xiǎn)。防火墻等邏輯機(jī)制的方式采用包過(guò)濾、網(wǎng)絡(luò)地址轉(zhuǎn)換、應(yīng)用層代理等措施對(duì)網(wǎng)絡(luò)進(jìn)行保護(hù)，可以對(duì)源IP、目的IP、服務(wù)進(jìn)行限制。但這種方式存在如下局限大量合法的數(shù)據(jù)包會(huì)因防火墻導(dǎo)致網(wǎng)絡(luò)阻塞；無(wú)法阻止由通用協(xié)議本身漏洞發(fā)起的入侵；防火墻系統(tǒng)本身的缺陷；配置不當(dāng)帶來(lái)的隱患。病毒掃描和入侵檢測(cè)的模式是基于已知病毒的數(shù)字簽名或特征庫(kù)，通過(guò)掃描目標(biāo)文件或存儲(chǔ)器，尋找匹配是否病毒或入侵行為。缺點(diǎn)是緩慢的簽名庫(kù)和特征庫(kù)無(wú)法跟上飛速的攻擊發(fā)展，因而使用對(duì)安防體系而言遠(yuǎn)遠(yuǎn)不夠目前隔離網(wǎng)閘所采用的硬件網(wǎng)絡(luò)安全措施，主要有網(wǎng)絡(luò)電子開(kāi)關(guān)、網(wǎng)絡(luò)硬盤(pán)隔離卡，它們的特點(diǎn)是在物理連接上設(shè)置一個(gè)電子開(kāi)關(guān)或在一臺(tái)服務(wù)器上安裝兩套操作系統(tǒng)，對(duì)數(shù)據(jù)傳輸和服務(wù)處理通過(guò)不斷的開(kāi)關(guān)啟閉或系統(tǒng)切換來(lái)完成，這雖然能夠保障網(wǎng)絡(luò)的安全，但數(shù)據(jù)傳輸速率低下，不能滿(mǎn)足大數(shù)據(jù)量場(chǎng)景中數(shù)據(jù)傳輸效率要求。針對(duì)傳輸效率低下問(wèn)題，現(xiàn)有的技術(shù)方案包括直接采用以太網(wǎng)交換芯片法或SCSI控制器法?；谝蕴W(wǎng)交換芯片的隔離卡裝置，雖然設(shè)計(jì)較簡(jiǎn)單，內(nèi)外網(wǎng)主機(jī)不需要開(kāi)發(fā)特殊的驅(qū)動(dòng)程序，直接采用TCP/IP棧驅(qū)動(dòng)即可，但缺陷是協(xié)議隔離不徹底?；赟CSI控制器實(shí)現(xiàn)的隔離裝置，其缺陷是對(duì)硬件的要求高，從而實(shí)現(xiàn)成本高，實(shí)現(xiàn)難度大；同時(shí)需要主板擴(kuò)展SCSI通道，而且編程需要實(shí)現(xiàn)SCSI命令規(guī)范，開(kāi)發(fā)周期長(zhǎng)且較復(fù)雜。
實(shí)用新型內(nèi)容本實(shí)用新型要解決的技術(shù)問(wèn)題在于，針對(duì)現(xiàn)有技術(shù)的上述傳輸效率低下采用以太網(wǎng)交換芯片法或SCSI控制器法而帶來(lái)協(xié)議隔離不徹底或開(kāi)發(fā)周期長(zhǎng)且復(fù)雜的缺陷，提供了一種實(shí)現(xiàn)兩個(gè)相互隔離的網(wǎng)絡(luò)間安全、高效、可控地進(jìn)行數(shù)據(jù)交換的基于雙端口RAM的隔離卡裝置，以解決上述隔離裝置的缺陷，在不改變?cè)芯W(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)和隔離功能的基礎(chǔ)上，提高網(wǎng)絡(luò)數(shù)據(jù)安全交換速率，并提高安全管控性能。本實(shí)用新型解決其技術(shù)問(wèn)題所采用的技術(shù)方案是構(gòu)造一種基于雙端口RAM的隔離卡裝置，其包括連接相互隔離的兩個(gè)網(wǎng)絡(luò)的兩個(gè)PCI卡模塊，所述兩個(gè)PCI卡模塊通過(guò)用于保存相互隔離網(wǎng)絡(luò)間待交換數(shù)據(jù)的雙端口RAM相互連接，所述兩個(gè)PCI卡模塊及雙端口RAM同時(shí)連接至一用于所述PCI卡模塊內(nèi)本地總線(xiàn)與所述雙端口RAM之間總線(xiàn)匹配以及實(shí)現(xiàn)數(shù)據(jù)擺渡控制邏輯的復(fù)雜可編程邏輯模塊。在本實(shí)用新型所述的隔離卡裝置中，所述PCI卡模塊包括用于所述PCI卡模塊內(nèi)PCI總線(xiàn)與本地總線(xiàn)之間讀寫(xiě)操作切換的PCI/本地總線(xiàn)轉(zhuǎn)換芯片模塊、通過(guò)本地總線(xiàn)與所述雙端口RAM及復(fù)雜可編程邏輯模塊連接的局部總線(xiàn)擴(kuò)展輸入輸出加速器模塊、與所述局部總線(xiàn)擴(kuò)展輸入輸出加速器模塊連接用于存儲(chǔ)所述隔離卡裝置的啟動(dòng)配置參數(shù)的配置存儲(chǔ)模塊。在本實(shí)用新型所述的隔離卡裝置中，所述雙端口RAM具有兩組相互獨(dú)立的地址線(xiàn)、數(shù)據(jù)線(xiàn)和控制線(xiàn)端口，其內(nèi)部包含終端邏輯、仲裁邏輯和旗語(yǔ)邏輯控制。在本實(shí)用新型所述的隔離卡裝置中，所述雙端口RAM內(nèi)含四片RAM，所述四片RAM分為兩片一組，分別由所述兩個(gè)PCI卡模塊進(jìn)行讀取。在本實(shí)用新型所述的隔離卡裝置中，所述復(fù)雜可編程邏輯模塊接收所述局部總線(xiàn)擴(kuò)展輸入輸出加速器模塊的握手信號(hào)，使計(jì)算機(jī)信息傳輸至本地總線(xiàn)，其中所述復(fù)雜可編程邏輯模塊具有3路輸入8路輸出譯碼，用于選擇四片RAM和復(fù)雜可編程邏輯模塊內(nèi)置寄存器、判斷RAM是否可讀寫(xiě)以及選中RAM地址執(zhí)行讀寫(xiě)操作。在本實(shí)用新型所述的隔離卡裝置中，所述復(fù)雜可編程邏輯模塊與所述雙端口RAM連接，用于對(duì)所述雙端口RAM的中斷處理，向計(jì)算機(jī)產(chǎn)生中斷。實(shí)施本實(shí)用新型基于雙端口RAM的隔離卡裝置，具有以下有益效果提供了采用高速雙端口RAM存儲(chǔ)器實(shí)現(xiàn)網(wǎng)絡(luò)的物理隔離，可以支持到納秒級(jí)的開(kāi)關(guān)切合頻率，信息交換速度具有很大靈活性，理論速率可達(dá)1056Mb/s；采用固化硬件保護(hù)控制邏輯的完整性及不可更改，即其中CPLD的邏輯控制無(wú)法被修改；采用內(nèi)部數(shù)據(jù)通道僅僅作為一個(gè)中間存儲(chǔ)介質(zhì)使用，非協(xié)議格式化訪問(wèn)并無(wú)協(xié)議滲透問(wèn)題；采用完全格式化的專(zhuān)有數(shù)據(jù)格式，不借助任何通用協(xié)議作為基本媒介，徹底剝離通用TCP/IP協(xié)議，從而極大地提高數(shù)據(jù)“擺渡”通道的高安全性；提供了基于PCI體系的隔離卡裝置，安裝調(diào)試非常簡(jiǎn)便。下面將結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明，附圖中圖1是本實(shí)用新型基于雙端口RAM的隔離卡裝置的結(jié)構(gòu)示意圖；圖2是本實(shí)用新型基于雙端口RAM的隔離卡裝置的工作流程圖；圖3A是操作雙端口RAM的A板讀出B板寫(xiě)入示意圖；圖3B是操作雙端口RAM的B板讀出A板寫(xiě)入示意圖；圖4是操作雙端口RAM的單周期讀寫(xiě)的時(shí)針時(shí)序示意圖；圖5是操作雙端口RAM的DMA讀寫(xiě)的時(shí)針時(shí)序示意圖。具體實(shí)施方式為了使本實(shí)用新型所要解決的技術(shù)問(wèn)題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)理解，此處所描述的具體實(shí)施例僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。如圖1所示，圖中示出了本實(shí)用新型基于雙端口RAM的隔離卡裝置。所示的隔離卡裝置包括連接相互隔離的兩個(gè)網(wǎng)絡(luò)的兩個(gè)PCI卡模塊7，兩個(gè)PCI卡模塊7通過(guò)用于保存相互隔離網(wǎng)絡(luò)間待交換數(shù)據(jù)的雙端口RAM2(即雙端口隨機(jī)存儲(chǔ)器)相互連接，兩個(gè)PCI卡模塊7及雙端口RAM2同時(shí)連接至一用于PCI卡模塊7內(nèi)本地總線(xiàn)與雙端口RAM2之間總線(xiàn)匹配以及實(shí)現(xiàn)數(shù)據(jù)擺渡控制邏輯的復(fù)雜可編程邏輯模塊1(即CPLD)。PCI卡模塊7包括用于PCI卡模塊7內(nèi)PCI總線(xiàn)與本地總線(xiàn)4(LOCALBUS)之間讀寫(xiě)操作切換的PCI/本地總線(xiàn)轉(zhuǎn)換芯片模塊、通過(guò)本地總線(xiàn)4與雙端口RAM2及復(fù)雜可編程邏輯模塊1連接的局部總線(xiàn)擴(kuò)展輸入輸出加速器3(即PCI9054)、與局部總線(xiàn)擴(kuò)展輸入輸出加速器3連接用于存儲(chǔ)隔離卡裝置的啟動(dòng)配置參數(shù)的配置存儲(chǔ)模塊6(即EPR0M)。其中，復(fù)雜可編程邏輯模塊(CPLD)I是整個(gè)硬件電路的控制單元，包括對(duì)本地總線(xiàn)信號(hào)的判斷響應(yīng)、對(duì)PCI局部總線(xiàn)仲裁控制、對(duì)局部總線(xiàn)擴(kuò)展輸入輸出加速器(即PCI9054)3發(fā)送握手信號(hào)，選擇目標(biāo)雙端口隨機(jī)存儲(chǔ)內(nèi)存模塊(RAM)2地址并判斷讀寫(xiě)，實(shí)現(xiàn)從總線(xiàn)擴(kuò)展插槽總線(xiàn)(PCIBUS)5與雙端口隨機(jī)存儲(chǔ)內(nèi)存模塊(RAM)2之間的總線(xiàn)匹配以及數(shù)據(jù)擺渡控制邏輯。復(fù)雜可編程邏輯模塊1與雙端口RAM2連接，用于對(duì)雙端口RAM2做中斷處理，向計(jì)算機(jī)產(chǎn)生中斷。雙端口隨機(jī)存儲(chǔ)內(nèi)存模塊(RAM)2用于保存相互隔離網(wǎng)絡(luò)間待交換的數(shù)據(jù)，其允許兩端口(即左與右)同時(shí)讀寫(xiě)數(shù)據(jù)。其中每個(gè)端口具有各自獨(dú)立的控制信號(hào)線(xiàn)、地址線(xiàn)和數(shù)據(jù)線(xiàn)，可高速存取數(shù)據(jù)(最快存取時(shí)間為15ns)，支持與大多數(shù)高速處理器配合使用，并無(wú)需插入等待狀態(tài)；其具有Master/slave控制腳，可擴(kuò)展存儲(chǔ)容量和數(shù)據(jù)位寬；其具有標(biāo)識(shí)器功能，在數(shù)據(jù)傳送時(shí)可構(gòu)成多種接口形式；片內(nèi)包含的控制邏輯解決了處理器之間的信號(hào)關(guān)系(即中斷邏輯)、兩個(gè)CPU正在使用同一地址時(shí)的時(shí)間關(guān)系(即仲裁邏輯)和把一塊存儲(chǔ)器臨時(shí)分配到某一邊的硬件支持(即旗語(yǔ)邏輯)，確保雙機(jī)之間數(shù)據(jù)、信號(hào)交流的正確進(jìn)行。局部總線(xiàn)擴(kuò)展輸入輸出加速器(PCI9054)3用于產(chǎn)生握手信號(hào)，具有可選的串行EPROM接口，其本地總線(xiàn)時(shí)鐘可和PCI時(shí)鐘異步。PC9054內(nèi)部有6種可編程的FIFO，以實(shí)現(xiàn)零等待突發(fā)傳輸以及本地地址總線(xiàn)模塊4(即L0CALBUS)和總線(xiàn)擴(kuò)展插槽總線(xiàn)(PCIBUS)5之間的異步傳輸操作。該局部總線(xiàn)擴(kuò)展輸入輸出加速器3支持主模式、從模式、DMA傳輸方式。另外，配置存儲(chǔ)模塊(EPROM)6用于存儲(chǔ)上述網(wǎng)絡(luò)隔離卡裝置的啟動(dòng)配置參數(shù)。雙端口RAM2內(nèi)含四片RAM，四片RAM分為兩片一組，分別由上述兩個(gè)PCI卡模塊7進(jìn)行讀取。復(fù)雜可編程邏輯模塊1接收局部總線(xiàn)擴(kuò)展輸入輸出加速器3的握手信號(hào)，使計(jì)算機(jī)數(shù)據(jù)信息傳輸至本地總線(xiàn)，其中復(fù)雜可編程邏輯模塊1具有3路輸入8路輸出譯碼，用于選擇四片RAM和復(fù)雜可編程邏輯模塊內(nèi)置寄存器1、判斷RAM是否可讀寫(xiě)以及選中RAM地址執(zhí)行讀寫(xiě)操作。如圖2所示，圖中示出了本實(shí)用新型基于雙端口RAM的隔離卡裝置的工作流程圖。在步驟Si，外部數(shù)據(jù)包從PCI總線(xiàn)5經(jīng)過(guò)PCI9054后，傳輸至本地總線(xiàn)A4，其中包括如下子步驟S11、PCI9054產(chǎn)生握手信號(hào)，至少包括申請(qǐng)使用本地總線(xiàn)(即“LH0LD”)信號(hào)，總線(xiàn)訪問(wèn)的最后傳送信號(hào)(即“BLAST”)；并發(fā)送至CPLD1上，然后轉(zhuǎn)至下一步驟S12；S12、CPLD1根據(jù)當(dāng)前本地總線(xiàn)4狀態(tài)做出的回應(yīng)，并判斷LocalBus是否可以傳輸，即至少測(cè)試地址有效(ADS)信號(hào)是否為低電平，轉(zhuǎn)S13；S13、若CPLD1回應(yīng)的信號(hào)符合本地總線(xiàn)4協(xié)議的寫(xiě)條件，也就是ADS信號(hào)為低電平，讀寫(xiě)信號(hào)(即“LW/R”)為高電平時(shí)，則PCI9054將數(shù)據(jù)從PCI總線(xiàn)5傳輸至本地總線(xiàn)4，并轉(zhuǎn)S15，否則轉(zhuǎn)S14；S14、若CPLD1回應(yīng)的信號(hào)不符合本地總線(xiàn)4協(xié)議的寫(xiě)條件，即處于可讀狀態(tài)，PCI9054不再請(qǐng)求本地總線(xiàn)，轉(zhuǎn)S15；S15、PCI9054轉(zhuǎn)為空閑狀態(tài)。在步驟S2，本地總線(xiàn)4上的數(shù)據(jù)經(jīng)過(guò)復(fù)雜可編程邏輯模塊(CPLD)1如步驟Sl所述的判斷后，被傳輸至指定雙端口MM2的空間，其中包括如下子步驟S21、隔離卡裝置通過(guò)CPLD1內(nèi)部狀態(tài)寄存器的標(biāo)志判斷雙端口RAM2是否可讀可寫(xiě)(0為忙狀態(tài)，1為可讀寫(xiě)狀態(tài))，RAM片選信號(hào)和讀取狀態(tài)寄存器標(biāo)志信號(hào)共用一個(gè)3位輸入8位輸出的譯碼器。其中雙端口RAM已預(yù)分為2組，且預(yù)設(shè)了讀、寫(xiě)約束，具體描述下本實(shí)用新型的隔離卡裝置在隔離網(wǎng)絡(luò)A和網(wǎng)絡(luò)B之間信息的通斷時(shí)，在其內(nèi)部的信息控制過(guò)程中，會(huì)出現(xiàn)以下幾種情況(1)網(wǎng)絡(luò)A讀出，同時(shí)網(wǎng)絡(luò)B寫(xiě)入；(2)網(wǎng)絡(luò)A讀出，同時(shí)網(wǎng)絡(luò)B讀出；(3)網(wǎng)絡(luò)A寫(xiě)入，同時(shí)網(wǎng)絡(luò)B寫(xiě)入；(4)網(wǎng)絡(luò)A寫(xiě)入，同時(shí)網(wǎng)絡(luò)B讀出。要實(shí)現(xiàn)邏輯上真正的完全隔離，實(shí)現(xiàn)網(wǎng)絡(luò)A的信息在雙端口RAM2的讀寫(xiě)時(shí)，網(wǎng)絡(luò)B不能同時(shí)對(duì)雙端口RAM讀寫(xiě)。如圖3A所示，將雙端口RAM中4片RAM的Rl與R2分成一組，該組只負(fù)責(zé)源自網(wǎng)絡(luò)A的信息的寫(xiě)操作請(qǐng)求，和網(wǎng)絡(luò)B可執(zhí)行讀操作請(qǐng)求。同時(shí)，如圖3B所示，將R3與R4分成一組，該組只負(fù)責(zé)源自網(wǎng)絡(luò)B的數(shù)據(jù)寫(xiě)操作請(qǐng)求和網(wǎng)絡(luò)A執(zhí)行讀操作請(qǐng)求。S22、如果符合讀寫(xiě)條件，則CPLD1選定RAM2，并轉(zhuǎn)S23，否則轉(zhuǎn)S25；所選定的RAM由請(qǐng)求碼中的片選信號(hào)確定；S23、所述隔離卡裝置選擇相應(yīng)RAM2地址，并轉(zhuǎn)S24；上述地址為數(shù)據(jù)存儲(chǔ)地址，由本地總線(xiàn)4的地址線(xiàn)信號(hào)確定；S24、所述隔離卡裝置對(duì)選中的RAM2的選定地址空間執(zhí)行寫(xiě)操作或讀操作，讀寫(xiě)操作由地址線(xiàn)第15位的電平確定，高電平寫(xiě)，低電平讀；S25、如不能進(jìn)行讀寫(xiě)，CPLD1轉(zhuǎn)而處理其他線(xiàn)程。在步驟S3，CPLD1控制雙端口RAM2讀寫(xiě)的中斷操作，實(shí)現(xiàn)隔離操作功能，其中包括如下子步驟S31、雙端口RAM2的一端寫(xiě)完數(shù)據(jù)后，寫(xiě)最后兩個(gè)單元；雙端口RAM2的另一端產(chǎn)生中斷(中斷信號(hào)為低電平時(shí)觸發(fā)中斷)，并改寫(xiě)CPLD1狀態(tài)寄存器的相關(guān)指示位；如讀寫(xiě)標(biāo)志為可讀，轉(zhuǎn)S32；S32、雙端口RAM2上獲得上述中斷的一端根據(jù)CPLD1狀態(tài)寄存器，檢測(cè)是否可以讀；如果可以讀，則將數(shù)據(jù)讀出(系統(tǒng)規(guī)定，每次讀寫(xiě)的最大長(zhǎng)度為2K字節(jié))，最后再讀取雙端口RAM2的最后兩個(gè)存儲(chǔ)單元，讀最后兩個(gè)存儲(chǔ)單元會(huì)觸發(fā)自動(dòng)清除中斷標(biāo)識(shí)；S33、CPLD1測(cè)試中斷信號(hào)，當(dāng)為高電平后，改寫(xiě)狀態(tài)寄存器的相關(guān)指示位，如置讀寫(xiě)標(biāo)志為可寫(xiě)。如圖4所示，為本實(shí)用新型的操作雙端口RAM的單周期讀寫(xiě)時(shí)序圖，如圖5所示，為本實(shí)用新型的操作雙端口RAM的DMA多周期讀寫(xiě)時(shí)序圖。其引腳信號(hào)控制描述如下<table>tableseeoriginaldocumentpage7</column></row><table>[0056]表1以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡是本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。權(quán)利要求一種基于雙端口RAM的隔離卡裝置，其特征在于，包括連接相互隔離的兩個(gè)網(wǎng)絡(luò)的兩個(gè)PCI卡模塊，所述兩個(gè)PCI卡模塊通過(guò)用于保存相互隔離網(wǎng)絡(luò)間待交換數(shù)據(jù)的雙端口RAM相互連接，所述兩個(gè)PCI卡模塊及雙端口RAM同時(shí)連接至一用于所述PCI卡模塊內(nèi)本地總線(xiàn)與所述雙端口RAM之間總線(xiàn)匹配以及實(shí)現(xiàn)數(shù)據(jù)擺渡控制邏輯的復(fù)雜可編程邏輯模塊。2.根據(jù)權(quán)利要求1所述的隔離卡裝置，其特征在于，所述PCI卡模塊包括用于所述PCI卡模塊內(nèi)PCI總線(xiàn)與本地總線(xiàn)之間讀寫(xiě)操作切換的PCI/本地總線(xiàn)轉(zhuǎn)換芯片模塊、通過(guò)本地總線(xiàn)與所述雙端口RAM及復(fù)雜可編程邏輯模塊連接的局部總線(xiàn)擴(kuò)展輸入輸出加速器模塊、與所述局部總線(xiàn)擴(kuò)展輸入輸出加速器連接用于存儲(chǔ)所述隔離卡裝置的啟動(dòng)配置參數(shù)的配置存儲(chǔ)模塊。3.根據(jù)權(quán)利要求1所述的隔離卡裝置，其特征在于，所述雙端口RAM具有兩組相互獨(dú)立的地址線(xiàn)、數(shù)據(jù)線(xiàn)和控制線(xiàn)端口，其內(nèi)部包含終端邏輯、仲裁邏輯和旗語(yǔ)邏輯控制。4.根據(jù)權(quán)利要求3所述的隔離卡裝置，其特征在于，所述雙端口RAM內(nèi)含四片RAM，所述四片RAM分為兩片一組，分別由所述兩個(gè)PCI卡模塊進(jìn)行讀寫(xiě)。5.根據(jù)權(quán)利要求1所述的隔離卡裝置，其特征在于，所述復(fù)雜可編程邏輯模塊與所述雙端口RAM連接，用于對(duì)所述雙端口RAM的中斷處理，向計(jì)算機(jī)產(chǎn)生中斷。專(zhuān)利摘要本實(shí)用新型涉及一種基于雙端口RAM的隔離卡裝置，其包括連接相互隔離的兩個(gè)網(wǎng)絡(luò)的兩個(gè)PCI卡模塊，所述兩個(gè)PCI卡模塊通過(guò)用于保存相互隔離網(wǎng)絡(luò)間待交換數(shù)據(jù)的雙端口RAM相互連接，所述兩個(gè)PCI卡模塊及雙端口RAM同時(shí)連接至一用于所述PCI卡模塊內(nèi)本地總線(xiàn)與所述雙端口RAM之間總線(xiàn)匹配以及實(shí)現(xiàn)數(shù)據(jù)擺渡控制邏輯的復(fù)雜可編程邏輯模塊?，F(xiàn)有的隔離卡裝置傳輸效率低下，而采用以太網(wǎng)交換芯片法或SCSI控制器法會(huì)使協(xié)議隔離不徹底或開(kāi)發(fā)周期長(zhǎng)且復(fù)雜，本實(shí)用新型在不改變?cè)芯W(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)和隔離功能的基礎(chǔ)上，提高網(wǎng)絡(luò)數(shù)據(jù)安全交換速率，并提高安全管控性能。文檔編號(hào)H04L29/06GK201557119SQ200920131570公開(kāi)日2010年8月18日申請(qǐng)日期2009年5月8日優(yōu)先權(quán)日2009年5月8日發(fā)明者劉喜雨,唐威,宋余生,戚建淮,馬詩(shī)真申請(qǐng)人:深圳市永達(dá)電子股份有限公司