專利名稱：一種速率匹配的并行處理方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移動通信系統(tǒng)中信道編碼部分，尤其涉及一種碼速率匹配的并行處理 方法及裝置。
背景技術(shù)：
在移動通信系統(tǒng)中，信道中傳輸?shù)臄?shù)據(jù)經(jīng)過信道編碼后產(chǎn)生部分冗余數(shù)據(jù)，這些 冗余信息用于給解碼器提供更多的解碼信息，提高解碼成功率，但是如果將這些冗余信息 全部傳輸，造成傳輸效率下降。因此目前，一個比較好的方法就是根據(jù)信道的質(zhì)量選擇傳輸 信息的多少，例如信道質(zhì)量比較好時只傳輸原始信息，反之除傳輸原始信息位還要傳輸較 多的校驗位。即，需要對信道編碼器產(chǎn)生的數(shù)據(jù)進行選擇傳輸，而速率匹配就是實現(xiàn)編碼數(shù) 據(jù)選擇傳輸?shù)墓δ堋，F(xiàn)在，LTE (Long Term Evolution，長期演進)系統(tǒng)中采用了一種與R6完全不同的 速率匹配方法——循環(huán)緩沖區(qū)速率匹配。該算法的優(yōu)點在于可以方便的實現(xiàn)重復(fù)和打孔， 即對于任意數(shù)據(jù)速率的速率匹配實現(xiàn)都非常的簡單。其中，實現(xiàn)速率匹配的主要方式有軟 件實現(xiàn)方式和硬件實現(xiàn)方式。由于在LTE系統(tǒng)中數(shù)據(jù)流量非常大，留給速率匹配的處理時 間非常短，如果采用軟件的處理方式，則對處理器的要求非常高，隨之成本也急劇增加。而 按照協(xié)議描述的步驟做硬件處理，編碼后的數(shù)據(jù)經(jīng)過交織存儲在三個存儲器中，然后進行 裁剪，尤其在處理校驗1存儲器和校驗2存儲器中的數(shù)據(jù)時需要交錯讀取，非常麻煩，而且 在地址的不斷轉(zhuǎn)換過程中將產(chǎn)生大量的功耗。而采用串行實現(xiàn)方式，仍不能滿足LTE大吞 吐量的處理要求。因此現(xiàn)有實現(xiàn)技術(shù)作了進一步改進。例如，現(xiàn)有技術(shù)按照圖1所示的流向，首先對系統(tǒng)位，校驗1和校驗2分別進行交 織處理，并存儲在3個緩沖區(qū)中，然后根據(jù)起始位置和軟緩沖區(qū)(NCB)的大小從這三個緩沖 區(qū)中讀取數(shù)據(jù)，其中，讀取的數(shù)據(jù)在系統(tǒng)位緩沖區(qū)中時，則順序讀取，讀取的數(shù)據(jù)在校驗位 緩沖區(qū)中時，則交錯讀取校驗位緩沖區(qū)，并判斷讀出的數(shù)據(jù)是否為有效數(shù)據(jù)，如果非有效數(shù) 據(jù)則忽略繼續(xù)讀取，否則輸出有效數(shù)據(jù)。由于采用串行的處理方式，這種處理方式非常耗費 時間，且不能滿足LTE大吞吐量的處理要求。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提供一種碼速率匹配的并行處理方法及裝置，從 而提高系統(tǒng)的吞吐率。為了解決上述問題，本發(fā)明公開了一種碼速率匹配的并行處理方法，包括接收系統(tǒng)位數(shù)據(jù)流、校驗1數(shù)據(jù)流以及校驗2數(shù)據(jù)流，將所述系統(tǒng)位數(shù)據(jù)流中N個 系統(tǒng)位數(shù)據(jù)進行交織處理，并將所述N個系統(tǒng)位數(shù)據(jù)并行緩存在用于存儲系統(tǒng)位數(shù)據(jù)的存 儲器中，將所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中N個對應(yīng)數(shù)據(jù)組進行交織處理，并將所述 N個對應(yīng)數(shù)據(jù)組并行緩存在用于存儲校驗數(shù)據(jù)的存儲器中，其中，N與事先設(shè)定的并行度相等；從所述存儲器中讀取有效數(shù)據(jù)，實現(xiàn)速率匹配。進一步地，上述方法中，所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中的對應(yīng)數(shù)據(jù)組指校驗1數(shù)據(jù)流中的第一個數(shù)據(jù)至倒數(shù)第二個數(shù)據(jù)分別與校驗2數(shù)據(jù)流中第二個數(shù) 據(jù)至最后一個數(shù)據(jù)構(gòu)成對應(yīng)數(shù)據(jù)組，校驗1數(shù)據(jù)流中的最后一個數(shù)據(jù)與校驗2數(shù)據(jù)流中填 充的空值構(gòu)成對應(yīng)數(shù)據(jù)組，校驗2數(shù)據(jù)流中的第一個數(shù)據(jù)與校驗1數(shù)據(jù)流中填充的空值構(gòu) 成對應(yīng)數(shù)據(jù)組。其中，將所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中N個對應(yīng)數(shù)據(jù)組進行交織處理指按照校驗1數(shù)據(jù)流各數(shù)據(jù)的接收順序，將校驗1數(shù)據(jù)流中各數(shù)據(jù)分別與校驗2數(shù) 據(jù)流中各數(shù)據(jù)構(gòu)成對應(yīng)數(shù)據(jù)組，并將所構(gòu)成的所有對應(yīng)數(shù)據(jù)組中的N個對應(yīng)數(shù)據(jù)組進行交 織處理，直到處理完所有的對應(yīng)數(shù)據(jù)組，其中，每個對應(yīng)數(shù)據(jù)組作為一個數(shù)據(jù)進行交織處理。從所述存儲器中讀取有效數(shù)據(jù)的過程如下根據(jù)設(shè)定的地址和輸出數(shù)據(jù)長度，從所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器中并行讀 取有效的系統(tǒng)位數(shù)據(jù)，從所述用于存儲校驗數(shù)據(jù)的存儲器中并行讀取有效的校驗數(shù)據(jù)。所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器為單口存儲器時，用于存儲系統(tǒng)位數(shù)據(jù)的存儲 器的數(shù)目與設(shè)定的并行度相等；所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器為雙口存儲器時，用于存儲系統(tǒng)位數(shù)據(jù)的存儲 器的數(shù)目是設(shè)定的并行度的二分之一。所述用于存儲校驗數(shù)據(jù)的存儲器為單口存儲器時，用于存儲校驗數(shù)據(jù)的存儲器的 數(shù)目與設(shè)定的并行度相等；所述用于存儲校驗數(shù)據(jù)的存儲器為雙口存儲器時，用于存儲校驗數(shù)據(jù)的存儲器的 數(shù)目是設(shè)定的并行度的二分之一。本發(fā)明還公開了一種速率匹配裝置，至少包括控制模塊、N個交織地址計算模塊和 打孔模塊，其中，N與事先設(shè)定的并行度相等所述控制模塊，用于控制所述N個交織地址計算模塊對所接收的系統(tǒng)位數(shù)據(jù)流中 的N個系統(tǒng)位數(shù)據(jù)進行交織處理，并將經(jīng)過交織處理的N個系統(tǒng)位數(shù)據(jù)并行緩存在用于存 儲系統(tǒng)位數(shù)據(jù)的存儲器中；以及用于控制所述N個交織地址計算模塊將所接收的校驗1數(shù)據(jù)流和校驗2數(shù)據(jù) 流中N個對應(yīng)數(shù)據(jù)組進行交織處理，并將經(jīng)過交織處理的N個對應(yīng)數(shù)據(jù)組并行緩存在用于 存儲校驗數(shù)據(jù)的存儲器中；所述交織地址計算模塊，用于根據(jù)所述控制模塊的控制對系統(tǒng)位數(shù)據(jù)進行交織處 理，對所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中的對應(yīng)數(shù)據(jù)組進行交織處理；所述打孔模塊，用于從所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器和用于存儲校驗數(shù)據(jù)的 存儲器中讀取有效數(shù)據(jù)，實現(xiàn)速率匹配。進一步地，上述裝置中，所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中的對應(yīng)數(shù)據(jù)組指校驗1數(shù)據(jù)流中的第一個數(shù)據(jù)至倒數(shù)第二個數(shù)據(jù)分別與校驗2數(shù)據(jù)流中第二個數(shù) 據(jù)至最后一個數(shù)據(jù)構(gòu)成對應(yīng)數(shù)據(jù)組，校驗1數(shù)據(jù)流中的最后一個數(shù)據(jù)與校驗2數(shù)據(jù)流中填 充的空值構(gòu)成對應(yīng)數(shù)據(jù)組，校驗2數(shù)據(jù)流中的第一個數(shù)據(jù)與校驗1數(shù)據(jù)流中填充的空值構(gòu)成對應(yīng)數(shù)據(jù)組。其中，所述控制模塊，按照校驗1數(shù)據(jù)流各數(shù)據(jù)的接收順序，將校驗1數(shù)據(jù)流中各 數(shù)據(jù)分別與校驗2數(shù)據(jù)流中各數(shù)據(jù)構(gòu)成對應(yīng)數(shù)據(jù)組，并將所構(gòu)成的所有對應(yīng)數(shù)據(jù)組中的N 個對應(yīng)數(shù)據(jù)組輸入給N個交織地址計算模塊進行交織處理，直到處理完所有的對應(yīng)數(shù)據(jù) 組；交織地址計算模塊，用于將所述控制模塊輸入的每個對應(yīng)數(shù)據(jù)組作為一個數(shù)據(jù)進 行交織處理。所述打孔模塊從所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器和用于存儲校驗數(shù)據(jù)的存儲 器中讀取有效數(shù)據(jù)的過程如下從所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器中并行讀取有效的系統(tǒng)位數(shù)據(jù)，從所述用于 存儲校驗數(shù)據(jù)的存儲器中并行讀取有效的校驗數(shù)據(jù)。所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器為單口存儲器時，用于存儲系統(tǒng)位數(shù)據(jù)的存儲 器的數(shù)目與設(shè)定的并行度相等；所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器為雙口存儲器時，用于存儲系統(tǒng)位數(shù)據(jù)的存儲 器的數(shù)目是設(shè)定的并行度的二分之一。所述用于存儲校驗數(shù)據(jù)的存儲器為單口存儲器時，用于存儲校驗數(shù)據(jù)的存儲器的 數(shù)目與設(shè)定的并行度相等；所述用于存儲校驗數(shù)據(jù)的存儲器為雙口存儲器時，用于存儲校驗數(shù)據(jù)的存儲器的 數(shù)目是設(shè)定的并行度的二分之一。本發(fā)明技術(shù)方案與現(xiàn)有技術(shù)相比，能夠并行處理數(shù)據(jù)，提高了系統(tǒng)處理能力，而且 本發(fā)明技術(shù)方案中所采用的統(tǒng)一存儲校驗位1和2的操作，實現(xiàn)了 bit收集和軟buffer，非 常利于后續(xù)處理。


圖1是現(xiàn)有技術(shù)中速率匹配的原理框圖；圖2是本發(fā)明中所提供的裝置的結(jié)構(gòu)示意圖；圖3是圖2所示裝置中交織地址計算模塊的框圖；圖4是圖2所示裝置實現(xiàn)速率匹配的流程圖。
具體實施例方式本發(fā)明的主要構(gòu)思是，現(xiàn)有速率匹配技術(shù)中，系統(tǒng)位數(shù)據(jù)流和校驗1數(shù)據(jù)流的交
織地址產(chǎn)生方式相同，如公式1所示，而校驗2數(shù)據(jù)流的交織地址產(chǎn)生公式，如公式2所示 f /\
權(quán)利要求
1.一種碼速率匹配的并行處理方法，其特征在于，該方法包括接收系統(tǒng)位數(shù)據(jù)流、校驗1數(shù)據(jù)流以及校驗2數(shù)據(jù)流，將所述系統(tǒng)位數(shù)據(jù)流中N個系統(tǒng) 位數(shù)據(jù)進行交織處理，并將所述N個系統(tǒng)位數(shù)據(jù)并行緩存在用于存儲系統(tǒng)位數(shù)據(jù)的存儲器 中，將所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中N個對應(yīng)數(shù)據(jù)組進行交織處理，并將所述N個對 應(yīng)數(shù)據(jù)組并行緩存在用于存儲校驗數(shù)據(jù)的存儲器中，其中，N與事先設(shè)定的并行度相等；從所述存儲器中讀取有效數(shù)據(jù)，實現(xiàn)速率匹配。
2.如權(quán)利要求1所述的方法，其特征在于，所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中的對應(yīng)數(shù)據(jù)組指校驗1數(shù)據(jù)流中的第一個數(shù)據(jù)至倒數(shù)第二個數(shù)據(jù)分別與校驗2數(shù)據(jù)流中第二個數(shù)據(jù)至 最后一個數(shù)據(jù)構(gòu)成對應(yīng)數(shù)據(jù)組，校驗1數(shù)據(jù)流中的最后一個數(shù)據(jù)與校驗2數(shù)據(jù)流中填充的 空值構(gòu)成對應(yīng)數(shù)據(jù)組，校驗2數(shù)據(jù)流中的第一個數(shù)據(jù)與校驗1數(shù)據(jù)流中填充的空值構(gòu)成對 應(yīng)數(shù)據(jù)組。
3.如權(quán)利要求1或2所述的方法，其特征在于，將所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中N個對應(yīng)數(shù)據(jù)組進行交織處理指按照校驗1數(shù)據(jù)流各數(shù)據(jù)的接收順序，將校驗1數(shù)據(jù)流中各數(shù)據(jù)分別與校驗2數(shù)據(jù)流 中各數(shù)據(jù)構(gòu)成對應(yīng)數(shù)據(jù)組，并將所構(gòu)成的所有對應(yīng)數(shù)據(jù)組中的N個對應(yīng)數(shù)據(jù)組進行交織處 理，直到處理完所有的對應(yīng)數(shù)據(jù)組，其中，每個對應(yīng)數(shù)據(jù)組作為一個數(shù)據(jù)進行交織處理。
4.如權(quán)利要求3所述的方法，其特征在于，從所述存儲器中讀取有效數(shù)據(jù)的過程如下根據(jù)設(shè)定的地址和輸出數(shù)據(jù)長度，從所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器中并行讀取有 效的系統(tǒng)位數(shù)據(jù)，從所述用于存儲校驗數(shù)據(jù)的存儲器中并行讀取有效的校驗數(shù)據(jù)。
5.如權(quán)利要求4所述的方法，其特征在于，所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器為單口存儲器時，用于存儲系統(tǒng)位數(shù)據(jù)的存儲器的 數(shù)目與設(shè)定的并行度相等；所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器為雙口存儲器時，用于存儲系統(tǒng)位數(shù)據(jù)的存儲器的 數(shù)目是設(shè)定的并行度的二分之一。
6.如權(quán)利要求4所述的方法，其特征在于，所述用于存儲校驗數(shù)據(jù)的存儲器為單口存儲器時，用于存儲校驗數(shù)據(jù)的存儲器的數(shù)目 與設(shè)定的并行度相等；所述用于存儲校驗數(shù)據(jù)的存儲器為雙口存儲器時，用于存儲校驗數(shù)據(jù)的存儲器的數(shù)目 是設(shè)定的并行度的二分之一。
7.—種速率匹配裝置，其特征在于，該裝置至少包括控制模塊、N個交織地址計算模塊 和打孔模塊，其中，N與事先設(shè)定的并行度相等所述控制模塊，用于控制所述N個交織地址計算模塊對所接收的系統(tǒng)位數(shù)據(jù)流中的N 個系統(tǒng)位數(shù)據(jù)進行交織處理，并將經(jīng)過交織處理的N個系統(tǒng)位數(shù)據(jù)并行緩存在用于存儲系 統(tǒng)位數(shù)據(jù)的存儲器中；以及用于控制所述N個交織地址計算模塊將所接收的校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中 N個對應(yīng)數(shù)據(jù)組進行交織處理，并將經(jīng)過交織處理的N個對應(yīng)數(shù)據(jù)組并行緩存在用于存儲 校驗數(shù)據(jù)的存儲器中；所述交織地址計算模塊，用于根據(jù)所述控制模塊的控制對系統(tǒng)位數(shù)據(jù)進行交織處理， 對所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中的對應(yīng)數(shù)據(jù)組進行交織處理；所述打孔模塊，用于從所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器和用于存儲校驗數(shù)據(jù)的存儲 器中讀取有效數(shù)據(jù)，實現(xiàn)速率匹配。
8.如權(quán)利要求7所述的裝置，其特征在于，所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中的對應(yīng)數(shù)據(jù)組指校驗1數(shù)據(jù)流中的第一個數(shù)據(jù)至倒數(shù)第二個數(shù)據(jù)分別與校驗2數(shù)據(jù)流中第二個數(shù)據(jù)至 最后一個數(shù)據(jù)構(gòu)成對應(yīng)數(shù)據(jù)組，校驗1數(shù)據(jù)流中的最后一個數(shù)據(jù)與校驗2數(shù)據(jù)流中填充的 空值構(gòu)成對應(yīng)數(shù)據(jù)組，校驗2數(shù)據(jù)流中的第一個數(shù)據(jù)與校驗1數(shù)據(jù)流中填充的空值構(gòu)成對 應(yīng)數(shù)據(jù)組。
9.如權(quán)利要求7或8所述的裝置，其特征在于，所述控制模塊，按照校驗1數(shù)據(jù)流各數(shù)據(jù)的接收順序，將校驗1數(shù)據(jù)流中各數(shù)據(jù)分別與 校驗2數(shù)據(jù)流中各數(shù)據(jù)構(gòu)成對應(yīng)數(shù)據(jù)組，并將所構(gòu)成的所有對應(yīng)數(shù)據(jù)組中的N個對應(yīng)數(shù)據(jù) 組輸入給N個交織地址計算模塊進行交織處理，直到處理完所有的對應(yīng)數(shù)據(jù)組；交織地址計算模塊，用于將所述控制模塊輸入的每個對應(yīng)數(shù)據(jù)組作為一個數(shù)據(jù)進行交 織處理。
10.如權(quán)利要求9所述的的裝置，其特征在于，所述打孔模塊從所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器和用于存儲校驗數(shù)據(jù)的存儲器中 讀取有效數(shù)據(jù)的過程如下從所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器中并行讀取有效的系統(tǒng)位數(shù)據(jù)，從所述用于存儲 校驗數(shù)據(jù)的存儲器中并行讀取有效的校驗數(shù)據(jù)。
11.如權(quán)利要求10所述的裝置，其特征在于，所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器為單口存儲器時，用于存儲系統(tǒng)位數(shù)據(jù)的存儲器的 數(shù)目與設(shè)定的并行度相等；所述用于存儲系統(tǒng)位數(shù)據(jù)的存儲器為雙口存儲器時，用于存儲系統(tǒng)位數(shù)據(jù)的存儲器的 數(shù)目是設(shè)定的并行度的二分之一。
12.如權(quán)利要求10所述的裝置，其特征在于，所述用于存儲校驗數(shù)據(jù)的存儲器為單口存儲器時，用于存儲校驗數(shù)據(jù)的存儲器的數(shù)目 與設(shè)定的并行度相等；所述用于存儲校驗數(shù)據(jù)的存儲器為雙口存儲器時，用于存儲校驗數(shù)據(jù)的存儲器的數(shù)目 是設(shè)定的并行度的二分之一。
全文摘要
本發(fā)明公開了一種碼速率匹配的并行處理方法及裝置，涉及移動通信系統(tǒng)中信道編碼技術(shù)。本發(fā)明方法包括接收系統(tǒng)位數(shù)據(jù)流、校驗1數(shù)據(jù)流以及校驗2數(shù)據(jù)流，將所述系統(tǒng)位數(shù)據(jù)流中N個系統(tǒng)位數(shù)據(jù)進行交織處理，并將所述N個系統(tǒng)位數(shù)據(jù)并行緩存在用于存儲系統(tǒng)位數(shù)據(jù)的存儲器中，將所述校驗1數(shù)據(jù)流和校驗2數(shù)據(jù)流中N個對應(yīng)數(shù)據(jù)組進行交織處理，并將所述N個對應(yīng)數(shù)據(jù)組并行緩存在用于存儲校驗數(shù)據(jù)的存儲器中，其中，N與事先設(shè)定的并行度相等；從所述存儲器中讀取有效數(shù)據(jù)，實現(xiàn)速率匹配。本發(fā)明技術(shù)方案提高了系統(tǒng)處理能力，非常利于后續(xù)處理。
文檔編號H04L1/00GK102118217SQ20101000010
公開日2011年7月6日 申請日期2010年1月4日 優(yōu)先權(quán)日2010年1月4日
發(fā)明者王衛(wèi)濤, 甄守洪 申請人:中興通訊股份有限公司