專利名稱：一種基于avs運動補償亮度插值運算的電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及音視頻數(shù)字編解碼技術(shù)領(lǐng)域，尤其涉及一種基于AVS(數(shù)字音視頻編 解碼技術(shù)標(biāo)準(zhǔn))運動補償亮度插值運算的電路及方法。
背景技術(shù)：
AVS (Audio Video Coding Standard)即音視頻編解碼標(biāo)準(zhǔn)，是我國具有自主知識 產(chǎn)權(quán)的國家標(biāo)準(zhǔn)，其視頻部分已于2006年2月份被信產(chǎn)部頒布為國家標(biāo)準(zhǔn)，于2006年3月 1日起實施。該標(biāo)準(zhǔn)主要面向高清晰度和高質(zhì)量數(shù)字電視廣播、數(shù)字存儲媒體和其他相關(guān)應(yīng) 用。運動估計和運動補償是AVS編解碼過程中去除時間冗余的主要方法。由于自然運動物 體具有連續(xù)性，在視頻序列兩幀之間只使用整數(shù)像素預(yù)測不能有效的使運動補償后的預(yù)測 殘差最小，因此需要使用分?jǐn)?shù)像素的插值預(yù)測。采用"分?jǐn)?shù)像素"精度運動矢量帶來的問題 是運動矢量可能指向參考圖像整數(shù)像素之間的位置，為了得到這些位置的像素值，需要參 考與這些位置相鄰的像素進(jìn)行插值濾波。 AVS標(biāo)準(zhǔn)中使用非整數(shù)像素運動估計與補償，其中亮度信息采用1/4像素精度插 值，色度信息采用1/8像素精度插值。AVS定義了兩種四抽頭濾波器——預(yù)測二分之一樣 本位置的四抽頭F1濾波器(-l，5，5，-l)和預(yù)測四分之一樣本位置的四抽頭F2濾波器(1， 7， 7， 1)，使用插值濾波的方法計算1/2像素位置和1/4像素位置的亮度插值。求半像素通 過對同行/列相鄰的4個整數(shù)像素使用四抽頭Fl濾波器進(jìn)行濾波得到，求1/4像素通過對 相鄰的4個整數(shù)像素或者半像素使用四抽頭F2濾波器進(jìn)行濾波得到。求半像素點時，有 一個特殊位置的點_對角半像素點，需要再次使用四抽頭Fl濾波器對相鄰的4個半像素 點進(jìn)行濾波才能得到。具體細(xì)節(jié)可參考AVS標(biāo)準(zhǔn)文檔。因此，進(jìn)行AVS運動補償亮度插值 時，數(shù)據(jù)都是按照像素顯示的位置來選取。目前AVS插值運算電路一般采用片外的SDRAM 等大容量的存儲單元來存儲插值所用的參考幀，內(nèi)部采用基于FIFO或者SRAM的緩沖器，通 過選擇SDRAM或SRAM內(nèi)相應(yīng)點的像素值輸入到片內(nèi)插值器來計算分?jǐn)?shù)像素點的值。Chen Guanghua等人在SignalProcessing， 2008. ICSP 2008.9th International Conference( — 個信號處理領(lǐng)域的國際會議)上所發(fā)表的"An Efficient VLSI Architecture of Sub-pixel Interpolator forAVS Encoder，， (Signal Processing,2008. ICSP 2008.9th International Conference on第1255頁)中，采用的就是這種外部使用大容量存儲器，內(nèi) 部采用輸入緩沖器的結(jié)構(gòu)。大容量的外部存儲器可以減少成本，但是直接通過訪問SDRAM 來獲取每個插值點的相關(guān)數(shù)據(jù)會產(chǎn)生兩方面不足 1. SDRAM內(nèi)存儲像素一般按光柵掃描的方式順序存放，數(shù)據(jù)按地址的增加順序存 儲在大容量存儲器內(nèi)，不再按照顯示的位置成二維分布。在進(jìn)行插值計算時，選取相鄰位置 點像素時需要頻繁的計算各個位置對應(yīng)的地址。并且計算不同位置點的插值時，可能使用 到某些相同位置的點，造成取數(shù)據(jù)時的冗余。因此存儲器的存取壓力巨大，成為提高插值運 算性能的瓶頸。 2.由于SDRAM存取端口的限制，插值運算的并行度不高，AVS插值運算電路性能的調(diào)高主要是依靠增加流水線的級數(shù)來實現(xiàn)。然而，當(dāng)流水線的級數(shù)達(dá)到一定程度，增加流水 線對性能的改善效果就變得非常有限。并且隨著系統(tǒng)頻率的升高，系統(tǒng)功耗也會隨之變大。
眾所周知，提高系統(tǒng)的并行度是顯著提高系統(tǒng)性能的最有效手段之一，因此如果 能夠提高插值運算的并行度，即可有效地提高系統(tǒng)的性能。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)的缺陷和不足，本發(fā)明提供了一種基于AVS運動補償亮度插值 運算的電路及方法，以減少對外部存儲器的訪問壓力，同時能夠提高系統(tǒng)的并行度以加快 插值運算的處理速度，保證高清視頻的實時解碼。
本發(fā)明的技術(shù)解決方案如下 —種基于AVS運動補償亮度插值運算的電路，包括整數(shù)像素存儲器I、整數(shù)像素存 儲器II、bh類像素存儲器、j類像素存儲器、存儲器接口模塊、l/2像素插值濾波器、l/4像素 插值濾波器、多路選擇器(MUX)和調(diào)整限幅器，其特征在于整數(shù)像素存儲器I、整數(shù)像素存 儲器II、bh類像素存儲器和j類像素存儲器的輸出端連接到存儲器接口模塊的輸入端；存 儲器接口模塊的輸出端分別連接到1/2像素插值濾波器和1/4像素插值濾波器的輸入端； 1/2像素插值濾波器和1/4像素插值濾波器的輸出端分別連接到多路選擇器的輸入端；同 時1/2像素插值濾波器的輸出端分別連接到bh類像素存儲器和j類像素存儲器的輸入端； 多路選擇器的輸出端連接到調(diào)整限幅器的輸入端，插值結(jié)果最終通過調(diào)整限幅器輸出。
上面所述的整數(shù)像素存儲器I和整數(shù)像素存儲器II存儲來自外部SDRAM的待插 值的整數(shù)像素塊，當(dāng)使用其中一個存儲器中的像素塊進(jìn)行插值運算時，另一個存儲器接收 下一個待插值的像素塊； 上述的bh類像素存儲器存儲插值運算過程中產(chǎn)生的bh類像素位置中間值；
上述的j類像素存儲器存儲插值運算過程中產(chǎn)生的bh類像素位置中間值；
上述的存儲器接口模塊控制存儲器的選擇，選擇每次運算所需的數(shù)據(jù)存儲器；
上述的1/2像素插值濾波器實現(xiàn)四抽頭插值濾波器Fl (_1，5，5， -1)的功能；
上述的1/4像素插值濾波器實現(xiàn)四抽頭插值濾波器F2(1，7，7，1)的功能；
上述的多路選擇器(MUX)選擇1/2像素插值濾波器的輸出或者1/4像素插值濾波 器的輸出送到調(diào)整限幅器； 上述的調(diào)整限幅器調(diào)整并限制插值運算得到的中間值，使其大小在0-255之間。
所述整數(shù)像素存儲器I 、整數(shù)像素存儲器11 、 bh類像素存儲器和j類像素存儲器 采用基于移位寄存器的存儲陣列按照像素的顯示位置來存儲像素塊。 所述基于移位寄存器的存儲陣列，包括存儲陣列輸入控制器、存儲單元陣列和存 儲陣列輸出控制器；存儲陣列輸入控制器與存儲單元陣列相連，控制存儲單元陣列的存儲 過程；存儲單元陣列與存儲陣列輸出控制器相連，輸出控制器控制存儲單元陣列的讀取過 程?；谝莆患拇嫫鞯拇鎯﹃嚵心軌驈耐獠縎DRAM讀入擴(kuò)展后的整個待插值塊的數(shù)據(jù)，并 按照顯示順序放置于內(nèi)部的各個存儲單元內(nèi)。在輸出數(shù)據(jù)到插值運算模塊時，可以根據(jù)插 值的要求，按照行或者列輸出。對于12X12陣列的基于移位寄存器的存儲陣列，一次能夠 輸出1-12行/列。本發(fā)明所提供的插值電路一次輸出4行/列； 所述基于移位寄存器的存儲陣列的存儲單元陣列由存儲單元構(gòu)成，存儲單元陣列
5內(nèi)部存儲數(shù)據(jù)按照像素的顯示位置成二維分布，存儲單元由一組多路選擇器、一個或門和 一組D觸發(fā)器來構(gòu)成；多路選擇器的輸出連接到D觸發(fā)器的輸入端；或門的輸出連接到D觸 發(fā)器的使能端。多路選擇器根據(jù)行列選擇信號選擇行數(shù)據(jù)輸入或者列數(shù)據(jù)輸入連接到D觸 發(fā)器的輸入端。行使能信號與列使能進(jìn)行"邏輯或"操作后連接到D觸發(fā)器的使能端。D觸
發(fā)器的個數(shù)與存儲的像素的位數(shù)相同，本實例中為8位； 所述1/2像素插值濾波器包括4個并行放置的四抽頭F1濾波器(-l，5，5，-l)，這 四個四抽頭濾波器并行連接，能同時處理四路輸入數(shù)據(jù)； 所述四抽頭F1濾波器由4個處理單元(簡寫為PE)級聯(lián)而成，構(gòu)成輸入廣播、結(jié) 果移動、權(quán)重保持的一維脈動陣列結(jié)構(gòu)；每個處理單元由乘法器、加法器和D觸發(fā)器組成， 其中乘法器的輸出連接至加法器的輸入端，加法器的輸出連接至D觸發(fā)器的輸出端。
所述1/4像素插值濾波器包括4個并行放置的四抽頭F2濾波器(1，7，7， 1)，這四 個四抽頭濾波器并行連接，能同時處理四路輸入數(shù)據(jù)； 所述調(diào)整限幅器包括4個并行放置的調(diào)整限幅單元，這個四個調(diào)整限幅單元并行 連接，能同時對4路插值后的像素中間值進(jìn)行調(diào)整限幅處理。 —種利用上述電路進(jìn)行基于AVS運動補償亮度插值運算的方法，步驟如下
(1)將待插值的像素塊送到整數(shù)像素存儲器I/II ; (2)對整數(shù)像素存儲器I/II內(nèi)的像素值使用1/2像素插值濾波器求水平、垂直半 像素點； (3)對bh類像素存儲器內(nèi)的像素值使用1/2像素插值濾波器求對角半像素點；對 步驟(2)得到垂直或水平半像素點中間值，使用濾波器Fl，選擇同行/列最近的4個半像素 值進(jìn)行濾波，得到中間值j'; (4)使用1/4像素插值濾波器對整數(shù)像素或半像素進(jìn)行濾波求1/4像素點；對于 AVS標(biāo)準(zhǔn)中的a， c， d， n， i， k， f， q位置點，使用濾波器F2，對最近的4個整數(shù)像素與半像素 點進(jìn)行濾波，得到中間值a' ，c' ，d' ，n' ，i' ，k' ，f' ，q';對于AVS標(biāo)準(zhǔn)中的e， g， P，r位置點，將對角整數(shù)像素調(diào)整值與對角半像素j'相加，得到中間值e' ，g' ，p' ，r';
(5)使用調(diào)整限幅器將所要求的插值點的中間值進(jìn)行如下處理
Interpolation = Clipl ((Interpolation' +NUMB) >>皿mb)
其中Interpolation為要求的分?jǐn)?shù)像素點，Interpolation'為所求的插值點的 中間值，MUMB為4、32、64或512，具體值由所求分?jǐn)?shù)像素點的位置確定，numb為移位數(shù)，值 為3、6、7或IO，具體值由所求分?jǐn)?shù)像素點的位置確定；若求水平或垂直1/2像素點，進(jìn)行步 驟(1) 、 (2)和(4)的計算；若求對角1/2像素，進(jìn)行步驟(1) 、 (2) 、 (3)和(4)的計算；若求 1/4像素，則進(jìn)行步驟(1) 、 (2) 、 (3) 、 (4)和(5)的計算，上述處理后的最終結(jié)果由調(diào)整限幅 器輸出。 本發(fā)明的特征在于利用對應(yīng)的硬件電路從外部SDRAM取出待插值的亮度塊，存 入整數(shù)像素存儲器I的同時，整數(shù)像素存儲器II被存儲器接口模塊選擇進(jìn)行插值運算；同 樣，當(dāng)整數(shù)像素存儲器II接收外部SDRAM待插值塊時，整數(shù)像素存儲器I進(jìn)行插值運算。存 儲器接口模塊選擇整數(shù)像素存儲器I，整數(shù)像素存儲器II， bh類像素存儲器，j類像素存儲 器這四個存儲器中相應(yīng)存儲器輸出數(shù)據(jù)到1/2像素插值濾波或者1/4像素插值濾波器。插 值的結(jié)果根據(jù)插值位置的不同選擇暫存到bh類像素存儲器、j類像素存儲器，或者輸出給調(diào)整限幅模塊進(jìn)行調(diào)整限幅處理。本發(fā)明所對應(yīng)的硬件電路采用基于移位寄存器的存儲陣 列，對待插值像素塊進(jìn)行多行/列的并行處理，能夠同時處理一個塊中的4行或列數(shù)據(jù)，進(jìn) 行4路并行處理。 本發(fā)明的電路和方法采用外部SDRAM加內(nèi)部基于移位寄存器的存儲陣列，相對于 現(xiàn)有技術(shù)具有存儲容量大，成本低的優(yōu)點，從而提高了硬件電路的性能。每次從外部SDRAM 取出一個較大的塊，減輕了對存儲器的訪問壓力，同時減少了地址產(chǎn)生單元地址譯碼的復(fù) 雜度。雙整數(shù)存儲器減少了插值運算對數(shù)據(jù)傳輸?shù)牡却龝r間?；谝莆患拇嫫鞯拇鎯﹃嚵?， 插值運算每次能夠?qū)?行/列進(jìn)行插值濾波，有效提高了電路的并行度，調(diào)高了插值效率。 對于圖像格式為4:2:0、圖像大小為1920X 1080、幀頻為30fps的高清視頻，完成一個宏塊 的插值運算僅需40-90個時鐘周期，而現(xiàn)有技術(shù)則需200個以上周期。


圖1為本發(fā)明電路的結(jié)構(gòu)示意圖； 其中1、整數(shù)像素存儲器1，2、整數(shù)像素存儲器II， 3、 bh類像素存儲器，4、 j類像 素存儲器，5、存儲器接口模塊，6、 1/4像素插值濾波器，7、 1/2像素插值濾波器，8、多路選擇 器，9、調(diào)整限幅器。 圖2為圖1中所示的1/4像素插值濾波器、l/2像素插值濾波器和調(diào)整限幅器的結(jié) 構(gòu)示意圖； 其中10、F2濾波器，11、F1濾波器，12、調(diào)整限幅單元。 1/4像素插值濾波器6包括四個并行放置的四抽頭F2濾波器10，這四個四抽頭F2 濾波器10并行連接，能同時處理四路輸入數(shù)據(jù)； 1/2像素插值濾波器7包括四個并行放置的四抽頭Fl濾波器11 ，這四個四抽頭Fl 濾波器11并行連接，能同時處理四路輸入數(shù)據(jù)； 調(diào)整限幅器9包括四個并行放置的調(diào)整限幅單元12，這四個調(diào)整限幅單元12并行 連接，能同時對四路插值后的像素中間值進(jìn)行調(diào)整限幅處理。 圖3為圖1中所示的整數(shù)像素存儲器1、整數(shù)像素存儲器11、bh類像素存儲器和j 類像素存儲器中基于移位寄存器的存儲陣列結(jié)構(gòu)示意圖； 其中13、存儲陣列輸入控制器，14、存儲單元陣列，15、存儲陣列輸出控制器，16、 存儲單元，存儲單元陣列14由存儲單元16構(gòu)成。 圖4為圖3中所示的存儲單元陣列14中的存儲單元16的結(jié)構(gòu)示意圖； 其中17、多路選擇器，18、或門，19、 D觸發(fā)器。多路選擇器17的輸出連接到D觸
發(fā)器19的輸入端；或門18的輸出連接到D觸發(fā)器19的使能端。 圖5為圖2中所示的四抽頭F1濾波器11中的一維脈動陣列結(jié)構(gòu)示意圖。 其中20、處理單元(PE)。四抽頭Fl濾波器ll由四個處理單元(PE)20級聯(lián)而成。 圖6為圖5中所示的處理單元(PE)20的結(jié)構(gòu)示意圖。 其中21、乘法器，22、加法器，23、D觸發(fā)器。乘法器21的輸入連接到加法器22的 輸入；加法器22的輸出連接到D觸發(fā)器23的輸入。
圖7為AVS中亮度分?jǐn)?shù)像素的位置分布。其中含字母A、 B、 C、 D、 E、 F、 G、 H、 I、 J、 K、 L的正方形代表整數(shù)像素所在的位置；含字母aa、ff、hh、ee、b、bb、gg、h、 j、m、cc、s、dd的圓形代表1/2像素所在的位置；含字母 a、 c、 d、 e、 f 、 g、 i、 k、 n、 p、 q、 r的圓形代表1/4像素所在的位置； 圖8為本發(fā)明插值運算的方法的流程方框示意圖。其中(1)_(5)為其各個步驟。
具體實施例方式
下面結(jié)合附圖與實施例對本發(fā)明作進(jìn)一步說明，但不限于此。
實施例1 : —種基于AVS運動補償亮度插值運算的電路，如圖1所示，包括整數(shù)像素存儲器 11、整數(shù)像素存儲器112、 bh類像素存儲器3、 j類像素存儲器4、存儲器接口模塊5、1/2像 素插值濾波器6、 1/4像素插值濾波器7、多路選擇器(MUX) 8和調(diào)整限幅器9，其特征在于整 數(shù)像素存儲器11、整數(shù)像素存儲器112、 bh類像素存儲器3和j類像素存儲器4的輸出端 連接到存儲器接口模塊5的輸入端；存儲器接口模塊5的輸出端分別連接到1/2像素插值 濾波器6和1/4像素插值濾波器7的輸入端；1/2像素插值濾波器6和1/4像素插值濾波 器7的輸出端分別連接到多路選擇器8的輸入端；同時1/2像素插值濾波器6的輸出端分 別連接到bh類像素存儲器3和j類像素存儲器4的輸入端；多路選擇器8的輸出端連接到 調(diào)整限幅器9的輸入端，插值結(jié)果最終通過調(diào)整限幅器9輸出。 上面所述的整數(shù)像素存儲器II和整數(shù)像素存儲器112存儲來自外部SDRAM的待 插值的整數(shù)像素塊，當(dāng)使用其中一個存儲器中的像素塊進(jìn)行插值運算時，另一個存儲器接 收下一個待插值的像素塊。 所述整數(shù)像素存儲器11、整數(shù)像素存儲器112、 bh類像素存儲器3和j類像素存 儲器4采用基于移位寄存器的存儲陣列按照像素的顯示位置來存儲像素塊。
所述基于移位寄存器的存儲陣列，如圖3所示，包括存儲陣列輸入控制器13、存儲 單元陣列14和存儲陣列輸出控制器15 ;存儲陣列輸入控制器13與存儲單元陣列14相連， 控制存儲單元陣列14的存儲過程；存儲單元陣列14與存儲陣列輸出控制器15相連，輸出 控制器控制存儲單元陣列14的讀取過程。基于移位寄存器的存儲陣列能夠從外部SDRAM 讀入擴(kuò)展后的整個待插值塊的數(shù)據(jù)，并按照顯示順序放置于內(nèi)部的各個存儲單元內(nèi)。在輸 出數(shù)據(jù)到插值運算模塊時，可以根據(jù)插值的要求，按照行或者列輸出。對于12X12陣列的 基于移位寄存器的存儲陣列，一次能夠輸出l-12行/列。本發(fā)明所提供的插值電路一次輸 出4行/列； 所述基于移位寄存器的存儲陣列的存儲單元陣列由存儲單元構(gòu)成，如圖3-4所
示，存儲單元陣列14內(nèi)部存儲數(shù)據(jù)按照像素的顯示位置成二維分布，存儲單元16由一組多
路選擇器、一個或門和一組D觸發(fā)器來構(gòu)成；多路選擇器的輸出連接到D觸發(fā)器的輸入端；
或門的輸出連接到D觸發(fā)器的使能端。多路選擇器根據(jù)行列選擇信號選擇行數(shù)據(jù)輸入或者
列數(shù)據(jù)輸入連接到D觸發(fā)器的輸入端。行使能信號與列使能進(jìn)行"邏輯或"操作后連接到
D觸發(fā)器的使能端。D觸發(fā)器的個數(shù)與存儲的像素的位數(shù)相同，本實例中為8位； 如圖2所示，所述1/2像素插值濾波器7包括4個并行放置的四抽頭Fl濾波器
11(-1，5，5，-1)，這四個四抽頭濾波器并行連接，能同時處理四路輸入數(shù)據(jù)； 如圖5所示，所述四抽頭F1濾波器11由4個處理單元20級聯(lián)而成，構(gòu)成輸入廣
播、結(jié)果移動、權(quán)重保持的一維脈動陣列結(jié)構(gòu)；如圖6所示，每個處理單元20由乘法器21、加法器22和D觸發(fā)器23組成，其中乘法器21的輸出連接至加法器22的輸入端，加法器22 的輸出連接至D觸發(fā)器23的輸出端。 如圖2所示，所述1/4像素插值濾波器6包括4個并行放置的四抽頭F2濾波器
10 (1， 7， 7， 1)，這四個四抽頭濾波器并行連接，能同時處理四路輸入數(shù)據(jù)； 如圖2所示，所述調(diào)整限幅器9包括4個并行放置的調(diào)整限幅單元，這個四個調(diào)整
限幅單元并行連接，能同時對4路插值后的像素中間值進(jìn)行調(diào)整限幅處理。 實施例2 : —種利用上述電路進(jìn)行基于AVS運動補償亮度插值運算的方法如圖8所示，步驟 如下 (1)將待插值的像素塊送到整數(shù)像素存儲器I/II ; (2)對整數(shù)像素存儲器I/II內(nèi)的像素值使用1/2像素插值濾波器求水平、垂直半 像素點； (3)對bh類像素存儲器內(nèi)的像素值使用1/2像素插值濾波器求對角半像素點；對 步驟(2)得到垂直或水平半像素點中間值，使用濾波器Fl，選擇同行/列最近的4個半像素 值進(jìn)行濾波，得到中間值j'; (4)使用1/4像素插值濾波器對整數(shù)像素或半像素進(jìn)行濾波求1/4像素點；對于 AVS標(biāo)準(zhǔn)中的a， c， d， n， i， k， f， q位置點，使用濾波器F2，對最近的4個整數(shù)像素與半像素 點進(jìn)行濾波，得到中間值a' ，c' ，d' ，n' ，i' ，k' ，f' ，q';對于AVS標(biāo)準(zhǔn)中的e， g， P，r位置點，將對角整數(shù)像素調(diào)整值與對角半像素j'相加，得到中間值e' ，g' ，p' ，r';
(5)使用調(diào)整限幅器將所要求的插值點的中間值進(jìn)行如下處理
Interpolation = Clipl ((Interpolation' +NUMB) >> numb)
其中Interpolation為要求的分?jǐn)?shù)像素點，Interpolation'為所求的插值點的 中間值，MUMB為4、32、64或512，具體值由所求分?jǐn)?shù)像素點的位置確定，numb為移位數(shù)，值 為3、6、7或IO，具體值由所求分?jǐn)?shù)像素點的位置確定；若求水平或垂直1/2像素點，進(jìn)行步 驟(1) 、 (2)和(4)的計算；若求對角1/2像素，進(jìn)行步驟(1) 、 (2) 、 (3)和(4)的計算；若求 1/4像素，則進(jìn)行步驟(1) 、 (2) 、 (3) 、 (4)和(5)的計算，上述處理后的最終結(jié)果由調(diào)整限幅 器輸出。
權(quán)利要求
一種基于AVS運動補償亮度插值運算的電路，包括整數(shù)像素存儲器I、整數(shù)像素存儲器II、bh類像素存儲器、j類像素存儲器、存儲器接口模塊、1/2像素插值濾波器、1/4像素插值濾波器、多路選擇器(MUX)和調(diào)整限幅器，其特征在于整數(shù)像素存儲器I、整數(shù)像素存儲器II、bh類像素存儲器和j類像素存儲器的輸出端連接到存儲器接口模塊的輸入端；存儲器接口模塊的輸出端分別連接到1/2像素插值濾波器和1/4像素插值濾波器的輸入端；1/2像素插值濾波器和1/4像素插值濾波器的輸出端分別連接到多路選擇器的輸入端；同時1/2像素插值濾波器的輸出端分別連接到bh類像素存儲器和j類像素存儲器的輸入端；多路選擇器的輸出端連接到調(diào)整限幅器的輸入端，插值結(jié)果最終通過調(diào)整限幅器輸出。
2. 如權(quán)利要求1所述的一種基于AVS運動補償亮度插值運算的電路，其特征在于所述 整數(shù)像素存儲器1、整數(shù)像素存儲器II、 bh類像素存儲器和j類像素存儲器采用基于移位 寄存器的存儲陣列按照像素的顯示位置來存儲像素塊。
3. 如權(quán)利要求2所述的一種基于AVS運動補償亮度插值運算的電路，其特征在于所述 基于移位寄存器的存儲陣列包括存儲陣列輸入控制器、存儲單元陣列和存儲陣列輸出控制 器；存儲陣列輸入控制器與存儲單元陣列相連，控制存儲單元陣列的存儲過程；存儲單元 陣列與存儲陣列輸出控制器相連，輸出控制器控制存儲單元陣列的讀取過程。
4. 如權(quán)利要求3所述的一種基于AVS運動補償亮度插值運算的電路，其特征在于所述 基于移位寄存器的存儲陣列的存儲單元陣列由存儲單元構(gòu)成，存儲單元陣列內(nèi)部存儲數(shù)據(jù) 按照像素的顯示位置成二維分布；存儲單元由一組多路選擇器、一個或門和一組D觸發(fā)器 來構(gòu)成；多路選擇器的輸出連接到D觸發(fā)器的輸入端；或門的輸出連接到D觸發(fā)器的使能 端；多路選擇器根據(jù)行列選擇信號選擇行數(shù)據(jù)輸入或者列數(shù)據(jù)輸入連接到D觸發(fā)器的輸入 端；行使能信號與列使能進(jìn)行"邏輯或"操作后連接到D觸發(fā)器的使能端。
5. 如權(quán)利要求1所述的一種基于AVS運動補償亮度插值運算的電路，其特征在于所述 1/2像素插值濾波器包括4個并行放置的四抽頭Fl濾波器(-1， 5， 5，-1)，這四個四抽頭Fl 濾波器并行連接，能同時處理四路輸入數(shù)據(jù)。
6. 如權(quán)利要求5所述的一種基于AVS運動補償亮度插值運算的電路，其特征在于所述 四抽頭F1濾波器由4個處理單元級聯(lián)而成，構(gòu)成輸入廣播、結(jié)果移動、權(quán)重保持的一維脈動 陣列結(jié)構(gòu)；每個處理單元由乘法器、加法器和D觸發(fā)器組成，其中乘法器的輸出連接至加法 器的輸入端，加法器的輸出連接至D觸發(fā)器的輸出端。
7. 如權(quán)利要求1所述的一種基于AVS運動補償亮度插值運算的電路，其特征在于所述 1/4像素插值濾波器包括4個并行放置的四抽頭F2濾波器(1， 7， 7， 1)，這四個四抽頭F2濾 波器并行連接，能同時處理四路輸入數(shù)據(jù)。
8. 如權(quán)利要求1所述的一種基于AVS運動補償亮度插值運算的電路，其特征在于所述 調(diào)整限幅器包括4個并行放置的調(diào)整限幅單元，這個四個調(diào)整限幅單元并行連接，能同時 對4路插值后的像素中間值進(jìn)行調(diào)整限幅處理。
9. 一種利用權(quán)利要求1所述電路進(jìn)行基于AVS運動補償亮度插值運算的方法，步驟如下(1) 將待插值的像素塊送到整數(shù)像素存儲器I/II ;(2) 對整數(shù)像素存儲器I/n內(nèi)的像素值使用1/2像素插值濾波器求水平、垂直半像素點；(3) 對bh類像素存儲器內(nèi)的像素值使用1/2像素插值濾波器求對角半像素點；對步驟(2)得到垂直或水平半像素點中間值，使用濾波器Fl，選擇同行/列最近的4個半像素值進(jìn) 行濾波，得到中間值j';(4) 使用1/4像素插值濾波器對整數(shù)像素或半像素進(jìn)行濾波求l/4像素點；對于AVS標(biāo) 準(zhǔn)中的a， c， d， n， i， k， f ， q位置點，使用濾波器F2，對最近的4個整數(shù)像素與半像素點進(jìn)行 濾波，得到中間值a' ，c' ，d' ，n' ，i' ，k' ，f' ，q';對于AVS標(biāo)準(zhǔn)中的e， g， p， r位置 點，將對角整數(shù)像素調(diào)整值與對角半像素j'相加，得到中間值e' ，g' ，p' ，r';(5) 使用調(diào)整限幅器將所要求的插值點的中間值進(jìn)行如下處理 Interpolation = Clipl ((Interpolation' +NUMB) >> numb)其中Interpolation為要求的分?jǐn)?shù)像素點，Interpolation'為所求的插值點的中間 值，MUMB為4、32、64或512，具體值由所求分?jǐn)?shù)像素點的位置確定，皿mb為移位數(shù)，值為3、 6、7或IO，具體值由所求分?jǐn)?shù)像素點的位置確定；若求水平或垂直1/2像素點，進(jìn)行步驟 (1) 、 (2)和(4)的計算；若求對角1/2像素，進(jìn)行步驟(1) 、 (2) 、 (3)和(4)的計算；若求1/4 像素，則進(jìn)行步驟(1)、 (2)、 (3)、 (4)和(5)的計算，上述處理后的最終結(jié)果由調(diào)整限幅器 輸出。
全文摘要
一種基于AVS運動補償亮度插值運算的電路及方法，屬音視頻數(shù)字編解碼技術(shù)領(lǐng)域，電路包括整數(shù)像素存儲器I和II、bh和j類像素存儲器、存儲器接口模塊、1/2和1/4像素插值濾波器、多路選擇器和調(diào)整限幅器，整數(shù)像素存儲器I和II、bh和j類像素存儲器的輸出接到存儲器接口模塊的輸入；存儲器接口模塊輸出分別連到1/2和1/4像素插值濾波器的輸入；1/2和1/4像素插值濾波器的輸出分別接到多路選擇器的輸入；1/2像素插值濾波器輸出分別接到bh和j類像素存儲器的輸入；多路選擇器輸出接到調(diào)整限幅器的輸入，插值結(jié)果由調(diào)整限幅器輸出。本發(fā)明采用提高系統(tǒng)并行度的手段進(jìn)行插值運算，有效地提高了系統(tǒng)的性能。
文檔編號H04N7/46GK101778280SQ20101001144
公開日2010年7月14日 申請日期2010年1月14日 優(yōu)先權(quán)日2010年1月14日
發(fā)明者王方晴, 王祖強 申請人:山東大學(xué)