專利名稱：應(yīng)用sfec的光傳送網(wǎng)中總線位寬變換實(shí)現(xiàn)方法及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及OTN光傳送網(wǎng)的編解碼技術(shù)，具體涉及應(yīng)用SFEC的光傳送網(wǎng)中總線位 寬變換實(shí)現(xiàn)方法及電路。
背景技術(shù)：
隨著網(wǎng)絡(luò)化時(shí)代的到來，人們對(duì)信息的需求與日倶增。由于光通信技術(shù)具有巨大
的帶寬資源和相對(duì)低廉的制造成本，因此，目前OTN作為下一代寬帶通信網(wǎng)的基礎(chǔ)，并作為
信息傳輸技術(shù)的重要支撐平臺(tái)，在未來信息社會(huì)中將會(huì)起著十分重要的作用。 隨著人們對(duì)信息需求的日趨增長(zhǎng)，極大地拓展了電信網(wǎng)對(duì)光通信系統(tǒng)的需求空間
并剌激了光通信系統(tǒng)自身技術(shù)的飛速發(fā)展。進(jìn)一步增加傳輸系統(tǒng)的容量與降低每比特傳輸
成本的較好的辦法就是光波分復(fù)用(W匿)技術(shù)的使用。近年來，隨著波分復(fù)用技術(shù)的大量
應(yīng)用與發(fā)展，使一對(duì)光纖上的信息傳輸總速率已在向太比特每秒的數(shù)量級(jí)進(jìn)軍。 由于通信技術(shù)的發(fā)展和新業(yè)務(wù)的不斷涌現(xiàn)，特別是IP業(yè)務(wù)的迅猛崛起，導(dǎo)致全球
信息量呈數(shù)量級(jí)增長(zhǎng)，通信業(yè)務(wù)由傳統(tǒng)單一的電話業(yè)務(wù)向高速IP數(shù)據(jù)和多媒體為代表的
寬帶業(yè)務(wù)，對(duì)通信網(wǎng)絡(luò)的帶寬和容量提出了越來越高的要求。然而，光纖通信網(wǎng)絡(luò)的許多不
利因素影響了其傳輸性能。隨著光通信系統(tǒng)向超高速、超大容量與超長(zhǎng)距離方向的發(fā)展以
及同步數(shù)字系列(SDH)體系結(jié)構(gòu)、摻鉺光纖放大器(EDFA)的應(yīng)用、密集波分復(fù)用(DWDM)系
統(tǒng)、全光網(wǎng)及光交叉連接(0XC)等技術(shù)在光纖通信系統(tǒng)中不斷應(yīng)用，加之器件性能不斷改
善，系統(tǒng)速率得到了跳躍式地提升，系統(tǒng)容量得到了成倍的擴(kuò)大。但傳輸?shù)挠行院涂煽啃?br> 是一對(duì)矛盾體，更高的單信道速率、更小的信道間隔和更遠(yuǎn)的無電中繼傳輸距離的同時(shí)，色
散、色散斜率、偏振模色散、非線性效應(yīng)(四波混頻、交叉相位調(diào)制等)、放大自發(fā)輻射噪聲
積累、接收機(jī)性能等也成為限制系統(tǒng)性能的主要因素。光通信容量的擴(kuò)大也會(huì)引起一系列
諸如各路光信號(hào)之間的串?dāng)_，信號(hào)的同步、定時(shí)、恢復(fù)的問題。這些問題會(huì)引起光通信系統(tǒng)
中誤碼的產(chǎn)生，降低通信的可靠性。通信可靠性的降低最終又制約了通信質(zhì)量的提高、多路
復(fù)用的大規(guī)模應(yīng)用以及通信設(shè)備成本的降低等等，因而會(huì)阻礙光通信系統(tǒng)的發(fā)展。 而前向糾錯(cuò)(FEC)編碼技術(shù)是力求用最少的冗余來糾正盡可能多的錯(cuò)誤，在速率
和可靠性之間找到一個(gè)最佳的平衡點(diǎn)。所以采用FEC技術(shù)來降低光通信系統(tǒng)中的誤碼率，
則不會(huì)過多地加大系統(tǒng)成本，但卻可明顯地改善光通信系統(tǒng)的誤碼率性能，從而提高系統(tǒng)
通信的可靠性。 FEC技術(shù)在高速光通信系統(tǒng)中應(yīng)用，具有能夠延長(zhǎng)光信號(hào)傳輸距離，降低光發(fā)射機(jī) 發(fā)射功率等優(yōu)點(diǎn)。FEC技術(shù)最早在超長(zhǎng)距離的海底光纜系統(tǒng)中得到應(yīng)用，隨著陸地光通信系 統(tǒng)的發(fā)展，單信道速率的提高，F(xiàn)EC技術(shù)的應(yīng)用將成為降低設(shè)備要求容限和系統(tǒng)組網(wǎng)成本的 優(yōu)選方案之一。理論和實(shí)踐均已經(jīng)證明FEC技術(shù)是改善長(zhǎng)途大容量光通信系統(tǒng)性能的一種 有效方法。在光通信系統(tǒng)中利用FEC技術(shù)可以使系統(tǒng)能夠容許光通信線路中FEC譯碼前有 比較大的線路比特誤碼率(BER)(大于10—12)， FEC的應(yīng)用容許放寬對(duì)系統(tǒng)的光參數(shù)的要求 和以較低的成本構(gòu)建長(zhǎng)途大容量光通信系統(tǒng)。
但隨著光通信系統(tǒng)向更長(zhǎng)距離、更大容量和更高速度的日益發(fā)展，光纖中的傳輸 效應(yīng)(如色散、PMD和非線性效應(yīng)等)會(huì)嚴(yán)重影響傳輸速率和傳輸距離的進(jìn)一步提高。因 而有必要研究性能更好的SFEC碼型，使其獲得更高的凈編碼增益和更好的糾錯(cuò)性能。
近來，ITU-T針對(duì)光通信系統(tǒng)開展了 FEC碼的研究，相繼提出了若干與此相關(guān)的建 議(如G. 975、 G. 709和G. 975. 1等)，其中ITU—T G. 975. 1 (高速DWDM海底系統(tǒng)中的前向 糾錯(cuò))中定義了 8種SFEC的碼型和編碼規(guī)則，其中的I. 4種SFEC碼型為外碼RS(1023， 1007)+內(nèi)碼BCH(2040， 1952)的級(jí)聯(lián)碼，其中外碼的伽邏華域?yàn)镚F (21Q)，這意味著每一個(gè)外 碼RS(1023，1007)的碼元符號(hào)為lObit，因此在進(jìn)行外碼編碼時(shí)需要將入口的總線位寬變 換成10的倍數(shù)，而內(nèi)碼BCH(2040， 1952)碼是一個(gè)定義在伽邏華域GF(211)上的二進(jìn)制碼， 每一 OTN幀中有64個(gè)BCH(2040， 1952)碼字，由此需要將外碼編碼后的以10為倍數(shù)的總線 位寬變換成以64為倍數(shù)的總線位寬。 但I(xiàn)TU_T G. 975. 1建議中對(duì)I. 4超強(qiáng)FEC碼型的這種總線變換具體實(shí)現(xiàn)并未提及， 這些都會(huì)給硬件設(shè)計(jì)人員帶來設(shè)計(jì)上的困難。 綜上所述，現(xiàn)有I. 4超強(qiáng)FEC技術(shù)在硬件電路實(shí)現(xiàn)方面具有如下不足 1、ITU_T G. 975. 1建議中只是簡(jiǎn)單的描述了 I. 4SFEC碼型和編碼規(guī)則并未提及具
體編譯碼的硬件實(shí)現(xiàn)方法； 2、ITU_T G. 975. 1建議中對(duì)I. 4SFEC中需要的不同的伽邏華域上的總線變換未曾 提及。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是解決應(yīng)用SFEC編碼規(guī)則的OTN系統(tǒng)存在總線位寬 不匹配的問題。 為了解決上述技術(shù)問題，本發(fā)明所采用的技術(shù)方案是提供一種應(yīng)用SFEC的光傳 送網(wǎng)中總線位寬變換實(shí)現(xiàn)方法，包括以下步驟 S10、將從64位系統(tǒng)總線輸入的OTN幀的數(shù)據(jù)按外碼RS(1023， 1007)編碼規(guī)則編 碼后存入緩存M，緩存M由8塊RAM構(gòu)成，每塊RAM的大小分別為1530 X 10，緩存M的讀寫 時(shí)鐘與系統(tǒng)總線時(shí)鐘頻率相同； S20、每次分別從緩存M的8塊RAM中讀取10個(gè)RS(1023,1007)編碼數(shù)據(jù)并按內(nèi) 碼BCH(2040， 1952)編碼規(guī)則編碼后存入緩存N，緩存N由8塊RAM構(gòu)成，每塊RAM的大小分 別為244X64，緩存N的讀寫時(shí)鐘與系統(tǒng)總線時(shí)鐘頻率相同； S30、依次從緩存N的8塊RAM中輸出64個(gè)BCH(2040， 1952)編碼數(shù)據(jù)至64位系 統(tǒng)總線。 上述方法中，緩存M中的RAM均為雙口 RAM，并以地址765為界劃分為Al和Bl兩 個(gè)區(qū)，讀A1區(qū)時(shí)，寫B(tài)1區(qū)，讀B1區(qū)時(shí)，寫A1區(qū)。
步驟S10包括以下步驟 S101、根據(jù)SFEC外碼RS (1023， 1007)編碼規(guī)則將緩存M的每一個(gè)RAM地址劃分為 RS(0)-RS(15)16組地址，其中RS(0)-RS(14)以RS (1023， 1007)的縮短碼RS (781， 765)為編 碼規(guī)則，RS(15)以RS (778， 762)為編碼規(guī)則； S102、將從64位系統(tǒng)總線輸入的一幀OTN數(shù)據(jù)依次寫進(jìn)緩存M的每塊RAM中，
5寫入的規(guī)則是，0TN幀中的FEC開銷字節(jié)不寫入緩存M， 一幀OTN數(shù)據(jù)按照bit傳送順 序以10X765為單位分別對(duì)應(yīng)寫入每塊RAM中RS(0)-RS(15)對(duì)應(yīng)的地址單元中，其中 RS (0) -RS (7)分別對(duì)應(yīng)Al區(qū)，RS (8) -RS (15)分別對(duì)應(yīng)Bl區(qū)，當(dāng)開始寫RAM的0#地址時(shí)，送 出一個(gè)緩存M的Bl區(qū)編碼指示信號(hào)，當(dāng)開始寫765#地址時(shí)，送出一個(gè)緩存M的Al區(qū)編碼 指示信號(hào)。 緩存N由8塊相同的RAM構(gòu)成，該RAM為雙口 RAM,并以地址122為界劃分為A2區(qū) 和B2區(qū)，讀A2區(qū)時(shí)，寫B(tài)2區(qū)，讀B2區(qū)時(shí)，寫A2區(qū)。
所述的步驟S20包括以下步驟 S201、當(dāng)檢測(cè)到緩存M的A1區(qū)編碼指示信號(hào)時(shí)，緩存N—次讀取緩存M中Al區(qū)RAM 中的80bit數(shù)據(jù)，當(dāng)檢測(cè)到緩存M的Bl區(qū)編碼指示信號(hào)時(shí)，緩存N —次讀取緩存M中Bl區(qū) 中的80bit數(shù)據(jù)； S202、將緩存M輸出的80bit數(shù)據(jù)依次分配到緩存N中的RAM中，其中RS (0) -RS (7) 分別對(duì)應(yīng)A2區(qū)，RS (8) -RS (15)分別對(duì)應(yīng)B2區(qū)，當(dāng)開始寫RAM的0#地址時(shí)，送出一個(gè)緩存N 的A2區(qū)編碼指示信號(hào)，當(dāng)開始寫122#地址時(shí)，送出一個(gè)緩存N的B2區(qū)編碼指示信號(hào)；
S203、緩存N中的每塊RAM緩存兩個(gè)外碼編碼后不同RS地址的數(shù)據(jù)；具體為1#RAM 緩存外碼RS (0)和RS (8)中的編碼數(shù)據(jù)，2#RAM緩存外碼RS碼字的1#和9#RS碼編碼數(shù)據(jù)， 3#RAM緩存外碼RS碼字的2#和10#RS碼編碼數(shù)據(jù)，4#RAM緩存外碼RS碼字的3#和11#RS 碼編碼數(shù)據(jù)，5#RAM緩存外碼RS碼字的4#和12#RS碼編碼數(shù)據(jù)，6#RAM緩存外碼RS碼字的 5#和13#RS碼編碼數(shù)據(jù)，7#RAM緩存外碼RS碼字的6#和14#RS碼編碼數(shù)據(jù)，8#RAM緩存外 碼RS碼字的7#和15#RS碼編碼數(shù)據(jù)； S204、當(dāng)檢測(cè)到緩存N中A2區(qū)編碼指示信號(hào)時(shí)，從緩存N的B2區(qū)的第1#RAM的 122#地址開始讀操作，依次讀完1#RAM的B2區(qū)后，接著讀2#RAM的B2區(qū)，直到1_8#RAM的B2 區(qū)數(shù)據(jù)都讀完為止；當(dāng)檢測(cè)到緩存N的B2區(qū)編碼指示信號(hào)時(shí)，從緩存N的A2區(qū)的第1#RAM 的0#地址開始讀操作，依次讀完1#RAM的A2區(qū)后，接著讀2#RAM的A2區(qū)，直到1_8#RAM的 A2區(qū)數(shù)據(jù)都讀完為止。 本發(fā)明還提供了一種應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換電路，包括緩存M和緩 存N，緩存M由8塊RAM構(gòu)成，每塊RAM的大小分別為1530 X 10 ;緩存N由8塊RAM構(gòu)成，每 塊RAM的大小分別為244X64。 上述電路中，緩存M中的RAM均為雙口 RAM,該RAM以地址765為界劃分為Al和 B1兩個(gè)區(qū)，讀A1區(qū)時(shí)，寫B(tài)1區(qū)，讀B1區(qū)時(shí)，寫A1區(qū)。 緩存N中的RAM均為雙口 RAM,并以地址122為界劃分為A2區(qū)和B2區(qū)，讀A2區(qū) 時(shí)，寫B(tài)2區(qū)，讀B2區(qū)時(shí)，寫A2區(qū)。 本發(fā)明，通過對(duì)緩存的讀寫操作的控制，完成了輸入64位寬到外碼所要求的80位 寬的總線變換以及從80位寬的總線再到64位寬總線的變換，實(shí)現(xiàn)方法簡(jiǎn)便有效、操作性 強(qiáng)。


圖1為OTN幀結(jié)構(gòu)示意圖；
圖2為SFEC結(jié)構(gòu)示意 圖3為SFEC外碼RS(1023， 1007)編碼示意圖； 圖4為SFEC內(nèi)碼BCH(2040， 1952)編碼示意圖; 圖5為本發(fā)明的流程示意圖； 圖6為本發(fā)明緩存M結(jié)構(gòu)示意圖； 圖7為本發(fā)明緩存N結(jié)構(gòu)示意圖。
具體實(shí)施例方式
本發(fā)明提供了一種應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換的實(shí)現(xiàn)方法及電路，用 于實(shí)現(xiàn)OTN幀的64位輸入總線位寬到SFEC外碼RS(1023， 1007)編碼處理所需的80位 總線位寬的變換處理以及經(jīng)SFEC外碼RS(1023， 1007)編碼處理后80位總線位寬到內(nèi)碼 BCH(2040， 1952)編碼所需的64位總線位寬的變換處理，以適應(yīng)SFEC外碼RS(1023， 1007) 編碼處理以及SFEC內(nèi)碼BCH(2040， 1952)編碼處理。 為更好地理解本發(fā)明，下面首先介紹SFEC外碼RS(1023， 1007)和內(nèi)碼BCH(2040， 1952)的編碼原理。 ITU_T G. 709建議中規(guī)定的OTN幀結(jié)構(gòu)如圖1所示，該幀結(jié)構(gòu)為4行、4080列的 塊狀字節(jié)結(jié)構(gòu)，其中前面16列為OTN的開銷區(qū)域、17 3824列之間為凈荷區(qū)域、3825 4080列之間為前向糾錯(cuò)FEC開銷區(qū)域，因此，一個(gè)完整的OTN幀比特?cái)?shù)為4X4080X8 = 130560bits，ITU_T G. 975. 1中規(guī)定一個(gè)完整OTN幀中將最先傳送的比特編號(hào)為otu
，緊 接著otu[l]，一直編號(hào)到最后傳送的比特otu[130559]，至此一個(gè)完整的0TN幀編號(hào)完畢。
ITU_T G. 795. 1中I. 4超強(qiáng)前向糾錯(cuò)SFEC的結(jié)構(gòu)見圖2所示，該超強(qiáng)FEC由外碼 和內(nèi)碼級(jí)聯(lián)而成，外碼為伽邏華域GF(21,上的RS(1023，1007)，內(nèi)碼為伽邏華域GF(211)上 的BCH(2040， 1952)，其中RS(1023， 1007)為多進(jìn)制BCH碼，BCH(2040， 1952)為二進(jìn)制BCH 碼。 圖3為外碼RS (1023， 1007)的編碼規(guī)則，根據(jù)OTN幀結(jié)構(gòu)，OTN幀中除去FEC開銷字 節(jié)后的總bit數(shù)為4X 3824X 8 = 122368bits，這些比特被分成16組，前15組用RS (1023， 1007)碼的縮短碼RS(781，765)進(jìn)行編碼，這15個(gè)RS(1023， 1007)碼的縮短碼RS(781， 765)依次編號(hào)為RS(0)-RS(14)，最后一組第16組用RS(1023， 1007)碼的縮短碼RS(778， 762)進(jìn)行編碼并編號(hào)為RS(15);將OTN幀中最先傳送的bit編號(hào)為odu[O]，緊接著傳送 的編號(hào)為odu[l]，依次類推，直到編號(hào)到odu[122367]為止，此時(shí)一個(gè)完整OTN幀編號(hào)結(jié) 束，編號(hào)中不包括OTN中的FEC開銷字節(jié)。由此，整個(gè)外碼編碼流程如下odu
-odu[9] 這IO比特構(gòu)成第一個(gè)RS(781，765)碼RS(O)的第一個(gè)碼元符號(hào)，odu[10]-odu[19]構(gòu)成 RS(O)的第二個(gè)碼元符號(hào)，依次類推，odu[7640]-odu[76499]構(gòu)成RS(O)的第765個(gè)碼元符 號(hào)，至此RS(O)碼的信息部分編碼完畢，緊接著產(chǎn)生160比特的RS(O)碼的效驗(yàn)比特，整個(gè) 一個(gè)完整的RS(O)碼編碼完畢，ITU_T G. 975. 1中規(guī)定將odu
-odu[7649]這7650比特 對(duì)應(yīng)的依次編號(hào)為OTN幀的otu
-otu[7649]， RS(O)碼的160比特效驗(yàn)位順次的編號(hào)為 otu [7650]-otu [7809]，這樣就將第一個(gè)完整的RS(O)碼的所有碼元對(duì)應(yīng)地映射到了 OTN幀 的相應(yīng)位置。 按照這種規(guī)律，依次對(duì)RS(1)-RS(15)進(jìn)行編碼，在編碼RS(15)也就是RS(778， 762)的最后一個(gè)信息碼元符號(hào)也就是第762個(gè)碼元符號(hào)時(shí)，由于此時(shí)OTN幀只剩下odu [122360]-odu [122367]這8個(gè)比特未進(jìn)行編碼，故在編碼RS(15)的第762個(gè)碼元符號(hào) 時(shí)，將odu[122360]-odu[122367]這8個(gè)比特置于第762個(gè)碼元符號(hào)的低位，高位加2bit 的O，這樣湊成10比特的碼元符號(hào)參與RS(15)碼的后面的160比特效驗(yàn)位計(jì)算，但在傳送 時(shí)，該2bit是不傳送的，僅僅用于效驗(yàn)位的計(jì)算，也不會(huì)對(duì)應(yīng)的映射到OTN幀的區(qū)域中，這 樣處理完成后，即可接著進(jìn)行RS(15)最后160比特效驗(yàn)位的產(chǎn)生，由此可以完成SFEC外碼 RS(1023， 1007)對(duì)一個(gè)完整OTN幀的編碼。 在SFEC外碼RS (1023， 1007)編碼的基礎(chǔ)上還需要進(jìn)行內(nèi)碼BCH(2040， 1952)的編 碼，OTN幀外碼編碼完成后，產(chǎn)生的總的比特?cái)?shù)為不包括FEC開銷字節(jié)的OTN幀的總比特 數(shù)122368+所有的效驗(yàn)比特?cái)?shù)2560 = 124928，對(duì)應(yīng)的編號(hào)為otu
-otu[124927];
內(nèi)碼BCH(2040， 1952)編碼規(guī)則見圖4所示，ITU_T G. 975. 1建議中規(guī)定外碼編碼 后的124928bit分成64組，每組1952bit，由此構(gòu)成64個(gè)內(nèi)碼BCH(2040， 1952)的信息碼元 部分，64個(gè)內(nèi)碼BCH(2040， 1952)依次編號(hào)為BCH[O] 、 BCH[l]直到BCH[63] ， BCH碼信息碼 元分配規(guī)則如下otu[O]為BCH(O)碼的第一個(gè)碼元，otu[l]為BCH(l)碼的第一個(gè)碼元，依 次類推，otu[63]為BCH(63)碼的第一個(gè)碼元，otu[64]為BCH(O)碼的第二個(gè)碼元，循環(huán)重 復(fù)，這樣124928bit剛好映射到64個(gè)BCH(2040， 1952)碼的信息碼元位置，每個(gè)BCH(2040， 1952)碼根據(jù)各自信息碼元會(huì)產(chǎn)生88bit的效驗(yàn)碼元，這64組88bit的效驗(yàn)碼元映射分配 規(guī)則如下BCH[O]的第一個(gè)效驗(yàn)碼元分配為otu[124928]， BCH[l]的第一個(gè)效驗(yàn)碼元分配 為otu[124929]，依次類推，BCH[63]的第一個(gè)效驗(yàn)碼元分配為otu[124991] ，BCH[O]的第二 個(gè)效驗(yàn)碼元分配為otu[124992]，循環(huán)重復(fù)直到所有的效驗(yàn)碼元分配完畢，這樣經(jīng)過SFEC 的外碼和內(nèi)碼編碼以后產(chǎn)生了一個(gè)完整OTN幀的所有比特，124928+64X88 = 130560bit， 圖4中的bit傳送順序?yàn)閺淖笾劣?，從上至下?本發(fā)明提供的方法是使用一定數(shù)量的RAM來實(shí)現(xiàn)ITU_T G. 975. 1中SFEC編碼輸 入總線64位寬到SFEC外碼RS(1023， 1007)所要求的以10為倍數(shù)的80位總線位寬，再用 一定數(shù)量的RAM來實(shí)現(xiàn)外碼編碼后的以10為倍數(shù)的80位總線位寬到總線位寬為64的轉(zhuǎn) 換，以滿足內(nèi)碼BCH(2040， 1952)的編碼要求，如圖5所示，具體包括以下步驟
S10、將從64位系統(tǒng)總線輸入的0TN幀的數(shù)據(jù)按外碼RS(1023， 1007)編碼規(guī)則編 碼后存入緩存M，緩存M由8塊RAM構(gòu)成，每塊RAM的大小分別為1530 X 10，緩存M的讀寫 時(shí)鐘與系統(tǒng)總線時(shí)鐘頻率相同； S20、每次分別從緩存M的8塊RAM中讀取10個(gè)RS(1023， 1007)編碼數(shù)據(jù)并按內(nèi) 碼BCH (2040， 1952)編碼規(guī)則編碼后存入緩存N，緩存N由8塊RAM構(gòu)成，每塊RAM的大小分 別為244X64，緩存N的讀寫時(shí)鐘與系統(tǒng)總線時(shí)鐘頻率相同； S30、依次從緩存N的8塊RAM中輸出64個(gè)BCH(2040， 1952)編碼數(shù)據(jù)至64位系 統(tǒng)總線。 步驟SIO的具體實(shí)施如圖6所示，緩存M由8塊RAM構(gòu)成，每塊RAM(雙口 RAM,A 口 寫，B 口讀)的深度和寬度分別為1530X10，剛好可以將一個(gè)完整的0TN幀中除去FEC開銷 字節(jié)后的所有數(shù)據(jù)寫進(jìn)8塊RAM中，每塊RAM以地址765為界，分成Al區(qū)(地址空間0-764) 和B1區(qū)(地址空間765-1529)，當(dāng)寫A1區(qū)，就讀B1區(qū)，當(dāng)寫B(tài)1區(qū)時(shí)，就讀A1區(qū)，輸入的 64bit數(shù)據(jù)中MSB(MostSignificant Bit,最高有效位)為bit O，LSB(Lest Significant Bit，最低有效位)為bit 63。
緩存M的寫方法為在OTN幀起始時(shí)刻的第一個(gè)時(shí)鐘周期之內(nèi)，將輸入的64位寬 數(shù)據(jù)中的60bit寫進(jìn)1#-6#RAM中的0#地址，并寄存4bit數(shù)據(jù)，其中1#RAM的0#地址寫輸入 的64bit數(shù)據(jù)的9:0， 2#RAM的0#地址寫輸入的64bit數(shù)據(jù)的19:10， 3#RAM的0#地址寫輸入 的64bit數(shù)據(jù)的29:20，4#RAM的0#地址寫輸入的64bit數(shù)據(jù)的39:30，5#RAM的0#地址寫 輸入的64bit數(shù)據(jù)的49:40，6#RAM的0#地址寫輸入的64bit數(shù)據(jù)的59:50， 1#_6#RAM中的 0#她址的數(shù)據(jù)是在一個(gè)時(shí)鐘周期之內(nèi)同時(shí)寫進(jìn)去的，下一個(gè)時(shí)鐘周期，同時(shí)寫7#、8#RAM的 0#地址，同時(shí)寫lft-4ftRAM的1#地址，其中7ftRAM的寫數(shù)據(jù)為本時(shí)鐘周期的5: Obit數(shù)據(jù)對(duì) 應(yīng)放進(jìn)10bit中的[9:4]，上一時(shí)鐘周期寄存的4bit數(shù)據(jù)[63:60]放進(jìn)10bit中的[3:0]， 8SRAM的0ft地址寫本時(shí)鐘周期輸入的64bit數(shù)據(jù)的15:6，lftRAM的1#地址寫本時(shí)鐘周期輸 入的64bit數(shù)據(jù)的25:16， 2#RAM的1#地址寫本時(shí)鐘周期輸入的64bit數(shù)據(jù)的35:26， 3#RAM 的1#地址寫本時(shí)鐘周期輸入的64bit數(shù)據(jù)的45:36，4#RAM的1#地址寫本時(shí)鐘周期輸入的 64bit數(shù)據(jù)的55:46，同時(shí)寄存本時(shí)鐘周期的[63:56]bit的數(shù)據(jù)，依照這種寫規(guī)律，完成整 個(gè)OTN幀數(shù)據(jù)的寫入。按照外碼RS(1023， 1007)編碼的RS(15)中的第762個(gè)碼元符號(hào)的 填充2bit "0"的規(guī)則，在第5#RAM的第1529#地址寫數(shù)據(jù)時(shí)，數(shù)據(jù)位的[9:8]bit填充2個(gè) bit "0"。 每當(dāng)寫方向開始寫RAM的0#地址時(shí)，送出一個(gè)時(shí)鐘寬度的高電平Bl區(qū)RS編碼 指示信號(hào)，以指示RS編碼器可以從緩存的Bl區(qū)中讀取數(shù)據(jù)開始RS編碼，當(dāng)寫方向開始寫 765#地址時(shí)，送出另一個(gè)時(shí)鐘寬度的高電平Al區(qū)RS編碼指示信號(hào)，以指示RS編碼器可以 從緩存的A1區(qū)中讀取數(shù)據(jù)開始RS編碼，經(jīng)過這樣的寫方法后，RS(0)-RS(7)的第一個(gè)起始 碼元符號(hào)分別落在了緩存M的A1區(qū)中的不同的8塊RAM上，具體為RS(O)的第一個(gè)碼元 符號(hào)落在了 1#RAM， RS(l)的第一個(gè)碼元符號(hào)落在了 6#RAM， RS(2)的第一個(gè)碼元符號(hào)落在 了 3#RAM， RS(3)的第一個(gè)碼元符號(hào)落在了 8#RAM， RS(4)的第一個(gè)碼元符號(hào)落在了 5#RAM， RS(5)的第一個(gè)碼元符號(hào)落在了 2#RAM， RS(6)的第一個(gè)碼元符號(hào)落在了 7#RAM， RS(7)的 第一個(gè)碼元符號(hào)落在了 4ftRAM，這樣就為一個(gè)時(shí)鐘周期內(nèi)同時(shí)讀出8塊RAM中Al區(qū)的 RS(0)-RS(7)的碼元符號(hào)創(chuàng)造了條件。同理RS(8)-RS(15)的第一個(gè)起始碼元符號(hào)分別落在 了緩存M的B1區(qū)中不同的8塊RAM上。這樣也為一個(gè)時(shí)鐘周期內(nèi)同時(shí)讀出8塊RAM中B1 區(qū)的RS(8)-RS(15)的碼元符號(hào)創(chuàng)造了條件。 緩存M讀方法為當(dāng)檢查到一個(gè)時(shí)鐘寬度的高電平A1區(qū)RS編碼指示信號(hào)時(shí)， 開始讀緩存M中的8塊RAM的Al區(qū)，每個(gè)時(shí)鐘周期讀取8塊RAM中的不同的地址獲得 RS(0)-RS(7)中相同序號(hào)的碼元符號(hào)，這樣每個(gè)時(shí)鐘周期都能獲得RS(0)-RS(7)中的每個(gè) RS碼lObit總共80bit數(shù)據(jù)，例如，當(dāng)Al區(qū)RS編碼指示信號(hào)為高時(shí)
第一個(gè)時(shí)鐘周期讀取方法如下 1#RAM的0#地址，得到RS (0)第1號(hào)碼元lObit數(shù)據(jù)；
2#RAM的478#地址；得到RS (5)第1號(hào)碼元lObit數(shù)據(jù)；
3#RAM的191#地址；得到RS (2)第1號(hào)碼元lObit數(shù)據(jù)；
4#RAM 669#地址；得到RS (7)第1號(hào)碼元lObit數(shù)據(jù)；
5#RAM的382#地址；得到RS (4)第1號(hào)碼元lObit數(shù)據(jù)；
6#RAM的95#地址；得到RS (1)第1號(hào)碼元10bi t數(shù)據(jù)；
7#RAM的573#地址；得到RS (6)第1號(hào)碼元lObit數(shù)據(jù)；
8#RAM的286#地址；得到RS (3)第1號(hào)碼元10bit數(shù)據(jù)；
第二個(gè)時(shí)鐘周期讀取方法如下 2#RAM的0#地址，得到RS (0)第2號(hào)碼元10bit數(shù)據(jù)；
3#RAM的478#地址；得到RS (5)第2號(hào)碼元10bit數(shù)據(jù)；
4#RAM的191#地址；得到RS (2)第2號(hào)碼元10bit數(shù)據(jù)；
5#RAM的669#地址；得到RS (7)第2號(hào)碼元lObit數(shù)據(jù)；
6#RAM的382#地址；得到RS (4)第2號(hào)碼元10bit數(shù)據(jù)；
7#廳的95#地址；得到RS (1)第2號(hào)碼元lObit數(shù)據(jù);
8謹(jǐn)M的573#地址；得到RS (6)第2號(hào)碼元lObit數(shù)據(jù);
1#RAM的287#地址；得到RS(3)第2號(hào)碼元lObit數(shù)據(jù)； 按照這種規(guī)律讀下去可以每個(gè)時(shí)鐘周期獲得8個(gè)不同RS碼的數(shù)據(jù)，從而可以進(jìn)行 8個(gè)不同RS碼的并行編碼處理，雖然每個(gè)RS碼編碼產(chǎn)生效驗(yàn)bit時(shí)，會(huì)停止從緩存M中讀 取數(shù)據(jù)，但由于80 > 64，不會(huì)造成數(shù)據(jù)在緩存M中的堆積現(xiàn)象。 當(dāng)檢查到一個(gè)時(shí)鐘寬度的高電平Bl區(qū)RS編碼指示信號(hào)時(shí)，開始讀緩存M中的8 塊RAM的B1區(qū)，每個(gè)時(shí)鐘周期讀取8塊RAM中的不同的地址獲得RS(8)-RS(15)中相同序 號(hào)的碼元符號(hào)，這樣每個(gè)時(shí)鐘周期都能獲得RS(8)-RS(15)中的每個(gè)RS碼10bit總共80bit 數(shù)據(jù)，例如，當(dāng)Bl區(qū)RS編碼指示信號(hào)為高時(shí)
第一個(gè)時(shí)鐘周期讀取方法如下 1#RAM的765#地址，得到RS (8)第1號(hào)碼元lObit數(shù)據(jù)；
2#RAM的1243#地址；得到RS(13)第1號(hào)碼元lObit數(shù)據(jù)；
3#RAM的956#地址；得到RS (10)第1號(hào)碼元lObit數(shù)據(jù)；
4#RAM的1434#地址；得到RS (15)第1號(hào)碼元lObit數(shù)據(jù)；
5#廳的1147#地址；得到RS(12)第1號(hào)碼元lObit數(shù)據(jù);
6#RAM的860#地址；得到RS(9)第1號(hào)碼元10bit數(shù)據(jù)；
7#RAM的1338#地址；得到RS (14)第1號(hào)碼元lObit數(shù)據(jù);
8#RAM的1051#地址；得到RS(ll)第1號(hào)碼元lObit數(shù)據(jù)；
第二個(gè)時(shí)鐘周期讀取方法如下 2#RAM的765#地址，得到RS (8)第2號(hào)碼元lObit數(shù)據(jù)；
3#RAM的1243#地址；得到RS (13)第2號(hào)碼元lObit數(shù)據(jù)；
4#RAM的956#地址；得到RS (10)第2號(hào)碼元lObit數(shù)據(jù)；
5謹(jǐn)M的1434#地址；得到RS (15)第2號(hào)碼元lObit數(shù)據(jù);
6#RAM的1147#地址；得到RS(12)第2號(hào)碼元lObit數(shù)據(jù)；
7#RAM的860#地址；得到RS (9)第2號(hào)碼元10bit數(shù)據(jù)；
8#RAM的1338#地址；得到RS(14)第2號(hào)碼元lObit數(shù)據(jù)；
1#RAM的1052#地址；得到RS(ll)第2號(hào)碼元lObit數(shù)據(jù)； 依此規(guī)律依次讀取數(shù)據(jù)，由此即可以完成輸入數(shù)據(jù)總線64位寬到輸出總線80位 寬的轉(zhuǎn)換處理。 步驟S20具體實(shí)施見圖7所示，緩存N由8塊RAM構(gòu)成，每塊RAM(雙口 RAM， A 口 寫，B 口讀)的深度和寬度分別為244X64，剛好可以將OTN幀經(jīng)外碼RS(1023， 1007)處理后的數(shù)據(jù)寫進(jìn)8塊RAM中，每塊RAM以地址122為界，分成A2區(qū)(地址空間0-121)和B2 區(qū)(地址空間122-243)，當(dāng)寫A2區(qū)，就讀B2區(qū)，當(dāng)寫B(tài)2區(qū)時(shí)，就讀A2區(qū)，1_8#RAM的A2區(qū) 對(duì)應(yīng)分別裝載RS (0) -RS (7)的數(shù)據(jù)，而1-8#RAM的B2區(qū)對(duì)應(yīng)分別裝載RS (8) -RS (15)數(shù)據(jù)。
緩存N寫方法為當(dāng)檢查到一個(gè)時(shí)鐘寬度的高電平A2區(qū)RS編碼指示信號(hào)時(shí)，可以 同時(shí)收到RS (0) 、 RS (1) 、 RS (2) 、 RS (3) 、 RS (4) 、 RS (5) 、 RS (6)和RS (7)編碼后的第1#碼元 共計(jì)8X10 = 80bit，分配RS(0)的lObit數(shù)據(jù)給1#RAM的A2區(qū)，分配RS(1)的lObit數(shù) 據(jù)給2#RAM的A2區(qū)，分配RS (2)的lObit數(shù)據(jù)給3#RAM的A2區(qū)，分配RS (3)的lObit數(shù)據(jù) 給4#RAM的A2區(qū)，分配RS(4)的lObit數(shù)據(jù)給5#RAM的A2區(qū)，分配RS(5)的lObit數(shù)據(jù) 給6#RAM的A2區(qū)，分配RS (6)的lObit數(shù)據(jù)給7#RAM的A2區(qū)，分配RS (7)的lObit數(shù)據(jù)給 8#RAM的A2區(qū)，這樣總線位寬雖然是80bit的數(shù)據(jù)，但經(jīng)過分配以后，每塊RAM每個(gè)時(shí)鐘周 期只有10bit數(shù)據(jù)，由于每塊RAM的寬度為64bit，因此必須等到各個(gè)RAM的A2 口數(shù)據(jù)湊齊 64bit數(shù)據(jù)后才執(zhí)行1_8#RAM的寫動(dòng)作。其中2#RAM的0#地址64bit數(shù)據(jù)必須等到RS(O) 在1#RAM的A2區(qū)中寫完之后才能進(jìn)行寫該地址的操作，由于2#RAM的0#地址的寫口數(shù)據(jù) 的低2位來自于RS(O)碼數(shù)據(jù)寫完1#RAM的A2區(qū)間后剩下的。其他1#，3#_8#RAM中也存 在這種寫處理的方法。
0096] 每塊RAM湊齊64bit數(shù)據(jù)方法如下，以1#和2#RAM為例(3#_8#RAM操作方法一 樣)，輸入的8個(gè)10bitRS碼數(shù)據(jù)中MSB為bit 0， LSB為bit 9:
0097] 在收到RS (0) -RS (7)的第l#10bit碼元的第1個(gè)時(shí)鐘周期里，首先拼湊RAM的寫
口數(shù)據(jù) 0098] 0099] 0100]
據(jù)如下 0101] 0102] 0103]
據(jù)如下 0104] 0105] 0106]
據(jù)如下 0107] 0108] 0109]
據(jù)如下 0110]
0112]
據(jù)如下
1#RAM的A2 口寫數(shù)據(jù)[9:0] = RS (0)的l#10bit碼元； 2ftRAM的A2 口寫數(shù)據(jù)[11:2] = RS(l)的l#10bit碼元；
在收到RS(0)-RS(7)的第2#10bit碼元的第2個(gè)時(shí)鐘周期里，寄存RAM的寫口數(shù)
1SRAM的A2口寫數(shù)據(jù)[19:10] =RS(0)的2#10bit碼元； 2SRAM的A2口寫數(shù)據(jù)[21:12] =RS(1)的2#10bit碼元；
在收到RS(0)-RS(7)的第3#10bit碼元的第3個(gè)時(shí)鐘周期里，寄存RAM的寫口數(shù)
1S廳的A2 口寫數(shù)據(jù)[29:20] =RS(0)的3#10bit碼元； 2SRAM的A2口寫數(shù)據(jù)[31:22] =RS(1)的3#10bit碼元；
在收到RS(0)-RS(7)的第4#10bit碼元的第4個(gè)時(shí)鐘周期里，寄存RAM的寫口數(shù)
1S廳的A2 口寫數(shù)據(jù)[39:30] =RS(0)的4#10bit碼元； 2#RAM的A2 口寫數(shù)據(jù)[41:32] = RS (1)的4#10bit碼元；
在收到RS(0)-RS(7)的第5#10bit碼元的第5個(gè)時(shí)鐘周期里，寄存RAM的寫口數(shù)
1#RAM的A2 口寫數(shù)據(jù)[49:40] = RS(O)的5#10bi t碼元； 2SRAM的A2口寫數(shù)據(jù)[51:42] =RS(1)的5#10bit碼元；
在收到RS(0)-RS(7)的第6#10bit碼元的第6個(gè)時(shí)鐘周期里，寄存RAM的寫口數(shù)
1S廳的A2 口寫數(shù)據(jù)[59:50] =RS(0)的6#10bit碼元；
2ftRAM的A2 口寫數(shù)據(jù)[61:52] =RS(1)的6#10bit碼元； 在收到RS(0)-RS(7)的第7ftl0bit碼元的第7個(gè)時(shí)鐘周期里，寄存RAM的寫口數(shù) 據(jù)如下 lftRAM的A2 口寫數(shù)據(jù)[63:60] =RS(0)的7ftl0bit碼元中的[3:0]，此時(shí)1#RAM 完成了 A2 口寫64bit數(shù)據(jù)的拼湊，可以進(jìn)行一次1#RAM的0#地址的寫操作，同時(shí)用寄存器 寄存7ftl0bit碼元中的[9:4]位的6bit數(shù)據(jù)，在下一個(gè)時(shí)鐘周期里將該6bit數(shù)據(jù)拼湊進(jìn) 下一個(gè)64bit數(shù)據(jù)的[5:0]中； 2S廳的A2 口寫數(shù)據(jù)[63:62] =RS(1)的7ftl0bit碼元中的[1:0]，此時(shí)2ftRAM還 未完成A2 口 64bit數(shù)據(jù)的拼湊，還必須等到RS(0)碼字都寫進(jìn)lftRAM的A2區(qū)之后，也就是 寫完1#RAM的第121#地址之后，才可以得到該RS(O)寫完1#RAM的A2區(qū)之后剩下的2bit 數(shù)據(jù)，此時(shí)將該2bit數(shù)據(jù)再拼湊進(jìn)2#RAM的0#地址所對(duì)應(yīng)的64bit數(shù)據(jù)的[1:0]，才可以 進(jìn)行2#RAM的0#地址的寫操作，在未進(jìn)行2#RAM的0#地址的寫操作以前，該地址已經(jīng)拼湊 完的比特?cái)?shù)據(jù)暫時(shí)放入寄存器中寄存。 接下來進(jìn)行l(wèi)ftRAM和2#RAM的1#地址寫口數(shù)據(jù)的拼湊，當(dāng)拼湊到64bit時(shí)，即可 以進(jìn)行一次RAM的寫操作，之后的寫操作按照這種方法進(jìn)行，直到所有的RS (0) -RS (7)都寫 進(jìn)了緩存N的A2區(qū)中為止，當(dāng)檢查到一個(gè)時(shí)鐘寬度的高電平B2區(qū)RS編碼指示信號(hào)時(shí)，采 用同樣的方法進(jìn)行緩存N的B2區(qū)的寫操作，直到所有的RS(0)-RS(15)都寫進(jìn)了整個(gè)緩存 N的B2區(qū)中，當(dāng)下一幀OTN經(jīng)過外碼RS編碼后的數(shù)據(jù)到來時(shí)，又開始了新一輪的寫緩存N 的操作。 緩存N讀方法為當(dāng)緩存N寫A2區(qū)的0ft地址時(shí)，從緩存N的B2區(qū)中讀數(shù)據(jù)，先讀 1#RAM的122#地址，下一個(gè)時(shí)鐘周期讀1#RAM的123#地址，這樣一直讀到1#RAM的243#地 址，再下一個(gè)時(shí)鐘周期讀2#RAM的122#地址，再下一個(gè)時(shí)鐘周期讀2#RAM的123#地址，這樣 依次進(jìn)行直到緩存B2區(qū)中的所有數(shù)據(jù)都被讀出。當(dāng)緩存N寫B(tài)2區(qū)的0#地址時(shí)，從緩存N 的A2區(qū)中讀數(shù)據(jù)，先讀1#RAM的0#地址，下一個(gè)時(shí)鐘周期讀1#RAM的1#地址，這樣一直讀 到1#RAM的121#地址，再下一個(gè)時(shí)鐘周期讀2#RAM的0#地址，再下一個(gè)時(shí)鐘周期讀2#RAM 的1#地址，這樣依次進(jìn)行直到緩存A2區(qū)中的所有數(shù)據(jù)都被讀出。
經(jīng)過緩存N的處理后，即完成了總線位寬從80到總線位寬64的輸出。
基于上述方法的電路包括緩存M和緩存N，緩存M由8塊RAM構(gòu)成，每塊RAM的大 小分別為1530X 10 ;緩存N由8塊RAM構(gòu)成，每塊RAM的大小分別為244X64。緩存M中的 RAM均為雙口 RAM，該RAM以地址765為界劃分為Al和Bl兩個(gè)區(qū)，讀Al區(qū)時(shí)，寫B(tài)l區(qū)，讀 Bl區(qū)時(shí)，寫Al區(qū)。緩存N中的RAM均為雙口 RAM,并以地址122為界劃分為A2區(qū)和B2區(qū)， 讀A2區(qū)時(shí)，寫B(tài)2區(qū)，讀B2區(qū)時(shí)，寫A2區(qū)。 本發(fā)明不局限于上述最佳實(shí)施方式，任何人應(yīng)該得知在本發(fā)明的啟示下作出的結(jié) 構(gòu)變化，凡是與本發(fā)明具有相同或相近的技術(shù)方案，均落入本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換實(shí)現(xiàn)方法，其特征在于包括以下步驟S10、將從64位系統(tǒng)總線輸入的OTN幀的數(shù)據(jù)按外碼RS(1023，1007)編碼規(guī)則編碼后存入緩存M，緩存M由8塊RAM構(gòu)成，每塊RAM的大小分別為1530×10，緩存M的讀寫時(shí)鐘與系統(tǒng)總線時(shí)鐘頻率相同；S20、每次分別從緩存M的8塊RAM中讀取10個(gè)RS(1023，1007)編碼數(shù)據(jù)并按內(nèi)碼BCH(2040，1952)編碼規(guī)則編碼后存入緩存N，緩存N由8塊RAM構(gòu)成，每塊RAM的大小分別為244×64，緩存N的讀寫時(shí)鐘與系統(tǒng)總線時(shí)鐘頻率相同；S30、依次從緩存N的8塊RAM中輸出64個(gè)BCH(2040，1952)編碼數(shù)據(jù)至64位系統(tǒng)總線。
2. 如權(quán)利要求1所述的應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換實(shí)現(xiàn)方法，其特征在于 緩存M中的RAM均為雙口 RAM,并以地址765為界劃分為Al和Bl兩個(gè)區(qū)，讀Al區(qū)時(shí)，寫B(tài)l 區(qū)，讀B1區(qū)時(shí)，寫A1區(qū)。
3. 如權(quán)利要求2所述的應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換實(shí)現(xiàn)方法，其特征在于所 述的步驟SIO包括以下步驟S101 、根據(jù)SFEC外碼RS (1023 ， 1007)編碼規(guī)則將緩存M的每 一 個(gè)RAM地址劃分為 RS(0)-RS(15)16組地址，其中RS(0)-RS(14)以RS (1023， 1007)的縮短碼RS (781， 765)為編 碼規(guī)則，RS(15)以RS (778， 762)為編碼規(guī)則；S102、將從64位系統(tǒng)總線輸入的一幀OTN數(shù)據(jù)依次寫進(jìn)緩存M的每塊RAM中，寫入的 規(guī)則是，OTN幀中的FEC開銷字節(jié)不寫入緩存M， 一幀OTN數(shù)據(jù)按照bit傳送順序以10 X 765 為單位分別對(duì)應(yīng)寫入每塊RAM中RS(0)-RS(15)對(duì)應(yīng)的地址單元中，其中RS(0)-RS(7)分別 對(duì)應(yīng)Al區(qū)，RS(8)-RS(15)分別對(duì)應(yīng)B1區(qū)，當(dāng)開始寫RAM的(W地址時(shí)，送出一個(gè)緩存M的 Bl區(qū)編碼指示信號(hào)，當(dāng)開始寫765#地址時(shí)，送出一個(gè)緩存M的Al區(qū)編碼指示信號(hào)。
4. 如權(quán)利要求3所述的應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換實(shí)現(xiàn)方法，其特征在于緩 存N由8塊相同的RAM構(gòu)成，該RAM為雙口 RAM,并以地址122為界劃分為A2區(qū)和B2區(qū)，讀 A2區(qū)時(shí)，寫B(tài)2區(qū)，讀B2區(qū)時(shí)，寫A2區(qū)。
5. 如權(quán)利要求4所述的應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換實(shí)現(xiàn)方法，其特征在于所 述的步驟S20包括以下步驟`5201、 當(dāng)檢測(cè)到緩存M的Al區(qū)編碼指示信號(hào)時(shí)，緩存N —次讀取緩存M中Al區(qū)RAM中 的80bit數(shù)據(jù)，當(dāng)檢測(cè)到緩存M的Bl區(qū)編碼指示信號(hào)時(shí)，緩存N —次讀取緩存M中Bl區(qū)中 的80bit數(shù)據(jù)；`5202、 將緩存M輸出的80bit數(shù)據(jù)依次分配到緩存N中的RAM中，其中RS (0) -RS (7)分 別對(duì)應(yīng)A2區(qū)，RS (8) -RS (15)分別對(duì)應(yīng)B2區(qū)，當(dāng)開始寫RAM的0#地址時(shí)，送出一個(gè)緩存N的 A2區(qū)編碼指示信號(hào)，當(dāng)開始寫122#地址時(shí)，送出一個(gè)緩存N的B2區(qū)編碼指示信號(hào)；`5203、 緩存N中的每塊RAM緩存兩個(gè)外碼編碼后不同RS地址的數(shù)據(jù)；具體為1#RAM緩 存外碼RS(O)和RS(8)中的編碼數(shù)據(jù)，2ftRAM緩存外碼RS碼字的1#和9#RS碼編碼數(shù)據(jù)， 3#RAM緩存外碼RS碼字的2#和10#RS碼編碼數(shù)據(jù)，4#RAM緩存外碼RS碼字的3#和11#RS 碼編碼數(shù)據(jù)，5#RAM緩存外碼RS碼字的4#和12#RS碼編碼數(shù)據(jù)，6#RAM緩存外碼RS碼字的 5#和13#RS碼編碼數(shù)據(jù)，7#RAM緩存外碼RS碼字的6#和14#RS碼編碼數(shù)據(jù)，8#RAM緩存外 碼RS碼字的7#和15#RS碼編碼數(shù)據(jù)；S204、當(dāng)檢測(cè)到緩存N中A2區(qū)編碼指示信號(hào)時(shí)，從緩存N的B2區(qū)的第1#RAM的122# 地址開始讀操作，依次讀完1#RAM的B2區(qū)后，接著讀2#RAM的B2區(qū)，直到1_8#RAM的B2區(qū) 數(shù)據(jù)都讀完為止；當(dāng)檢測(cè)到緩存N的B2區(qū)編碼指示信號(hào)時(shí)，從緩存N的A2區(qū)的第1#RAM的 0#地址開始讀操作，依次讀完1#RAM的A2區(qū)后，接著讀2#RAM的A2區(qū)，直到1_8#RAM的A2 區(qū)數(shù)據(jù)都讀完為止。
6. 應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換電路，其特征在于包括 緩存M，由8塊RAM構(gòu)成，每塊RAM的大小分別為1530 X 10 ; 緩存N，由8塊RAM構(gòu)成，每塊RAM的大小分別為244X64。
7. 如權(quán)利要求6所述的應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換電路，其特征在于緩存 M中的RAM均為雙口 RAM,該RAM以地址765為界劃分為Al和Bl兩個(gè)區(qū)，讀Al區(qū)時(shí)，寫B(tài)l 區(qū)，讀B1區(qū)時(shí)，寫A1區(qū)。
8. 如權(quán)利要求6所述的應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換電路，其特征在于緩存N 中的RAM均為雙口 RAM，并以地址122為界劃分為A2區(qū)和B2區(qū)，讀A2區(qū)時(shí)，寫B(tài)2區(qū)，讀B2 區(qū)時(shí)，寫A2區(qū)。
全文摘要
本發(fā)明公開了一種應(yīng)用SFEC的光傳送網(wǎng)中總線位寬變換實(shí)現(xiàn)方法及電路，該方法包括以下步驟S10、將從64位系統(tǒng)總線輸入的OTN幀的數(shù)據(jù)按外碼RS(1023，1007)編碼規(guī)則編碼后存入緩存M，緩存M由8塊RAM構(gòu)成，每塊RAM的大小分別為1530×10；S20、每次分別從緩存M的8塊RAM中讀取10個(gè)RS(1023，1007)編碼數(shù)據(jù)并按內(nèi)碼BCH(2040，1952)編碼規(guī)則編碼后存入緩存N，緩存N由8塊RAM構(gòu)成，每塊RAM的大小分別為244×64；S30、依次從緩存N的8塊RAM中輸出64個(gè)BCH(2040，1952)編碼數(shù)據(jù)至64位系統(tǒng)總線。本發(fā)明通過對(duì)緩存的讀寫操作的控制，完成了輸入64位寬到外碼所要求的80位寬的總線變換以及從80位寬的總線再到64位寬總線的變換，實(shí)現(xiàn)方法簡(jiǎn)便有效、操作性強(qiáng)。
文檔編號(hào)H04Q11/00GK101789845SQ20101011157
公開日2010年7月28日 申請(qǐng)日期2010年2月22日 優(yōu)先權(quán)日2010年2月22日
發(fā)明者朱齊雄 申請(qǐng)人:烽火通信科技股份有限公司