專利名稱：自適應(yīng)多路串行冗余高速總線的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)通信技術(shù)，具體涉及一種總線設(shè)備。
背景技術(shù)：
在現(xiàn)代軍事技術(shù)中，武器上的電子設(shè)備不斷增加，如何將電子設(shè)備加以有效的綜 合使之達(dá)到資源和功能的綜合已成為武器發(fā)展的迫切要求。武器綜合電子系統(tǒng)的基礎(chǔ)就是 采用數(shù)據(jù)總線結(jié)構(gòu)，利用數(shù)據(jù)總線使處理機(jī)(包括硬件和軟件)、信息傳輸以及控制顯示3 個(gè)分系統(tǒng)為各種任務(wù)所共用。從而實(shí)現(xiàn)減少武器設(shè)備體積和重量，提高武器系統(tǒng)可靠性，降 低成本和提高檢測精度等的目的。目前，彈(箭)用總線基本采用普通的422總線，新近得到推廣的有1553B總線、 CAN總線、現(xiàn)場快速以太網(wǎng)總線和LVDS總線。422總線接口簡單，數(shù)據(jù)傳輸實(shí)時(shí)性強(qiáng)，失效 率容易控制，是設(shè)備間通訊的重要選擇。1553B、CAN總線因其較高的可靠性和差錯(cuò)控制而 得到廣泛使用，除在飛機(jī)、船舶、汽車等領(lǐng)域得到廣泛應(yīng)用外，導(dǎo)彈(火箭)產(chǎn)品也已開始應(yīng)用。1553B的傳輸介質(zhì)有同軸電纜、屏蔽雙絞線、光纜等，通過變壓器藕合或直接藕合 方式把終端藕合到總線上去。這種數(shù)據(jù)總線的傳輸速率、傳輸距離、遠(yuǎn)程終端數(shù)，能較好的 滿足各類中小型艦艇以及潛艇系統(tǒng)通信的要求，故應(yīng)用十分普及。軍用車輛及各類戰(zhàn)車作為陸軍地面武器的作戰(zhàn)平臺(tái)，經(jīng)常工作在強(qiáng)振動(dòng)、高噪音、 粉塵多，溫度變化大的惡劣環(huán)境中。因此，其內(nèi)部電子設(shè)備間的數(shù)據(jù)通信要求通過嚴(yán)格的故 障檢測，以達(dá)到較高的可靠性、殘存性和容錯(cuò)能力。在實(shí)時(shí)性方面，動(dòng)力系統(tǒng)一體化控制要 分別對發(fā)動(dòng)機(jī)和變速器進(jìn)行控制，二者之間的數(shù)據(jù)通信要求一條消息的最大響應(yīng)時(shí)間一般 極短，這樣才能實(shí)現(xiàn)對發(fā)動(dòng)機(jī)和變速器的實(shí)時(shí)控制，從而提高整個(gè)動(dòng)力系統(tǒng)的綜合性能。此 外，還有一些對數(shù)據(jù)通信的特殊要求，如協(xié)議簡單性、短幀信息傳輸、信息交換的頻繁性、網(wǎng) 絡(luò)負(fù)載的穩(wěn)定性、高安全性和性價(jià)比高等。1553B總線具有很高的可靠性和很好的實(shí)時(shí)性， 對于動(dòng)力傳動(dòng)一體化控制這種數(shù)據(jù)通信種類多、數(shù)據(jù)量大、實(shí)時(shí)性要求較高、網(wǎng)絡(luò)節(jié)點(diǎn)少的 系統(tǒng)，1553B總線比現(xiàn)有的絕大多數(shù)總線具有更多的性能優(yōu)勢。LVDS總線與422總線類似，具有接口簡單，無附加協(xié)議的特點(diǎn)。但更主要的特點(diǎn)是 其高傳輸速率(通常每秒可達(dá)幾百 幾千兆比特范圍)。LVDS的引入首要是為了解決其它 總線數(shù)據(jù)傳輸率低的問題，因?yàn)椋?553B和CAN雖然具有較高的可靠性，但其傳輸帶寬僅有 1Mbps，越來越不能滿足彈上日益增多的各類測試信息量的要求。所以人們已經(jīng)開始尋求下 一代高可靠軍用總線。1.2當(dāng)前彈用總線存在的問題當(dāng)前彈用總線存在以下一些問題，已經(jīng)不能滿足日益發(fā)展的要求1) 1553B、CAN,422等總線都存在帶寬過低的問題；2) CAN,422總線不存在冗余備份，一旦線路發(fā)生問題，通訊即告失敗；3)422、LVDS總線無時(shí)序約束，更無協(xié)議，使用起來最方便，但總線自身無糾錯(cuò)、重發(fā)等可靠性保障機(jī)制，工作穩(wěn)定性需要依靠系統(tǒng)進(jìn)行保障，因此直接應(yīng)用的話，其穩(wěn)定性無 法滿足軍用場景的要求；4) 1553B總線為雙備份，一條總線發(fā)生問題，控制器會(huì)自動(dòng)切換到另一條總線。但 該方案中，如果當(dāng)前總線不出問題，則備用總線就始終處于閑置狀態(tài)，不能得到充分利用； 而且即使是雙備份，兩條總線仍然可能都發(fā)生故障，這時(shí)通訊仍然會(huì)失??；5)總線節(jié)點(diǎn)容量少。1553B只能掛接32個(gè)節(jié)點(diǎn)，CAN只能掛接110個(gè)節(jié)點(diǎn)。對于 現(xiàn)在大型火箭設(shè)備而言，不可能把所有設(shè)備掛在一條總線上，而只能采用總線和支線并用。
可見，現(xiàn)有的總線技術(shù)無法同時(shí)實(shí)現(xiàn)高速率和高可靠性的工作，且總線節(jié)點(diǎn)容量 有限，不能適應(yīng)于當(dāng)前彈(箭)上多個(gè)設(shè)備的通信要求。

發(fā)明內(nèi)容
本發(fā)明提供了一種總線設(shè)備，能夠同時(shí)實(shí)現(xiàn)高速率和高可靠性的工作，且總線節(jié)
點(diǎn)容量更高。為達(dá)到上述目的，本發(fā)明的技術(shù)方案具體是這樣實(shí)現(xiàn)的一種總線設(shè)備，包括用于在兩個(gè)傳輸方向上進(jìn)行數(shù)據(jù)傳輸?shù)膬蓚€(gè)組成結(jié)構(gòu)和連接 關(guān)系均完全相同的子設(shè)備正向子系統(tǒng)和反向子系統(tǒng)；所述正向子系統(tǒng)包括正向輸入保存模塊、正向發(fā)送模塊、正向接收保存模塊、正 向輸出模塊、正向反饋控制模塊和正向指令控制模塊；所述反向子系統(tǒng)包括反向輸入保 存模塊、反向發(fā)送模塊、反向接收保存模塊、反向輸出模塊、反向反饋控制模塊和反向指令 控制模塊；所述正向輸入保存模塊，首先執(zhí)行正向指令控制模塊通知的相關(guān)操作，之后，接收 反向反饋控制模塊發(fā)來的反向反饋控制指令，將其按照設(shè)定的反饋指令包格式打包后緩 存；還接收正向輸入數(shù)據(jù)，將其按照設(shè)定的包格式打包后緩存；所述正向發(fā)送模塊，首先執(zhí)行正向指令控制模塊通知的相關(guān)操作，之后，讀取正向 輸入保存模塊中緩存的打包后的反向反饋控制指令或打包后的正向輸入數(shù)據(jù)，將其發(fā)送到 正向接收保存模塊；所述正向接收保存模塊，接收正向發(fā)送模塊發(fā)來的打包后的反向反饋控制指令或 打包后的正向輸入數(shù)據(jù)，將所述反向反饋控制指令發(fā)送給反向指令控制模塊，緩存所述正 向輸入數(shù)據(jù)并將自身的當(dāng)前處理狀態(tài)發(fā)送給正向反饋控制模塊；所述正向輸出模塊，讀取正向接收保存模塊緩存的打包后的正向輸入數(shù)據(jù)，將其 解包得到輸入數(shù)據(jù)的打包前格式后輸出；所述正向反饋控制模塊，根據(jù)正向接收保存模塊發(fā)來的其當(dāng)前處理狀態(tài)的信息生 成正向反饋控制指令并緩存到反向輸入保存模塊；所述正向指令控制模塊，根據(jù)反向接收保存模塊發(fā)來的正向反饋控制指令通知正 向輸入保存模塊和正向發(fā)送模塊進(jìn)行相關(guān)操作；所述反向輸入保存模塊，首先執(zhí)行反向指令控制模塊通知的相關(guān)操作，之后，接收 正向反饋控制模塊發(fā)來的正向反饋控制指令，將其按照設(shè)定的反饋指令包格式打包后緩 存；還接收反向輸入數(shù)據(jù)，將其按照設(shè)定的包格式打包后緩存；所述反向發(fā)送模塊，首先執(zhí)行反向指令控制模塊通知的相關(guān)操作，之后，讀取反向輸入保存模塊中緩存的打包后的正向反饋控制指令或打包后的反向輸入數(shù)據(jù)，將其發(fā)送到 反向接收保存模塊；所述反向接收保存模塊，接收反向發(fā)送模塊發(fā)來的打包后的正向反饋控制指令或 打包后的反向輸入數(shù)據(jù)，將所述正向反饋控制指令發(fā)送給正向指令控制模塊，緩存所述反 向輸入數(shù)據(jù)并將自身的當(dāng)前處理狀態(tài)發(fā)送給反向反饋控制模塊；所述反向輸出模塊，讀取反向接收保存模塊緩存的打包后的反向輸入數(shù)據(jù)，將其 解包得到輸入數(shù)據(jù)的打包前格式后輸出；所述反向反饋控制模塊，根據(jù)反向接收保存模塊發(fā)來的其當(dāng)前處 理狀態(tài)的信息生 成反向反饋控制指令并緩存到正向輸入保存模塊；所述反向指令控制模塊，根據(jù)正向接收保存模塊發(fā)來的反向反饋控制指令對反向 輸入保存模塊和反向發(fā)送模塊進(jìn)行相應(yīng)的指令控制。由上述的技術(shù)方案可見，本發(fā)明實(shí)施例提供的總線設(shè)備，具有可靠的糾錯(cuò)、重發(fā)保 障機(jī)制，同時(shí)，擁有多條串行收發(fā)通道和更高的數(shù)據(jù)傳輸帶寬。能夠滿足苛刻的數(shù)據(jù)誤碼 率的要求并自動(dòng)平衡每條通道上傳輸?shù)臄?shù)據(jù)流，因此能夠同時(shí)實(shí)現(xiàn)高速率和高可靠性的工 作，且總線節(jié)點(diǎn)容量更高。


圖1為本發(fā)明實(shí)施例總線設(shè)備的組成結(jié)構(gòu)示意圖。圖2為本發(fā)明實(shí)施例總線設(shè)備中正向輸入保存模塊的組成結(jié)構(gòu)示意圖。圖3為本發(fā)明實(shí)施例總線設(shè)備中正向發(fā)送模塊的組成結(jié)構(gòu)示意圖。圖4為本發(fā)明實(shí)施例總線設(shè)備中正向接收保存模塊的組成結(jié)構(gòu)示意圖。圖5為本發(fā)明實(shí)施例總線設(shè)備中正向輸出模塊的組成結(jié)構(gòu)示意圖。圖6為本發(fā)明實(shí)施例總線設(shè)備的電路結(jié)構(gòu)示意圖。圖7為本發(fā)明實(shí)施例中打包前的輸入數(shù)據(jù)的幀格式示意圖。圖8為本發(fā)明實(shí)施例中，安全模式下打包后輸入數(shù)據(jù)的包格式示意圖。圖9為本發(fā)明實(shí)施例中，直通模式下打包后輸入數(shù)據(jù)的包格式示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案、及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例， 對本發(fā)明進(jìn)一步詳細(xì)說明。本發(fā)明實(shí)施例提供一種總線設(shè)備，其組成結(jié)構(gòu)如圖1所示，首先需要說明的是，由 于總線是一種能夠進(jìn)行數(shù)據(jù)雙向傳遞的設(shè)備，為了方便描述和避免產(chǎn)生混淆，下文中將以 其中一種數(shù)據(jù)傳遞方向?yàn)槔M(jìn)行說明，并在該數(shù)據(jù)傳遞方向的場景下，將總線從整體結(jié)構(gòu) 上分為正向子系統(tǒng)和反向子系統(tǒng)，此時(shí)所述總線設(shè)備，包括用于在兩個(gè)傳輸方向上進(jìn)行數(shù) 據(jù)傳輸?shù)膬蓚€(gè)組成結(jié)構(gòu)和連接關(guān)系均完全相同的子設(shè)備正向子系統(tǒng)110和反向子系統(tǒng) 120 ；所述正向子系統(tǒng)110包括正向輸入保存模塊111、正向發(fā)送模塊112、正向接收保 存模塊113、正向輸出模塊114、正向反饋控制模塊115和正向指令控制模塊116 ；所述反向 子系統(tǒng)120包括反向輸入保存模塊121、反向發(fā)送模塊122、反向接收保存模塊123、反向輸出模塊124、反向反饋控制模塊125和反向指令控制模塊126 ；所述正向輸入保存模塊111，首先執(zhí)行正向指令控制模塊116通知的相關(guān)操作，之 后，接收反向反饋控制模塊125發(fā)來的反向反饋控制指令，將其按照設(shè)定的反饋指令包格 式打包后緩存；還接收正向輸入數(shù)據(jù)，將其按照設(shè)定的包格式打包后緩存；所述正向發(fā)送模塊112，首先執(zhí)行正向指令控制模塊116通知的相關(guān)操作，之后， 讀取正向輸入保存模塊111中緩存的打包后的反向反饋控制指令或打包后的正向輸入數(shù) 據(jù)，將其發(fā)送到正向接收保存模塊113 ；所述正向接收保存模塊113，接收正向發(fā)送模塊112發(fā)來的打包后的反向反饋控 制指令或打包后的正向輸入數(shù)據(jù)，將所述反向反饋控制指令發(fā)送給反向指令控制模塊126， 緩存所述正向輸入數(shù)據(jù)并將自身的當(dāng)前處理狀態(tài)發(fā)送給正向反饋控制模塊115 ；所述正向輸出模塊114，讀取正向接收保存模塊113緩存的打包后的正向輸入數(shù) 據(jù)，將其解包得到輸入數(shù)據(jù)的打包前格式后輸出；所述正向反饋控制模塊115，根據(jù)正向接收保存模塊113發(fā)來的其當(dāng)前處理狀態(tài) 的信息生成正向反饋控制指令并緩存到反向輸入保存模塊121 ；所述正向指令控制模塊116，根據(jù)反向接收保存模塊123發(fā)來的正向反饋控制指 令通知正向輸入保存模塊111和正向發(fā)送模塊112進(jìn)行相關(guān)操作；所述反向輸入保存模塊121，首先執(zhí)行反向指令控制模塊126通知的相關(guān)操作，之 后，接收正向反饋控制模塊115發(fā)來的正向反饋控制指令，將其按照設(shè)定的反饋指令包格 式打包后緩存；還接收反向輸入數(shù)據(jù)，將其按照設(shè)定的包格式打包后緩存；所述反向發(fā)送模塊122，首先執(zhí)行反向指令控制模塊126通知的相關(guān)操作，之后， 讀取反向輸入保存模塊121中緩存的打包后的正向反饋控制指令或打包后的反向輸入數(shù) 據(jù)，將其發(fā)送到反向接收保存模塊123 ；所述反向接收保存模塊123，接收反向發(fā)送模塊122發(fā)來的打包后的正向反饋控 制指令或打包后的反向輸入數(shù)據(jù)，將所述正向反饋控制指令發(fā)送給正向指令控制模塊116， 緩存所述反向輸入數(shù)據(jù)并將自身的當(dāng)前處理狀態(tài)發(fā)送給反向反饋控制模塊125 ；所述反向輸出模塊124，讀取反向接收保存模塊123緩存的打包后的反向輸入數(shù) 據(jù)，將其解包得到輸入數(shù)據(jù)的打包前格式后輸出；所述反向反饋控制模塊125，根據(jù)反向接收保存模塊123發(fā)來的其當(dāng)前處理狀態(tài) 的信息生成反向反饋控制指令并緩存到正向輸入保存模塊111 ；所述反向指令控制模塊126，根據(jù)正向接收保存模塊113發(fā)來的反向反饋控制指 令對反向輸入保存模塊121和反向發(fā)送模塊122進(jìn)行相應(yīng)的指令控制。其中，所述正向輸入保存模塊111的組成結(jié)構(gòu)如圖2所示，其中包括正向數(shù)據(jù)輸 入緩沖控制模塊1111、正向數(shù)據(jù)輸入緩沖FIF01112、正向雙路選通開關(guān)1113、正向校驗(yàn)?zāi)?塊1114、正向數(shù)據(jù)讀取與寫RAM模塊1115和正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAMI 116 ；正向數(shù)據(jù)輸入緩沖控制模塊1111，當(dāng)有正向輸入數(shù)據(jù)需要通過總線設(shè)備進(jìn)行傳輸 時(shí)，判斷是否存在空的正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM1116，如果存在，則允許所述正向輸入數(shù)據(jù) 輸入并將其發(fā)送給正向數(shù)據(jù)輸入緩沖FIF01112，如果不存在，則不允許所述正向輸入數(shù)據(jù) 輸入；正向數(shù)據(jù)輸入緩沖FIF01112，接收所述正向數(shù)據(jù)輸入緩沖控制模塊1111發(fā)來的
9正向輸入數(shù)據(jù)，將其進(jìn)一步發(fā)送給正向雙路選通開關(guān)1113 ；正向雙路選通開關(guān)1113，接收所述正向數(shù)據(jù)輸入緩沖FIF01112發(fā)來的正向輸入數(shù)據(jù)，將所述正向輸入數(shù)據(jù)發(fā)送給正向校驗(yàn)?zāi)K1114;當(dāng)接收到正向校驗(yàn)?zāi)K1114返回的 校驗(yàn)通過的信息后，再將所述正向輸入數(shù)據(jù)發(fā)送給正向數(shù)據(jù)讀取與寫RAM模塊1115 ；正向校驗(yàn)?zāi)K1114，對所述正向雙路選通開關(guān)1113發(fā)來的正向輸入數(shù)據(jù)進(jìn)行校 驗(yàn)，如果校驗(yàn)未通過則繼續(xù)等待下一個(gè)正向輸入數(shù)據(jù)并對其繼續(xù)進(jìn)行校驗(yàn)，直到校驗(yàn)通過， 向所述正向雙路選通開關(guān)1113返回校驗(yàn)通過的信息；正向數(shù)據(jù)讀取與寫RAM模塊1115，接收反向反饋控制模塊125發(fā)來的反向反饋 控制指令，將其按照設(shè)定的反饋指令包格式打包后緩存到正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM1116當(dāng) 中，同時(shí)為保存該反饋指令包的RAM設(shè)置指令包標(biāo)識(shí)；還接收正向雙路選通開關(guān)1113發(fā) 來的正向輸入數(shù)據(jù)，將其按照設(shè)定的包格式打包后緩存到正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM1116當(dāng) 中，同時(shí)根據(jù)所述正向輸入數(shù)據(jù)的類型為保存該打包后的正向輸入數(shù)據(jù)的RAM設(shè)置指令包 或數(shù)據(jù)包標(biāo)識(shí)，所述正向輸入數(shù)據(jù)的類型預(yù)先設(shè)定、且包含指令型和數(shù)據(jù)型兩種；正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAMI 116，首先執(zhí)行正向指令控制模塊116控制下的操作，之 后，接收數(shù)據(jù)讀取與寫RAM模塊發(fā)來的打包后的反饋指令包和/或打包后的正向輸入數(shù)據(jù) 進(jìn)行緩存。所述正向發(fā)送模塊112的組成結(jié)構(gòu)如圖3所示，其中包括正向通路交叉選擇模塊 1121、正向指令優(yōu)先選擇模塊1122和正向發(fā)送邏輯模塊1123 ；正向通路交叉選擇模塊1121，實(shí)時(shí)循環(huán)檢測各正向發(fā)送邏輯模塊1123中是否有 處于空閑狀態(tài)的；如果有，則通知正向指令優(yōu)先選擇模塊1122 ；正向指令優(yōu)先選擇模塊1122，接收正向通路交叉選擇模塊1121的通知，首先執(zhí)行 正向指令控制模塊116控制下的操作，之后，選擇設(shè)置有指令包標(biāo)識(shí)的正向發(fā)送端數(shù)據(jù)存 儲(chǔ)RAM1116，讀取其中緩存的打包后的反向反饋控制指令或打包后的正向輸入數(shù)據(jù)，并轉(zhuǎn) 發(fā)給所述正向發(fā)送邏輯模塊1123 ；之后，再選擇設(shè)置有數(shù)據(jù)包標(biāo)識(shí)的正向發(fā)送端數(shù)據(jù)存儲(chǔ) RAM1116，讀取其中緩存的打包后的正向輸入數(shù)據(jù)，并轉(zhuǎn)發(fā)給所述正向發(fā)送邏輯模塊1123 ；正向發(fā)送邏輯模塊1123，接收正向指令優(yōu)先選擇模塊1122發(fā)來的包并轉(zhuǎn)發(fā)給正 向接收保存模塊113。所述正向接收保存模塊113的組成結(jié)構(gòu)如圖4所示，其中包括正向接收邏輯模塊 1131、正向?qū)慠AM模塊1132、正向RAM選通模塊1133、當(dāng)前正向狀態(tài)記錄器1134和正向接 收端數(shù)據(jù)存儲(chǔ)RAMI 135 ；正向接收邏輯模塊1131，接收正向發(fā)送邏輯模塊1123發(fā)來的打包后的反向反饋 控制指令和/或打包后的正向輸入數(shù)據(jù)，對于打包后的反向反饋控制指令，將所述反向反 饋控制指令發(fā)送給反向指令控制模塊126，而對于打包后的正向輸入數(shù)據(jù)，將其轉(zhuǎn)發(fā)給正向 寫RAM模塊1132 ；正向?qū)慠AM模塊1132，接收正向接收邏輯模塊1131發(fā)來的打包后的正向輸入數(shù)據(jù) 并對所述正向輸入數(shù)據(jù)進(jìn)行校驗(yàn)，當(dāng)校驗(yàn)通過時(shí)，將所述正向輸入數(shù)據(jù)保存到正向RAM選 通模塊1133選通的正向接收端數(shù)據(jù)存儲(chǔ)RAMI 135當(dāng)中，同時(shí)將校驗(yàn)通過作為當(dāng)前處理狀態(tài) 通知當(dāng)前正向狀態(tài)記錄器1134 ；當(dāng)校驗(yàn)未通過時(shí)，則將校驗(yàn)失敗作為當(dāng)前處理狀態(tài)通知當(dāng) 前正向狀態(tài)記錄器1134 ；
正向RAM選通模塊1133，實(shí)時(shí)檢測各正向接收端數(shù)據(jù)存儲(chǔ)RAMI 135中是否存在空RAM,如果存在，則選通該RAM并將所述正向?qū)慠AM模塊1132發(fā)來的正向輸入數(shù)據(jù)保存到該 RAM當(dāng)中；如果不存在，則將RAM已滿作為當(dāng)前處理狀態(tài)通知當(dāng)前正向狀態(tài)記錄器1134 ；當(dāng)前正向狀態(tài)記錄器1134，接收并記錄正向?qū)慠AM模塊1132和正向RAM選通模 塊1133發(fā)來的當(dāng)前處理狀態(tài)，將校驗(yàn)通過的正向輸入數(shù)據(jù)的標(biāo)識(shí)信息通知正向輸出模塊 114，所述正向輸入數(shù)據(jù)的標(biāo)識(shí)信息包含在打包后的正向輸入數(shù)據(jù)當(dāng)中；還將記錄的所述當(dāng) 前處理狀態(tài)發(fā)送給正向反饋控制模塊115 ；正向接收端數(shù)據(jù)存儲(chǔ)RAMI 135，當(dāng)被正向RAM選通模塊1133選通時(shí)，接收正向?qū)?RAM模塊1132發(fā)來的正向輸入數(shù)據(jù)并緩存。所述正向輸出模塊114的組成結(jié)構(gòu)如圖5所示，其中包括正向輸入數(shù)據(jù)還原模塊 1141和正向輸入數(shù)據(jù)輸出緩沖FIF01142 ；正向輸入數(shù)據(jù)還原模塊1141，接收當(dāng)前正向狀態(tài)記錄器1134發(fā)來的校驗(yàn)通過的 正向輸入數(shù)據(jù)的標(biāo)識(shí)信息，將所述正向接收端數(shù)據(jù)存儲(chǔ)RAM1135中緩存的打包后的該正向 輸入數(shù)據(jù)讀出，將其還原成正向輸入數(shù)據(jù)打包前的格式后發(fā)送到正向輸入數(shù)據(jù)輸出緩沖 FIF01142當(dāng)中，并清空保存打包后的該正向輸入數(shù)據(jù)的正向接收端數(shù)據(jù)存儲(chǔ)RAM1135 ；正向輸入數(shù)據(jù)輸出緩沖FIF01142，接收正向輸入數(shù)據(jù)還原模塊1141發(fā)來的還原 成打包前格式的正向輸入數(shù)據(jù)并輸出。而對于反向子系統(tǒng)120，根據(jù)前文所述，由于其與正向子系統(tǒng)110只存在名稱的差 異，其組成結(jié)構(gòu)、內(nèi)部連接關(guān)系和工作方式均與正向子系統(tǒng)110完全相同，因此不再逐一介紹。為了便于清晰說明所述總線設(shè)備的工作過程，下面將結(jié)合具體電路結(jié)構(gòu)對其工作 過程進(jìn)行進(jìn)一步詳細(xì)說明，所述總線設(shè)備的一種可能的具體電路結(jié)構(gòu)如圖6所示，需要說 明的是，由于所述總線設(shè)備能夠進(jìn)行數(shù)據(jù)雙向傳遞，因此為了便于描述，圖6中僅示出其中 一側(cè)的具體電路結(jié)構(gòu)(稱其為A側(cè)或子設(shè)備A)，完整的總線設(shè)備電路結(jié)構(gòu)中還包括與A側(cè) 結(jié)構(gòu)完全相同的映像側(cè)(稱其為B側(cè)或子設(shè)備B)，所述子設(shè)備A的各發(fā)送邏輯模塊與子設(shè) 備B的各接收邏輯模塊相連，而子設(shè)備A的各接收邏輯模塊則與子設(shè)備B的各發(fā)送邏輯模 塊相連，從而構(gòu)成一個(gè)完整的總線設(shè)備。該電路的工作模式包括安全模式和直通模式兩種， 以下分別詳細(xì)介紹一、安全模式，其工作原理如下首先，在子設(shè)備A中數(shù)據(jù)輸入緩沖控制模塊檢測是否存在空的數(shù)據(jù)存儲(chǔ)RAM，如果不存在，則表示所有 的數(shù)據(jù)存儲(chǔ)RAM已滿，此時(shí)將禁止輸入標(biāo)識(shí)引腳置為有效狀態(tài)，表示此時(shí)禁止數(shù)據(jù)輸入；如 果存在，表示此時(shí)仍存在空的數(shù)據(jù)存儲(chǔ)RAM，則將禁止輸入標(biāo)識(shí)引腳置為無效狀態(tài)，表示此 時(shí)允許數(shù)據(jù)輸入；當(dāng)所述禁止輸入標(biāo)識(shí)引腳為無效狀態(tài)時(shí)，所述數(shù)據(jù)輸入緩沖控制模塊將數(shù)據(jù)寫入 到數(shù)據(jù)輸入緩沖FIFO當(dāng)中；所述數(shù)據(jù)輸入緩沖控制模塊將數(shù)據(jù)寫入時(shí)可以采用8位并口輸 入的方式，在每一個(gè)系統(tǒng)時(shí)鐘的上升沿將8位數(shù)據(jù)寫入數(shù)據(jù)輸入緩沖FIFO當(dāng)中。數(shù)據(jù)輸入緩沖FIFO將接收到的輸入數(shù)據(jù)傳送給雙路選通開關(guān)，雙路選通開關(guān)首 先選通自身的第一數(shù)據(jù)輸出口，將輸入數(shù)據(jù)由所述第一數(shù)據(jù)輸出口傳送給校驗(yàn)?zāi)K；所述校驗(yàn)?zāi)K讀取校驗(yàn)寄存器A中的8位校驗(yàn)值，將其與接收到的輸入數(shù)據(jù)中的16位校驗(yàn)碼中 的高8位進(jìn)行比對，如果兩者相等，則所述校驗(yàn)?zāi)K進(jìn)一步讀取校驗(yàn)寄存器B中的8位校驗(yàn) 碼，將其與所述輸入數(shù)據(jù)中的16位校驗(yàn)碼中的低8位進(jìn)行比對，如果兩者仍相等，則表示輸 入數(shù)據(jù)校驗(yàn)正確。而如果任意一次比對中兩者不相等，則表示輸入數(shù)據(jù)校驗(yàn)失敗。校驗(yàn)?zāi)?塊將校驗(yàn)正確的結(jié)果返回給雙路選通模塊，雙路選通模塊根據(jù)接收到的校驗(yàn)正確的通知， 關(guān)閉自身的第一數(shù)據(jù)輸出口并選通自身的第二數(shù)據(jù)輸出口，將輸入數(shù)據(jù)由所述第二數(shù)據(jù)輸 出口傳送給數(shù)據(jù)讀取與寫RAM模塊。當(dāng)校驗(yàn)失敗時(shí)，校驗(yàn)?zāi)K則直接輸出一個(gè)校驗(yàn)失敗的 指示信息給用戶，并繼續(xù)接收雙路選通模塊通過自身的第一數(shù)據(jù)輸出口發(fā)來的下一個(gè)輸入 數(shù)據(jù)，繼續(xù)進(jìn)行所述校驗(yàn)，直到校驗(yàn)正確再將所述校驗(yàn)正確的結(jié)果返回給雙路選通模塊。數(shù)據(jù)讀取與寫RAM模塊將接收到的所述輸入數(shù)據(jù)按照系統(tǒng)設(shè)定的包格式進(jìn)行打 包，將打包后的輸入數(shù)據(jù)寫入處于空狀態(tài)的數(shù)據(jù)存儲(chǔ)RAM當(dāng)中，并同時(shí)將所述打包后的輸 入數(shù)據(jù)發(fā)送給指令包校驗(yàn)?zāi)K。其中，打包前的輸入數(shù)據(jù)的幀格式如圖7所示，其中前兩個(gè)字節(jié)為校驗(yàn)碼——如前 文中所述，高字節(jié)的校驗(yàn)碼用于與校驗(yàn)寄存器A中的值進(jìn)行比對，而低字節(jié)的校驗(yàn)碼則用 于與校驗(yàn)寄存器B中的值進(jìn)行比對；接下來的一個(gè)字節(jié)中，包含6位包長度碼和2位包類型 碼；之后是最大長度為60個(gè)字節(jié)的數(shù)據(jù)位；其中，6位包長度用于指示所述數(shù)據(jù)位中數(shù)據(jù)的 實(shí)際長度，而輸入數(shù)據(jù)的類型由系統(tǒng)預(yù)先設(shè)定為兩種分別為數(shù)據(jù)包和指令包。打包后的 包格式如圖8所示，其中，在2個(gè)字節(jié)的校驗(yàn)碼之后，將在打包過程中由所述數(shù)據(jù)讀取與寫 RAM模塊計(jì)數(shù)生成的包序號(hào)記錄下來作為一個(gè)字節(jié)(其中包序號(hào)占據(jù)低6位，高兩位為無效 位)，而把要寫入的處于空狀態(tài)的數(shù)據(jù)存儲(chǔ)RAM的序號(hào)也記錄下來作為一個(gè)字節(jié)；之后，則 是由6位包長度碼和2位包類型碼組成的一個(gè)字節(jié)，以及由所述6位包長度碼確定的數(shù)據(jù) 位(所述數(shù)據(jù)位的最大長度為60字節(jié))，最后，在所述數(shù)據(jù)位之后添加該包的CRC校驗(yàn)碼。在本發(fā)明實(shí)施例提供的總線當(dāng)中，每個(gè)數(shù)據(jù)存儲(chǔ)RAM對應(yīng)于一個(gè)指令數(shù)據(jù)寄存 器，該指令數(shù)據(jù)寄存器用于標(biāo)識(shí)其對應(yīng)的數(shù)據(jù)存儲(chǔ)RAM中保存的包的類型是否為指令包， 當(dāng)某個(gè)數(shù)據(jù)存儲(chǔ)RAM中保存的包類型為指令包時(shí)，其對應(yīng)的指令數(shù)據(jù)寄存器取值為有效狀 態(tài)，而當(dāng)該數(shù)據(jù)存儲(chǔ)RAM中保存的包類型為數(shù)據(jù)包時(shí)，其對應(yīng)的指令數(shù)據(jù)寄存器取值則為 無效狀態(tài)。在此基礎(chǔ)上，所述指令包校驗(yàn)?zāi)K接收數(shù)據(jù)讀取與寫RAM模塊發(fā)來的打包后的 輸入數(shù)據(jù)后，暫存該包中攜帶的包序號(hào)及數(shù)據(jù)存儲(chǔ)RAM的序號(hào)，隨后再確定該包的類型；當(dāng) 該包的類型確定為指令包時(shí)，將用于保存該指令包的數(shù)據(jù)存儲(chǔ)RAM對應(yīng)的指令數(shù)據(jù)寄存器 置為有效狀態(tài)，而當(dāng)該包的類型確定為數(shù)據(jù)包時(shí)，則將用于保存該數(shù)據(jù)包的數(shù)據(jù)存儲(chǔ)RAM 對應(yīng)的指令數(shù)據(jù)寄存器置為無效狀態(tài)。通路交叉選擇模塊實(shí)時(shí)檢測發(fā)送邏輯忙閑寄存器，其中，每個(gè)發(fā)送邏輯忙閑寄存 器對應(yīng)于一個(gè)發(fā)送邏輯模塊，用于標(biāo)識(shí)其對應(yīng)的所述發(fā)送邏輯模塊是否處于空閑狀態(tài)，當(dāng) 某個(gè)發(fā)送邏輯模塊處于空閑狀態(tài)時(shí)，則其對應(yīng)的發(fā)送邏輯忙閑寄存器處于閑狀態(tài)，而當(dāng)該 發(fā)送邏輯模塊處于忙碌狀態(tài)時(shí)，則其對應(yīng)的發(fā)送邏輯忙閑寄存器處于忙狀態(tài)。當(dāng)所述通路 交叉選擇模塊檢測到某個(gè)發(fā)送邏輯忙閑寄存器處于閑狀態(tài)時(shí)，表示該發(fā)送邏輯忙閑寄存器 對應(yīng)的發(fā)送邏輯模塊處于空閑狀態(tài)，則所述通路交叉選擇模塊開啟內(nèi)部的指令優(yōu)先選擇模 塊來檢測數(shù)據(jù)存儲(chǔ)RAM當(dāng)中是否保存有指令包，當(dāng)發(fā)現(xiàn)存在保存有指令包的數(shù)據(jù)存儲(chǔ)RAM 時(shí)，則選通所述處于空閑狀態(tài)的發(fā)送邏輯模塊來優(yōu)先發(fā)送所述數(shù)據(jù)存儲(chǔ)RAM中保存的指令包，在將所有的指令包發(fā)送完畢后再發(fā)送數(shù)據(jù)包。所述優(yōu)先發(fā)送指令包表示的含義為對于 數(shù)據(jù)存儲(chǔ)RAM中保存的數(shù)據(jù)包和指令包這兩種類型的包，指令包的發(fā)送優(yōu)先級(jí)較高，從而 所述指令優(yōu)先選擇模塊優(yōu)先選擇并發(fā)送所述指令包。如果同時(shí)有多個(gè)數(shù)據(jù)存儲(chǔ)RAM中存在 指令包，則可以按照預(yù)先設(shè)定的順序或規(guī)則進(jìn)行發(fā)送，比如按照指令數(shù)據(jù)存儲(chǔ)RAM序號(hào)由 高到低或由低到高等的順序等，具體順序本發(fā)明實(shí)施例不做限定。此時(shí)，所述發(fā)送邏輯模塊的發(fā)送方式有兩種，具體通過發(fā)送配置模塊配置的發(fā)送 模式配置寄存器來進(jìn)行選擇，所述發(fā)送模式配置寄存器共8位，其中，高4位為模式選擇位， 低4位為主從機(jī)選擇位；當(dāng)所述模式選擇位為1111時(shí)，表示此時(shí)發(fā)送邏輯模塊的發(fā)送方式為同步高速發(fā) 送模式；所述模式選擇位為0000時(shí)，表示此時(shí)發(fā)送邏輯模塊的發(fā)送方式為異步發(fā)送模式。通常情況下，所述發(fā)送模式配置寄存器也可以不進(jìn)行配置而使用默認(rèn)配置，默認(rèn) 配置為所述發(fā)送邏輯模塊的發(fā)送方式處于異步發(fā)送模式。當(dāng)為默認(rèn)值時(shí)，主機(jī)和從機(jī)的選 擇沒有任何區(qū)別。當(dāng)配置為同步高速模式時(shí)，主機(jī)會(huì)向從機(jī)發(fā)送一個(gè)同步接收時(shí)鐘。從機(jī)會(huì)接收這 個(gè)同步時(shí)鐘，并通過這個(gè)同步時(shí)鐘接收數(shù)據(jù)，碼率為500M。同步高速模式需要配置本模塊是主機(jī)模塊還是從機(jī)模塊。當(dāng)選擇本模塊是主機(jī)模 塊時(shí)，發(fā)送邏輯模塊會(huì)在250M的時(shí)鐘的脈沖下發(fā)送數(shù)據(jù)，而同步時(shí)鐘發(fā)送模塊也會(huì)將主機(jī) 時(shí)鐘發(fā)送出去，供從機(jī)使用。當(dāng)選擇本機(jī)模塊是從機(jī)模塊時(shí)，同步時(shí)鐘接收模塊會(huì)接收主機(jī) 發(fā)送的同步時(shí)鐘，提供給整個(gè)系統(tǒng)使用，同步時(shí)鐘接收模塊還會(huì)將接收回來的時(shí)鐘信號(hào)輸 出給同步時(shí)鐘輸出引腳。若同步時(shí)鐘輸出引腳沒有任何輸出信號(hào)，則表示沒有接收到主機(jī) 發(fā)出的任何時(shí)鐘信號(hào)。當(dāng)配置為異步模式時(shí)，發(fā)送邏輯模塊會(huì)以固定的250M的碼率發(fā)送數(shù)據(jù)。而接收端 也會(huì)以固定的高頻時(shí)鐘接收數(shù)據(jù)。異步發(fā)送模式只需要配置發(fā)送模式配置寄存器的模式選 擇位即可。若配置模塊為異步發(fā)送模式，總線中的各設(shè)備都需要連接相同的外部時(shí)鐘晶振。在本發(fā)明實(shí)施例提供的總線結(jié)構(gòu)中，每個(gè)發(fā)送邏輯模塊在被選通用于讀取數(shù)據(jù)存 儲(chǔ)RAM中的包并進(jìn)行發(fā)送時(shí)，每個(gè)發(fā)送邏輯模塊使用一個(gè)數(shù)據(jù)傳輸通道，該通道發(fā)送數(shù)據(jù) 的碼率最高是500Mb/s，所述總線結(jié)構(gòu)在一個(gè)數(shù)據(jù)傳輸方向上有四個(gè)發(fā)送模塊和四個(gè)接收 模塊，從而所述總線支持的最高碼率為2Gb/s。接下來，在B中B中的接收邏輯模塊接收A中的發(fā)送邏輯模塊發(fā)送的包，根據(jù)前文所述，此時(shí)的包 格式如圖8所示，所述接收邏輯模塊首先接收2個(gè)字節(jié)(16位)的校驗(yàn)碼，如果校驗(yàn)不成功 則持續(xù)進(jìn)行校驗(yàn)直到校驗(yàn)通過；校驗(yàn)通過后，所述接收邏輯模塊繼續(xù)接收所述包中包含的 包序號(hào)和數(shù)據(jù)存儲(chǔ)MM序號(hào)，并通過寫RAM模塊轉(zhuǎn)發(fā)給CRC校驗(yàn)器，并由所述CRC校驗(yàn)器進(jìn) 行緩存；接下來，所述接收邏輯模塊接收包長度與包類型信息并按照包長度信息接收所述 包中的數(shù)據(jù)，如果包長度信息與實(shí)際接收到的數(shù)據(jù)的長度對應(yīng)，則表示該包中的數(shù)據(jù)未出 現(xiàn)丟數(shù)，如果包長度信息與實(shí)際接收到的數(shù)據(jù)的長度不對應(yīng)，表示該包出現(xiàn)了丟數(shù)，則將該 包的包序號(hào)以及生成的丟數(shù)出錯(cuò)信息發(fā)送給狀態(tài)記錄器。所述接收邏輯模塊還進(jìn)一步接收 CRC校驗(yàn)碼，將接收到的所述包中的數(shù)據(jù)和CRC校驗(yàn)碼通過寫RAM模塊轉(zhuǎn)發(fā)給所述CRC校驗(yàn)器，由所述CRC校驗(yàn)器對接收到的數(shù)據(jù)進(jìn)行CRC校驗(yàn)，校驗(yàn)成功時(shí)，CRC校驗(yàn)器會(huì)將該包的 包序號(hào)和數(shù)據(jù)存儲(chǔ)RAM序號(hào)發(fā)送給狀態(tài)記錄器進(jìn)行保存；而如果校驗(yàn)失敗，則CRC校驗(yàn)器會(huì) 將該包的包序號(hào)以及生成的CRC校驗(yàn)出錯(cuò)信息發(fā)送給狀態(tài)記錄器。所述狀態(tài)記錄器則將用于傳輸該包的數(shù)據(jù)傳輸通道對應(yīng)的信道質(zhì)量寄存器中的 值加1，當(dāng)所述信道質(zhì)量寄存器中的值超過預(yù)設(shè)的重發(fā)次數(shù)閾值時(shí)，則所述狀態(tài)記錄器發(fā)出 指令關(guān)閉該信道質(zhì)量寄存器對應(yīng)的數(shù)據(jù)傳輸通道。
寫RAM模塊接收到所述接收邏輯模塊轉(zhuǎn)發(fā)的包后，通知RAM選通模塊；根據(jù)RAM選 通模塊選通的空的數(shù)據(jù)存儲(chǔ)RAM，將所述包保存到該數(shù)據(jù)存儲(chǔ)RAM中；RAM選通模塊實(shí)時(shí)檢測是否存在空的數(shù)據(jù)存儲(chǔ)RAM，如果存在，則將寫RAM模塊與 所述空的數(shù)據(jù)存儲(chǔ)RAM進(jìn)行連接；如果不存在，表示所有的數(shù)據(jù)存儲(chǔ)RAM都已滿，則此時(shí)需 要通知A側(cè)停止進(jìn)行打包后的輸入數(shù)據(jù)的發(fā)送，具體方法為RAM選通模塊檢測出所有RAM 已滿后，生成RAM滿標(biāo)識(shí)信息發(fā)送給B側(cè)中的反饋指令控制模塊，反饋指令控制模塊接收到 該標(biāo)識(shí)信息后，生成RAM滿標(biāo)識(shí)反饋指令包并發(fā)送給B側(cè)中的數(shù)據(jù)讀取與寫RAM模塊。該 步驟的目的在于通過后續(xù)過程通知A側(cè)停止發(fā)送打包后的輸入數(shù)據(jù)，具體內(nèi)容下文中還將 進(jìn)行詳細(xì)說明，此處暫且不表。數(shù)據(jù)讀取與寫RAM模塊在每次讀取所述雙路選通模塊的第二數(shù)據(jù)輸出口輸出的 數(shù)據(jù)之前，先優(yōu)先檢測是否有反饋指令控制模塊發(fā)送的反饋指令包，如果有，則優(yōu)先將所述 反饋指令控制模塊發(fā)送的反饋指令包保存到處于空狀態(tài)的數(shù)據(jù)存儲(chǔ)RAM當(dāng)中；如果沒有， 則按照前文描述的數(shù)據(jù)讀取與寫RAM模塊的工作方式進(jìn)行動(dòng)作，不再重復(fù)說明。當(dāng)狀態(tài)記錄器接收到CRC校驗(yàn)器發(fā)送的包序號(hào)和數(shù)據(jù)存儲(chǔ)RAM序號(hào)時(shí)，表示該包 中的數(shù)據(jù)已經(jīng)被B側(cè)正確接收且已經(jīng)存儲(chǔ)到了 B側(cè)的正向數(shù)據(jù)存儲(chǔ)RAM當(dāng)中，此時(shí)狀態(tài)記 錄器會(huì)生成接收成功標(biāo)識(shí)信息，并將該標(biāo)識(shí)信息與該包的包序號(hào)共同發(fā)送給反饋指令控制 模塊，還將所述標(biāo)識(shí)信息與該包的包序號(hào)共同發(fā)送給數(shù)據(jù)組包模塊；而當(dāng)狀態(tài)記錄器接收 到CRC校驗(yàn)器發(fā)送的包序號(hào)和包出錯(cuò)信息時(shí)，則表示該包發(fā)送錯(cuò)誤，此時(shí)狀態(tài)記錄器會(huì)生 成發(fā)送錯(cuò)誤標(biāo)識(shí)信息，并將該標(biāo)識(shí)信息與該包的包序號(hào)共同發(fā)送給反饋指令控制模塊。數(shù)據(jù)組包模塊接收狀態(tài)記錄器發(fā)送的接收成功標(biāo)識(shí)信息和包序號(hào)，當(dāng)發(fā)現(xiàn)需要的 包信息時(shí)，將對應(yīng)RAM當(dāng)中緩存的該包讀出并進(jìn)行包格式轉(zhuǎn)換——即，將該包由打包后的格 式轉(zhuǎn)換成打包前的輸入數(shù)據(jù)的格式，然后將格式轉(zhuǎn)換后得到的輸入數(shù)據(jù)寫入數(shù)據(jù)輸出緩沖 FIFO當(dāng)中，并進(jìn)一步由所述數(shù)據(jù)輸出緩沖FIFO輸出。其中，所述需要的包信息表示的含義 為如果剛剛已經(jīng)把包序號(hào)為000001的包寫入了數(shù)據(jù)輸出緩沖FIFO當(dāng)中，那么，現(xiàn)在需要 的包信息即為包序號(hào)為000002的包；反饋指令控制模塊根據(jù)所述發(fā)送成功標(biāo)識(shí)信息和包序號(hào)，生成接收成功反饋指令 包，并發(fā)送給數(shù)據(jù)讀取與寫RAM模塊；該步驟的目的在于通過后續(xù)過程通知A側(cè)該包已經(jīng) 成功發(fā)送和保存到B側(cè)中。如果反饋指令控制模塊接收到的為丟包出錯(cuò)信息或CRC校驗(yàn)出 錯(cuò)信息時(shí)，將所述出錯(cuò)信息打包成反饋指令包，并將該反饋指令包發(fā)送給數(shù)據(jù)讀取與寫RAM 模塊；該步驟的目的在于通過后續(xù)過程通知A側(cè)該包出現(xiàn)的錯(cuò)誤類型和對應(yīng)的操作方法， 具體內(nèi)容下文中還將進(jìn)行詳細(xì)說明，此處暫且不表。上面簡要介紹了幾種反饋指令包的種類，分別包括RAM已滿、CRC校驗(yàn)成功或失 敗、丟包或接收成功等，在實(shí)際應(yīng)用中，可以根據(jù)需要設(shè)計(jì)多種類型的反饋指令包，所述反饋指令包的包格式及其類型如下表1所示表1由上表1可見，其中共包括13種類型的反饋指令包。同時(shí)，所述反饋指令包共包 含4個(gè)字節(jié)，其中第一個(gè)字節(jié)為幀頭，第2和第4個(gè)字節(jié)為狀態(tài)字，所述狀態(tài)字即為所述表1 中對應(yīng)的各類型的反饋指令包的狀態(tài)字取值，每種狀態(tài)字的取值對應(yīng)于一個(gè)反饋指令包的 類型，第3個(gè)字節(jié)為狀態(tài)反字，即第3個(gè)字節(jié)的取值為第2或第4個(gè)字節(jié)取反。由圖8和表1的比較可知，所述打包得到的反饋指令幀與打包后的指令包/數(shù)據(jù) 包格式存在顯著區(qū)別，因此當(dāng)反饋指令幀與打包后的指令包/數(shù)據(jù)包同時(shí)發(fā)送到接收邏輯 模塊時(shí)，接收邏輯模塊通過幀頭檢測可以分辨出該包是反饋指令包還是打包后的輸入數(shù) 據(jù)；對于反饋指令包，則將其轉(zhuǎn)發(fā)給指令控制模塊，而對于輸入數(shù)據(jù)，則將其轉(zhuǎn)發(fā)給寫RAM 模塊。其中，當(dāng)接收邏輯模塊轉(zhuǎn)發(fā)來的反饋指令包表示的是數(shù)據(jù)包已正確接收信息時(shí)， 指令控制模塊會(huì)讀取所述指令數(shù)據(jù)校驗(yàn)?zāi)K中暫存的包序號(hào)與數(shù)據(jù)存儲(chǔ)RAM的序號(hào)的信 息，并清空發(fā)送端相應(yīng)的RAM和其指令數(shù)據(jù)寄存器。當(dāng)接收到的反饋指令包表示的是CRC校驗(yàn)錯(cuò)誤信息時(shí)，指令控制模塊會(huì)向相應(yīng)的 重發(fā)標(biāo)識(shí)寄存器中寫1，指令優(yōu)先選擇模塊會(huì)讀取重發(fā)標(biāo)識(shí)寄存器的值，當(dāng)發(fā)現(xiàn)有數(shù)據(jù)需要 重發(fā)時(shí)，會(huì)將該寄存器對應(yīng)的數(shù)據(jù)存儲(chǔ)RAM中保存的包通過讀取RAM邏輯與發(fā)送模塊發(fā)送 出去，并讓相應(yīng)的數(shù)據(jù)發(fā)送次數(shù)寄存器中的值加1，當(dāng)數(shù)據(jù)發(fā)送次數(shù)寄存器中的數(shù)超過設(shè)定 的重發(fā)次數(shù)閾值時(shí)，則清空該包數(shù)據(jù)所在的數(shù)據(jù)存儲(chǔ)RAM，并歸0相應(yīng)的數(shù)據(jù)發(fā)送次數(shù)寄存 器。重發(fā)數(shù)據(jù)具有第一優(yōu)先級(jí)，高于反饋指令包的優(yōu)先級(jí)。當(dāng)接收到的反饋指令包表示的是出現(xiàn)丟包錯(cuò)誤時(shí)，指令控制模塊會(huì)向相應(yīng)的重發(fā) 標(biāo)識(shí)寄存器中寫1，指令優(yōu)先選擇模塊會(huì)讀取重發(fā)標(biāo)識(shí)寄存器的值，當(dāng)發(fā)現(xiàn)有數(shù)據(jù)需要重發(fā) 時(shí)，將該寄存器對應(yīng)的數(shù)據(jù)存儲(chǔ)RAM中保存的包通過讀取RAM邏輯與發(fā)送模塊發(fā)送出去。數(shù) 據(jù)丟包與CRC校驗(yàn)錯(cuò)誤具有相同的優(yōu)先級(jí)。當(dāng)接收到的反饋指令包表示的是RAM滿時(shí)，指令控制模塊會(huì)將RAM滿信號(hào)送給指 令優(yōu)先選擇模塊，這時(shí)指令優(yōu)先選擇模塊會(huì)禁止發(fā)送數(shù)據(jù)，直到解除阻止為止。當(dāng)接收到的反饋指令包表示的是RAM空時(shí)，指令控制模塊會(huì)將RAM空信號(hào)送給指 令優(yōu)先選擇模塊，這時(shí)指令優(yōu)先選擇模塊會(huì)重新允許數(shù)據(jù)發(fā)送。當(dāng)接收到的反饋指令包表示的是關(guān)閉1通道時(shí)，指令控制模塊會(huì)通知通路交叉選擇模塊，停止ι通道發(fā)送數(shù)據(jù)。但1通道沒有停下活動(dòng)，它這時(shí)會(huì)不停的發(fā)固定常數(shù)OXAA，相應(yīng)地，接收邏輯模塊與寫RAM模塊仍然接收數(shù)據(jù)，當(dāng)它連續(xù)接收到一萬次正確的OXAA時(shí)， 會(huì)清空信道質(zhì)量寄存器中的值，狀態(tài)記錄器會(huì)發(fā)送給反饋指令控制模塊一個(gè)開啟1通道指 令，并由反饋指令控制模塊發(fā)送出去。當(dāng)接收到的反饋指令包表示的是開啟1通道時(shí)，指令控制模塊會(huì)通知通路交叉選 擇模塊重新開啟1通道，進(jìn)行數(shù)據(jù)傳輸。同理，當(dāng)接收到的反饋指令包表示的是關(guān)閉2、3或 4通道，就分別關(guān)閉2、3或4通道。當(dāng)接收到的反饋指令包表示的是開啟2、3或4通道，則 分別開啟2、3或4通道。二、直通模式，其工作原理如下首先需要說明的是，所述直通模式下的工作過程與安全模式基本相同，為了避免 重復(fù)和方便描述，下文中只對直通模式和安全模式存在差異的部分進(jìn)行詳細(xì)介紹，而省略 兩種工作模式下相同的部分在直通模式下，打包前的輸入數(shù)據(jù)的幀格式與前文中圖7所示的相同，而打包后 的包格式如圖9所示，其中，在2個(gè)字節(jié)的校驗(yàn)碼之后，將在打包過程中由所述數(shù)據(jù)讀取與 寫RAM模塊計(jì)數(shù)生成的包序號(hào)記錄下來作為一個(gè)字節(jié)(其中包序號(hào)占據(jù)低6位，高兩位為 無效位)，而把要寫入的處于空狀態(tài)的數(shù)據(jù)存儲(chǔ)RAM的序號(hào)也記錄下來作為一個(gè)字節(jié)；之 后，則是最大長度為63字節(jié)的數(shù)據(jù)位，最后，在所述數(shù)據(jù)位之后添加該包的CRC校驗(yàn)碼。在直通模式下，所述通路交叉選擇模塊的工作方式與安全模式下存在差異此時(shí)， 通路交叉選擇模塊首先檢測第一個(gè)發(fā)送邏輯忙閑寄存器的值，在發(fā)送第一個(gè)數(shù)據(jù)時(shí)，此寄 存器一定為0，即第一個(gè)發(fā)送邏輯模塊處于空閑狀態(tài)。這時(shí)，通路交叉選擇模塊將第一個(gè) 數(shù)據(jù)存儲(chǔ)MM的讀總線與第一個(gè)發(fā)送邏輯模塊的數(shù)據(jù)與控制總線相連，并啟動(dòng)發(fā)送邏輯模 塊讀取并發(fā)送數(shù)據(jù)。當(dāng)?shù)谝粋€(gè)發(fā)送邏輯模塊發(fā)送了一半的數(shù)據(jù)時(shí)，通路交叉選擇模塊檢測 第二個(gè)發(fā)送邏輯忙閑寄存器的值，此時(shí)，第二個(gè)發(fā)送邏輯模塊一定處于空閑狀態(tài)，則通路交 叉選擇模塊將第二個(gè)數(shù)據(jù)存儲(chǔ)MM的讀總線與第二個(gè)發(fā)送邏輯模塊的數(shù)據(jù)與控制總線相 連，并啟動(dòng)第二個(gè)發(fā)送邏輯模塊讀取并發(fā)送數(shù)據(jù)。同理，當(dāng)?shù)诙€(gè)發(fā)送邏輯模塊發(fā)送了一半 的數(shù)據(jù)時(shí)，通路交叉選擇模塊將啟動(dòng)第三個(gè)發(fā)送邏輯模塊發(fā)送第三個(gè)數(shù)據(jù)存儲(chǔ)RAM中的數(shù) 據(jù)。當(dāng)?shù)谌齻€(gè)發(fā)送邏輯模塊發(fā)送了一半的數(shù)據(jù)時(shí)，通路交叉選擇模塊將啟動(dòng)第四個(gè)發(fā)送邏 輯模塊發(fā)送第四個(gè)數(shù)據(jù)存儲(chǔ)RAM中的數(shù)據(jù)。值得注意的是，當(dāng)?shù)谒膫€(gè)發(fā)送邏輯模塊發(fā)送了 一半的數(shù)據(jù)時(shí)，第一個(gè)發(fā)送邏輯模塊一定已經(jīng)將第一個(gè)數(shù)據(jù)存儲(chǔ)RAM中的數(shù)發(fā)送完畢，并 且清空了第一個(gè)數(shù)據(jù)存儲(chǔ)RAM中的數(shù)據(jù)。這時(shí)，通路交叉選擇模塊將啟動(dòng)第一個(gè)發(fā)送邏輯 模塊發(fā)送第五個(gè)數(shù)據(jù)存儲(chǔ)RAM中的數(shù)據(jù)。當(dāng)?shù)谝粋€(gè)發(fā)送邏輯模塊發(fā)送了一半的數(shù)據(jù)時(shí)，第 二個(gè)發(fā)送邏輯模塊一定已經(jīng)將第二個(gè)數(shù)據(jù)存儲(chǔ)RAM中的數(shù)發(fā)送完畢，并且清空了第二個(gè)數(shù) 據(jù)存儲(chǔ)RAM中的數(shù)據(jù)。通路交叉選擇模塊將啟動(dòng)第二個(gè)發(fā)送邏輯模塊發(fā)送第六個(gè)數(shù)據(jù)存儲(chǔ) RAM中的數(shù)據(jù)。這樣依次循環(huán)，順序的發(fā)送數(shù)據(jù)輸入緩沖FIFO傳過來的數(shù)據(jù)。接下來，B中的接收邏輯與寫RAM模塊會(huì)首先接收16位的校驗(yàn)碼，當(dāng)校驗(yàn)正確后， 會(huì)繼續(xù)讀取數(shù)據(jù)，否則繼續(xù)校驗(yàn)直到校驗(yàn)成功為止。而后，接收邏輯與寫RAM模塊會(huì)接收所 述包中包含的包序號(hào)(8位)和數(shù)據(jù)存儲(chǔ)RAM序號(hào)(8位)，并將此信息送給CRC校驗(yàn)器。隨 后，接收邏輯與寫RAM模塊會(huì)按照固定包長度(63個(gè)字節(jié))接收數(shù)據(jù)字節(jié)。CRC校驗(yàn)器會(huì)校 驗(yàn)接收的數(shù)據(jù)是否正確。當(dāng)校驗(yàn)成功時(shí)，CRC校驗(yàn)器會(huì)將包序號(hào)和數(shù)據(jù)存儲(chǔ)RAM序號(hào)的信息傳遞給狀態(tài)記錄器，供以后數(shù)據(jù)組包時(shí)使用。當(dāng)校驗(yàn)失敗時(shí)，CRC校驗(yàn)器會(huì)將包序號(hào)和接 收錯(cuò)誤信息傳遞給狀態(tài)記錄器，并將相應(yīng)的信道質(zhì)量寄存器里的值加1，當(dāng)相應(yīng)的信道質(zhì)量 寄存器里的值超過信道質(zhì)量預(yù)置寄存器里的值時(shí)，則發(fā)出命令關(guān)閉該通訊信道。這里需要 指出的是不管CRC校驗(yàn)器的校驗(yàn)是否成功，數(shù)據(jù)組包模塊都會(huì)將數(shù)據(jù)組包輸出。當(dāng)狀態(tài)記錄器接收到包序號(hào)和數(shù)據(jù)存儲(chǔ)RAM序號(hào)的信息，或接收到包序號(hào)和接收 錯(cuò)誤信息時(shí)，表示數(shù)據(jù)已接收并已經(jīng)存儲(chǔ)到了相應(yīng)的數(shù)據(jù)存儲(chǔ)RAM當(dāng)中。此時(shí)，數(shù)據(jù)組包 模塊循環(huán)檢測狀態(tài)記錄器內(nèi)的包序號(hào)信息，當(dāng)發(fā)現(xiàn)需要的包信息時(shí)，會(huì)將相應(yīng)數(shù)據(jù)存儲(chǔ)RAM 內(nèi)的包讀出到數(shù)據(jù)輸出緩沖FIFO當(dāng)中，并清空該數(shù)據(jù)存儲(chǔ)RAM。這里舉例說明需要的包信 息的含義。例如剛剛已經(jīng)把包序號(hào)為000001的數(shù)據(jù)包寫入了數(shù)據(jù)輸出緩沖FIFO當(dāng)中，那 么，現(xiàn)在需要的包信息即為包序號(hào)為000002的包。由于在一些信道環(huán)境惡劣的情況下，可 能會(huì)產(chǎn)生丟包的現(xiàn)象，因此，在收到000001包之后，B側(cè)也許永遠(yuǎn)接收不到000002包，所以， 此時(shí)數(shù)據(jù)組包模塊會(huì)進(jìn)一步檢測狀態(tài)記錄器內(nèi)是否存在包序號(hào)為000003的包信息，一旦 檢測到所述狀態(tài)記錄器內(nèi)出現(xiàn)了包序號(hào)為000003的包信息后，再檢測一遍所述狀態(tài)記錄 器內(nèi)是否存在包序號(hào)為000002的包信息，若仍然沒有發(fā)現(xiàn)所述狀態(tài)記錄器內(nèi)存在包序號(hào) 為000002的包信息，則表示000002包已經(jīng)丟失，此時(shí)，數(shù)據(jù)組包模塊會(huì)立即將所述000003 包相應(yīng)的數(shù)據(jù)存儲(chǔ)RAM內(nèi)的包讀出到數(shù)據(jù)輸出緩沖FIFO當(dāng)中進(jìn)行發(fā)送。
由上述說明可見，由于直通模式下采取無論校驗(yàn)是否成功、以及無論是否丟包都 直接進(jìn)行組包的發(fā)送方式，因此直通模式下的反饋指令包的包格式相比于安全模式也存在 一些差異，具體如下表2所示
I頭(1字節(jié))狀態(tài)字(1字節(jié)) 狀態(tài)反字(1字節(jié))狀態(tài)字(1字節(jié)) 反饋指令包類型
OXFE__11111111__00000000__11111111__RAM 滿標(biāo)識(shí)_
OXFE~11111101"OOOOOOIO11111101RAM 空標(biāo)識(shí)
OXFE—10000000~θΠ 1111100000001 通道關(guān)閉
OXFE~01000000" ο ιιιιι010000002 通道關(guān)閉
OXFE~00100000"TIblllll001000003 通道關(guān)閉
OXFE~00010000"ΤΤ 01111000100004 通道關(guān)閉
OXFE~01111111"TOOOOOOO011111111 通道開啟
OXFE—10111111"Ο ΟΟΟΟΟΟ101111112 通道開啟
OXFE—11011111"ΟΟ ΟΟΟΟΟ110111113 通道開啟
OXFE1110111100010000111011114 通道開啟表2由上表2可見，所述反饋指令包的長度和格式均與安全模式下相同，區(qū)別僅在于 由于此時(shí)不考慮校驗(yàn)是否成功以及是否丟包，因此此時(shí)的反饋指令包的種類較少，共包括 10種取值的反饋指令包。而當(dāng)接收模塊將所述反饋控制指令發(fā)送給指令控制模塊后，指令 控制模塊的相應(yīng)操作仍與前文中安全模式下的控制方式相同，不再贅述。由上述可見，本發(fā)明實(shí)施例提供的總線設(shè)備是采用LVDS標(biāo)準(zhǔn)研制的一種新型設(shè) 備間通訊接口，該接口擁有多條串行收發(fā)通道，而且能夠自動(dòng)平衡每條通道上傳輸?shù)臄?shù)據(jù) 流。相對于1553Β總線，本發(fā)明提供的總線設(shè)備具有四個(gè)通道冗余備份的機(jī)制，只要 有一個(gè)通道正常工作，就可以保證數(shù)據(jù)的傳輸，四個(gè)通道互為備份。該總線相對于其它的總線具有更高的數(shù)據(jù)傳輸帶寬，單通道最大傳輸碼率為500Mb，總線的整體帶寬可達(dá)到2Gb，以用于解決現(xiàn)代各種設(shè)備對大容量的圖像、聲音等多媒 體數(shù)據(jù)傳輸?shù)母邘捫枨?。該總線相對于其他總線(如CAN總線)具有可靠的糾錯(cuò)、重發(fā)等保障機(jī)制。該總 線內(nèi)部具有丟數(shù)重發(fā)、丟包重發(fā)、數(shù)據(jù)CRC校驗(yàn)出錯(cuò)重發(fā)等機(jī)制，滿足了在航空航天等領(lǐng)域 對數(shù)據(jù)誤碼率的苛刻要求。該總線具有安全模式和直通模式兩種數(shù)據(jù)傳輸模式，在要求高數(shù)據(jù)可靠性的場合 使用安全模式。在民用領(lǐng)域，可以使用直通模式，以期待在環(huán)境相對穩(wěn)定的情況下獲得最大 的數(shù)據(jù)帶寬。這個(gè)可以根據(jù)實(shí)際情況進(jìn)行配置。該總線相對于用戶具有非常簡單的輸入接口，用戶只需要控制寫時(shí)鐘向總線內(nèi)部 的輸入緩沖FIFO按用戶幀結(jié)構(gòu)寫數(shù)即可，該總線具有高速、可靠、網(wǎng)絡(luò)化的特點(diǎn)。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
一種總線設(shè)備，包括用于在兩個(gè)傳輸方向上進(jìn)行數(shù)據(jù)傳輸?shù)膬蓚€(gè)組成結(jié)構(gòu)和連接關(guān)系均完全相同的子設(shè)備正向子系統(tǒng)和反向子系統(tǒng)；其特征在于所述正向子系統(tǒng)包括正向輸入保存模塊、正向發(fā)送模塊、正向接收保存模塊、正向輸出模塊、正向反饋控制模塊和正向指令控制模塊；所述反向子系統(tǒng)包括反向輸入保存模塊、反向發(fā)送模塊、反向接收保存模塊、反向輸出模塊、反向反饋控制模塊和反向指令控制模塊；所述正向輸入保存模塊，首先執(zhí)行正向指令控制模塊通知的相關(guān)操作，之后，接收反向反饋控制模塊發(fā)來的反向反饋控制指令，將其按照設(shè)定的反饋指令包格式打包后緩存；還接收正向輸入數(shù)據(jù)，將其按照設(shè)定的包格式打包后緩存；所述正向發(fā)送模塊，首先執(zhí)行正向指令控制模塊通知的相關(guān)操作，之后，讀取正向輸入保存模塊中緩存的打包后的反向反饋控制指令或打包后的正向輸入數(shù)據(jù)，將其發(fā)送到正向接收保存模塊；所述正向接收保存模塊，接收正向發(fā)送模塊發(fā)來的打包后的反向反饋控制指令或打包后的正向輸入數(shù)據(jù)，將所述反向反饋控制指令發(fā)送給反向指令控制模塊，緩存所述正向輸入數(shù)據(jù)并將自身的當(dāng)前處理狀態(tài)發(fā)送給正向反饋控制模塊；所述正向輸出模塊，讀取正向接收保存模塊緩存的打包后的正向輸入數(shù)據(jù)，將其解包得到輸入數(shù)據(jù)的打包前格式后輸出；所述正向反饋控制模塊，根據(jù)正向接收保存模塊發(fā)來的其當(dāng)前處理狀態(tài)的信息生成正向反饋控制指令并緩存到反向輸入保存模塊；所述正向指令控制模塊，根據(jù)反向接收保存模塊發(fā)來的正向反饋控制指令通知正向輸入保存模塊和正向發(fā)送模塊進(jìn)行相關(guān)操作；所述反向輸入保存模塊，首先執(zhí)行反向指令控制模塊通知的相關(guān)操作，之后，接收正向反饋控制模塊發(fā)來的正向反饋控制指令，將其按照設(shè)定的反饋指令包格式打包后緩存；還接收反向輸入數(shù)據(jù)，將其按照設(shè)定的包格式打包后緩存；所述反向發(fā)送模塊，首先執(zhí)行反向指令控制模塊通知的相關(guān)操作，之后，讀取反向輸入保存模塊中緩存的打包后的正向反饋控制指令或打包后的反向輸入數(shù)據(jù)，將其發(fā)送到反向接收保存模塊；所述反向接收保存模塊，接收反向發(fā)送模塊發(fā)來的打包后的正向反饋控制指令或打包后的反向輸入數(shù)據(jù)，將所述正向反饋控制指令發(fā)送給正向指令控制模塊，緩存所述反向輸入數(shù)據(jù)并將自身的當(dāng)前處理狀態(tài)發(fā)送給反向反饋控制模塊；所述反向輸出模塊，讀取反向接收保存模塊緩存的打包后的反向輸入數(shù)據(jù)，將其解包得到輸入數(shù)據(jù)的打包前格式后輸出；所述反向反饋控制模塊，根據(jù)反向接收保存模塊發(fā)來的其當(dāng)前處理狀態(tài)的信息生成反向反饋控制指令并緩存到正向輸入保存模塊；所述反向指令控制模塊，根據(jù)正向接收保存模塊發(fā)來的反向反饋控制指令對反向輸入保存模塊和反向發(fā)送模塊進(jìn)行相應(yīng)的指令控制。
2.根據(jù)權(quán)利要求1所述的總線設(shè)備，其特征在于，所述正向輸入保存模塊包括正向數(shù)據(jù)輸入緩沖控制模塊，當(dāng)有正向輸入數(shù)據(jù)需要通過總線設(shè)備進(jìn)行傳輸時(shí)，判斷 是否存在空的正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM，如果存在，則允許所述正向輸入數(shù)據(jù)輸入并將其發(fā)送給正向數(shù)據(jù)輸入緩沖FIFO，如果不存在，則不允許所述正向輸入數(shù)據(jù)輸入；正向數(shù)據(jù)輸入緩沖FIFO，接收所述正向數(shù)據(jù)輸入緩沖控制模塊發(fā)來的正向輸入數(shù)據(jù)， 將其進(jìn)一步發(fā)送給正向雙路選通開關(guān)；正向雙路選通開關(guān)，接收所述正向數(shù)據(jù)輸入緩沖FIFO發(fā)來的正向輸入數(shù)據(jù)，將所述正 向輸入數(shù)據(jù)發(fā)送給正向數(shù)據(jù)校驗(yàn)?zāi)K；當(dāng)接收到正向數(shù)據(jù)校驗(yàn)?zāi)K返回的校驗(yàn)通過的信息 后，再將所述正向輸入數(shù)據(jù)發(fā)送給正向數(shù)據(jù)讀取與寫RAM模塊；正向數(shù)據(jù)校驗(yàn)?zāi)K，對所述正向雙路選通開關(guān)發(fā)來的正向輸入數(shù)據(jù)進(jìn)行校驗(yàn)，如果校 驗(yàn)未通過則繼續(xù)等待下一個(gè)正向輸入數(shù)據(jù)并對其繼續(xù)進(jìn)行校驗(yàn)，直到校驗(yàn)通過，向所述正 向雙路選通開關(guān)返回校驗(yàn)通過的信息；正向數(shù)據(jù)讀取與寫RAM模塊，接收反向反饋控制模塊發(fā)來的反向反饋控制指令，將其 按照設(shè)定的反饋指令包格式打包后緩存到正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM當(dāng)中，同時(shí)為保存該反 饋指令包的RAM設(shè)置指令包標(biāo)識(shí)；還接收正向雙路選通開關(guān)發(fā)來的正向輸入數(shù)據(jù)，將其按 照設(shè)定的包格式打包后緩存到正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM當(dāng)中，同時(shí)根據(jù)為保存該打包后的 正向輸入數(shù)據(jù)的RAM設(shè)置數(shù)據(jù)包標(biāo)識(shí)；正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM，首先執(zhí)行正向指令控制模塊控制下的操作，之后，接收數(shù)據(jù) 讀取與寫RAM模塊發(fā)來的打包后的反饋指令包和/或打包后的正向輸入數(shù)據(jù)進(jìn)行緩存。
3.根據(jù)權(quán)利要求2所述的總線設(shè)備，其特征在于，所述正向發(fā)送模塊包括正向通路交叉選擇模塊，實(shí)時(shí)循環(huán)檢測各正向發(fā)送邏輯模塊中是否有處于空閑狀態(tài) 的；如果有，則通知正向指令優(yōu)先選擇模塊；正向指令優(yōu)先選擇模塊，接收正向通路交叉選擇模塊的通知，首先執(zhí)行正向指令控制 模塊控制下的操作，之后，選擇設(shè)置有指令包標(biāo)識(shí)的正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM，讀取其中緩 存的打包后的反向反饋控制指令或打包后的正向輸入數(shù)據(jù)，并轉(zhuǎn)發(fā)給所述正向發(fā)送邏輯模 塊；之后，在選擇設(shè)置有數(shù)據(jù)包標(biāo)識(shí)的正向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM，讀取其中緩存的打包后的 正向輸入數(shù)據(jù)，并轉(zhuǎn)發(fā)給所述正向發(fā)送邏輯模塊；正向發(fā)送邏輯模塊，接收正向指令優(yōu)先選擇模塊發(fā)來的包并轉(zhuǎn)發(fā)給正向接收保存模塊。
4.根據(jù)權(quán)利要求3所述的總線設(shè)備，其特征在于，所述正向接收保存模塊包括正向接收邏輯模塊，接收正向發(fā)送邏輯模塊發(fā)來的打包后的反向反饋控制指令和/或 打包后的正向輸入數(shù)據(jù)，對于打包后的反向反饋控制指令，將所述反向反饋控制指令發(fā)送 給反向指令控制模塊，而對于打包后的正向輸入數(shù)據(jù)，將其轉(zhuǎn)發(fā)給正向?qū)慠AM模塊；正向?qū)慠AM模塊，接收正向接收邏輯模塊發(fā)來的打包后的正向輸入數(shù)據(jù)并對所述正向 輸入數(shù)據(jù)進(jìn)行校驗(yàn)，當(dāng)校驗(yàn)通過時(shí)，將所述正向輸入數(shù)據(jù)保存到正向RAM選通模塊選通的 正向接收端數(shù)據(jù)存儲(chǔ)RAM當(dāng)中，同時(shí)將校驗(yàn)通過作為當(dāng)前處理狀態(tài)通知當(dāng)前正向狀態(tài)記錄 器；當(dāng)校驗(yàn)未通過時(shí)，則將校驗(yàn)失敗作為當(dāng)前處理狀態(tài)通知當(dāng)前正向狀態(tài)記錄器；正向RAM選通模塊，實(shí)時(shí)檢測各正向接收端數(shù)據(jù)存儲(chǔ)RAM中是否存在空RAM，如果存在， 則選通該RAM并將所述正向?qū)慠AM模塊發(fā)來的正向輸入數(shù)據(jù)保存到該RAM當(dāng)中；如果不存 在，則將RAM已滿作為當(dāng)前處理狀態(tài)通知當(dāng)前正向狀態(tài)記錄器；當(dāng)前正向狀態(tài)記錄器，接收并記錄正向?qū)慠AM模塊和正向RAM選通模塊發(fā)來的當(dāng)前處 理狀態(tài)，將校驗(yàn)通過的正向輸入數(shù)據(jù)的標(biāo)識(shí)信息通知正向輸出模塊，所述正向輸入數(shù)據(jù)的標(biāo)識(shí)信息包含在打包后的正向輸入數(shù)據(jù)當(dāng)中；還將記錄的所述當(dāng)前處理狀態(tài)發(fā)送給正向反 饋控制模塊；正向接收端數(shù)據(jù)存儲(chǔ)RAM，當(dāng)被正向RAM選通模塊選通時(shí)，接收正向?qū)慠AM模塊發(fā)來的 正向輸入數(shù)據(jù)并緩存。
5.根據(jù)權(quán)利要求4所述的總線設(shè)備，其特征在于，所述正向輸出模塊包括正向輸入數(shù)據(jù)還原模塊，接收當(dāng)前正向狀態(tài)記錄器發(fā)來的校驗(yàn)通過的正向輸入數(shù)據(jù)的 標(biāo)識(shí)信息，將所述正向接收端數(shù)據(jù)存儲(chǔ)RAM中緩存的打包后的該正向輸入數(shù)據(jù)讀出，將其 還原成正向輸入數(shù)據(jù)打包前的格式后發(fā)送到正向輸入數(shù)據(jù)輸出緩沖FIFO當(dāng)中，并清空保 存打包后的該正向輸入數(shù)據(jù)的正向接收端數(shù)據(jù)存儲(chǔ)RAM ；正向輸入數(shù)據(jù)輸出緩沖FIFO，接收正向輸入數(shù)據(jù)還原模塊發(fā)來的還原成打包前格式的 正向輸入數(shù)據(jù)并輸出。
6.根據(jù)權(quán)利要求5所述的總線設(shè)備，其特征在于，所述反向輸入保存模塊和括反向數(shù)據(jù)輸入緩沖控制模塊，當(dāng)有反向輸入數(shù)據(jù)需要通過總線設(shè)備進(jìn)行傳輸時(shí)，判斷 是否存在空的反向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM，如果存在，則允許所述反向輸入數(shù)據(jù)輸入并將其發(fā) 送給反向數(shù)據(jù)輸入緩沖FIFO，如果不存在，則不允許所述反向輸入數(shù)據(jù)輸入；反向數(shù)據(jù)輸入緩沖FIFO，接收所述反向數(shù)據(jù)輸入緩沖控制模塊發(fā)來的反向輸入數(shù)據(jù)， 將其進(jìn)一步發(fā)送給反向雙路選通開關(guān)；反向雙路選通開關(guān)，接收所述反向數(shù)據(jù)輸入緩沖FIFO發(fā)來的反向輸入數(shù)據(jù)，將所述反 向輸入數(shù)據(jù)發(fā)送給反向校驗(yàn)?zāi)K；當(dāng)接收到反向校驗(yàn)?zāi)K返回的校驗(yàn)通過的信息后，再將 所述反向輸入數(shù)據(jù)發(fā)送給反向數(shù)據(jù)讀取與寫RAM模塊；反向校驗(yàn)?zāi)K，對所述反向雙路選通開關(guān)發(fā)來的反向輸入數(shù)據(jù)進(jìn)行校驗(yàn)，如果校驗(yàn)未 通過則繼續(xù)等待下一個(gè)反向輸入數(shù)據(jù)并對其繼續(xù)進(jìn)行校驗(yàn)，直到校驗(yàn)通過，向所述反向雙 路選通開關(guān)返回校驗(yàn)通過的信息；反向數(shù)據(jù)讀取與寫RAM模塊，接收正向反饋控制模塊發(fā)來的正向反饋控制指令，將其 按照設(shè)定的反饋指令包格式打包后緩存到反向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM當(dāng)中，同時(shí)為保存該反 饋指令包的RAM設(shè)置指令包標(biāo)識(shí)；還接收反向雙路選通開關(guān)發(fā)來的反向輸入數(shù)據(jù)，將其按 照設(shè)定的包格式打包后緩存到反向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM當(dāng)中，同時(shí)根據(jù)所述反向輸入數(shù)據(jù) 的類型為保存該打包后的反向輸入數(shù)據(jù)的RAM設(shè)置指令包或數(shù)據(jù)包標(biāo)識(shí)，所述反向輸入數(shù) 據(jù)的類型預(yù)先設(shè)定、且包含指令型和數(shù)據(jù)型兩種；反向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM，首先執(zhí)行反向指令控制模塊控制下的操作，之后，接收數(shù)據(jù) 讀取與寫RAM模塊發(fā)來的打包后的反饋指令包和/或打包后的反向輸入數(shù)據(jù)進(jìn)行緩存。
7.根據(jù)權(quán)利要求6所述的總線設(shè)備，其特征在于，所述反向發(fā)送模塊包括反向通路交叉選擇模塊，實(shí)時(shí)循環(huán)檢測各反向發(fā)送邏輯模塊中是否有處于空閑狀態(tài) 的；如果有，則通知反向指令優(yōu)先選擇模塊；反向指令優(yōu)先選擇模塊，接收反向通路交叉選擇模塊的通知，首先執(zhí)行反向指令控制 模塊控制下的操作，之后，選擇設(shè)置有指令包標(biāo)識(shí)的反向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM，讀取其中緩 存的打包后的正向反饋控制指令或打包后的反向輸入數(shù)據(jù)，并轉(zhuǎn)發(fā)給所述反向發(fā)送邏輯模 塊；之后，在選擇設(shè)置有數(shù)據(jù)包標(biāo)識(shí)的反向發(fā)送端數(shù)據(jù)存儲(chǔ)RAM，讀取其中緩存的打包后的 反向輸入數(shù)據(jù)，并轉(zhuǎn)發(fā)給所述反向發(fā)送邏輯模塊；反向發(fā)送邏輯模塊，接收反向指令優(yōu)先選擇模塊發(fā)來的包并轉(zhuǎn)發(fā)給反向接收保存模塊。
8.根據(jù)權(quán)利要求7所述的總線設(shè)備，其特征在于，所述反向接收保存模塊包括反向接收邏輯模塊，接收反向發(fā)送邏輯模塊發(fā)來的打包后的正向反饋控制指令和/或 打包后的反向輸入數(shù)據(jù)，對于打包后的正向反饋控制指令，將所述正向反饋控制指令發(fā)送 給正向指令控制模塊，而對于打包后的反向輸入數(shù)據(jù)，將其轉(zhuǎn)發(fā)給反向?qū)慠AM模塊；反向?qū)慠AM模塊，接收反向接收邏輯模塊發(fā)來的打包后的反向輸入數(shù)據(jù)并對所述反向 輸入數(shù)據(jù)進(jìn)行校驗(yàn)，當(dāng)校驗(yàn)通過時(shí)，將所述反向輸入數(shù)據(jù)保存到反向RAM選通模塊選通的 反向接收端數(shù)據(jù)存儲(chǔ)RAM當(dāng)中，同時(shí)將校驗(yàn)通過作為當(dāng)前處理狀態(tài)通知當(dāng)前反向狀態(tài)記錄 器；當(dāng)校驗(yàn)未通過時(shí)，則將校驗(yàn)失敗作為當(dāng)前處理狀態(tài)通知當(dāng)前反向狀態(tài)記錄器；反向RAM選通模塊，實(shí)時(shí)檢測各反向接收端數(shù)據(jù)存儲(chǔ)RAM中是否存在空RAM，如果存在， 則選通該RAM并將所述反向?qū)慠AM模塊發(fā)來的反向輸入數(shù)據(jù)保存到該RAM當(dāng)中；如果不存 在，則將RAM已滿作為當(dāng)前處理狀態(tài)通知當(dāng)前反向狀態(tài)記錄器；當(dāng)前反向狀態(tài)記錄器，接收并記錄反向?qū)慠AM模塊和反向RAM選通模塊發(fā)來的當(dāng)前處 理狀態(tài)，將校驗(yàn)通過的反向輸入數(shù)據(jù)的標(biāo)識(shí)信息通知反向輸出模塊，所述反向輸入數(shù)據(jù)的 標(biāo)識(shí)信息包含在打包后的反向輸入數(shù)據(jù)當(dāng)中；還將記錄的所述當(dāng)前處理狀態(tài)發(fā)送給反向反 饋控制模塊；反向接收端數(shù)據(jù)存儲(chǔ)RAM，當(dāng)被反向RAM選通模塊選通時(shí)，接收反向?qū)慠AM模塊發(fā)來的 反向輸入數(shù)據(jù)并緩存。
9.根據(jù)權(quán)利要求8所述的總線設(shè)備，其特征在于，所述反向輸出模塊包括反向輸入數(shù)據(jù)還原模塊，接收當(dāng)前反向狀態(tài)記錄器發(fā)來的校驗(yàn)通過的反向輸入數(shù)據(jù)的 標(biāo)識(shí)信息，將所述反向接收端數(shù)據(jù)存儲(chǔ)RAM中緩存的打包后的該反向輸入數(shù)據(jù)讀出，將其 還原成反向輸入數(shù)據(jù)打包前的格式后發(fā)送到反向輸入數(shù)據(jù)輸出緩沖FIFO當(dāng)中，并清空保 存打包后的該反向輸入數(shù)據(jù)的反向接收端數(shù)據(jù)存儲(chǔ)RAM ；反向輸入數(shù)據(jù)輸出緩沖FIFO，接收反向輸入數(shù)據(jù)還原模塊發(fā)來的還原成打包前格式的 反向輸入數(shù)據(jù)并輸出。
全文摘要
本發(fā)明公開了一種總線設(shè)備，包括用于在兩個(gè)傳輸方向上進(jìn)行數(shù)據(jù)傳輸?shù)膬蓚€(gè)組成結(jié)構(gòu)和連接關(guān)系均完全相同的子設(shè)備正向子系統(tǒng)和反向子系統(tǒng)；所述正向子系統(tǒng)包括正向輸入保存模塊、正向發(fā)送模塊、正向接收保存模塊、正向輸出模塊、正向反饋控制模塊和正向指令控制模塊；所述反向子系統(tǒng)包括反向輸入保存模塊、反向發(fā)送模塊、反向接收保存模塊、反向輸出模塊、反向反饋控制模塊和反向指令控制模塊。本發(fā)明提供的總線設(shè)備，能夠同時(shí)實(shí)現(xiàn)高速率和高可靠性的工作，且總線節(jié)點(diǎn)容量更高。
文檔編號(hào)H04L1/00GK101834695SQ20101012915
公開日2010年9月15日 申請日期2010年3月18日 優(yōu)先權(quán)日2010年3月18日
發(fā)明者劉文怡, 張會(huì)新, 張彥軍, 沈三民, 燕洪成, 王立, 郅銀周, 黃卡爾 申請人:中北大學(xué)