專利名稱：Vdl通信系統(tǒng)d8psk調(diào)制信號解調(diào)方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)，特別涉及甚高頻數(shù)字鏈路(VHF Digital Link)通信系統(tǒng)差 分編碼八相相移鍵控(D8PSK)調(diào)制信號實時頻差校正解調(diào)方法及裝置。
背景技術(shù)：
由于D8PSK調(diào)制信號占用頻率帶寬較小，數(shù)據(jù)通信速率較高，傳輸誤碼率較低，因
此被廣泛使用在通信、導航和監(jiān)視系統(tǒng)中，特別適用于海事和空管等領(lǐng)域。 圖1為VDL通信系統(tǒng)的傳輸模型示意圖，中頻接收機接收經(jīng)過無線信道傳輸?shù)?br> D8PSK中頻信號，經(jīng)數(shù)字下變頻和基帶解調(diào)后，恢復發(fā)送的原始數(shù)據(jù)。解調(diào)性能的好壞決定
了整個VDL通信系統(tǒng)性能的優(yōu)劣。 D8PSK調(diào)制是一種線性的多電平數(shù)字調(diào)制方式，它將要發(fā)送的數(shù)據(jù)每三個比特組 成一個符號作為載波相位的變化量去調(diào)制載波，能夠提供更高的比特率和頻譜效率。VDL 通信系統(tǒng)還使用了 GFSK調(diào)制方式，其碼速率為19. 2Kbit/S，小于D8PSK調(diào)制方式的碼速率 31.5Kbit/S。 在VHF(甚高頻)頻段的移動通信中，由于存在視距傳播信號，無線信道對接收端 解調(diào)影響較大的主要是收、發(fā)端載頻的頻差，該頻差由移動終端高速運動產(chǎn)生的多普勒頻 移和收、發(fā)端載頻的固有頻差及相位噪聲組成。上述因素會影響接收端的解調(diào)，使得數(shù)據(jù)傳 輸誤碼率升高，以致通信系統(tǒng)無法正常工作，因此接收端必須采用相應(yīng)的技術(shù)來消除收、發(fā) 端載頻的頻差。頻差校正技術(shù)通過實時調(diào)整接收端基帶信號的相位，來達到消除收、發(fā)端載 頻頻差的目的，校正技術(shù)的關(guān)鍵是頻差的估計。 頻差的估計方法通常可分為閉環(huán)和開環(huán)估計法。閉環(huán)估計法即載波同步法，使用 鎖相環(huán)從接收信號中恢復與發(fā)端同頻同相的載波，可得到收、發(fā)端載頻頻差的最優(yōu)估計值。 開環(huán)估計法是利用一個突發(fā)數(shù)據(jù)幀內(nèi)部分序列的收、發(fā)端載頻頻差估計值，作為整個突發(fā) 數(shù)據(jù)幀內(nèi)的頻差估計值。開環(huán)估計法更適用于突發(fā)模式下的VDL通信系統(tǒng)的收、發(fā)端載頻 頻差的估計。 專利號為200810128177. 4的中國專利《載波恢復系統(tǒng)與載波恢復方法》中，提出 了一種適用于多徑衰落無線信道的通用載波恢復方法在均衡器前端或后端接載波環(huán)。為 克服環(huán)路鎖定時間長的缺陷，該方法在環(huán)路的捕獲階段使用均衡器在前、載波環(huán)在后的結(jié) 構(gòu)，以便于載波的快速捕獲；在環(huán)路的鎖定階段，使用載波環(huán)在前、均衡器在后的結(jié)構(gòu)，以便 于載波的精確鎖定。上述方法使用了兩套環(huán)路參數(shù)，環(huán)路的積分時間及參數(shù)的切換控制， 使得載波同步的同步時間長，不適合工作于突發(fā)模式下且具有視距傳播途徑的VDL通信系 統(tǒng)。 專利號為01112664. 7的中國專利《一種適用于EDGE系統(tǒng)的8PSK均衡解調(diào)實現(xiàn)方 法》中，采用最小二乘法得到的訓練序列處信道估計值作為整個突發(fā)數(shù)據(jù)幀內(nèi)的信道參數(shù)。 該方法的處理速度快，當多普勒頻移較小且突發(fā)數(shù)據(jù)幀的持續(xù)時間短時(即EDGE系統(tǒng)的 情況。EDGE為Enhanced Data rates for GSM Evolution的縮寫，是一種數(shù)字移動電話技術(shù))，由于無線信道的相干時間遠大于一個突發(fā)數(shù)據(jù)幀的持續(xù)時間，因而可認為無線信道在
單個突發(fā)數(shù)據(jù)幀內(nèi)的變化是很小的。但是，當多普勒頻移較大且突發(fā)數(shù)據(jù)幀的持續(xù)時間較
長時(即VDL系統(tǒng)的情況)，VHF信道參數(shù)在單個突發(fā)數(shù)據(jù)幀內(nèi)幾乎不變化的假設(shè)不成立，
只能認為其在同一突發(fā)數(shù)據(jù)幀的相鄰符號周期內(nèi)的變化可忽略不計，因而該方法不適合工
作于突發(fā)模式下且多普勒頻移較大、突發(fā)數(shù)據(jù)幀持續(xù)時間較長的VDL通信系統(tǒng)。 另外，當基帶信號的采樣率較高時，開環(huán)估計法的運算量將大大增加，影響收、發(fā)
端載頻頻差校正的實時性。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題，就是針對現(xiàn)有技術(shù)的不足，并結(jié)合當今低成本FPGA 器件的高速運算性能，提供一種VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)方法及裝置，在滿足VDL 物理層規(guī)范的前提下，可以極大地提高數(shù)字信號處理的實時性、降低計算復雜度，并保證基 帶解調(diào)系統(tǒng)的性能。本發(fā)明的VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)方法，包括以下步驟 a、對帶通信號x(t)采樣得到的數(shù)字中頻信號進行數(shù)字下變頻，得到1、Q兩路基帶
信號；
鐘；

送符號


b、 根據(jù)1、Q兩路基帶信號，計算收、發(fā)端載頻的實時頻差A o，并提取發(fā)端位同步
c、 根據(jù)收、發(fā)端載頻的實時頻差A co ，對基帶信號進行相位校正；
d、 根據(jù)相位校正后的基帶信號和提取出的發(fā)端位同步鐘，進行差分解調(diào)，恢復發(fā) 并將其轉(zhuǎn)換為相應(yīng)的比特值。
具體的，步驟a中，帶通信號x(t)采樣率&旨，通過以下公式確定 4x/。
同時，f: 2x,
2:
<
乂
w + l
還應(yīng)滿足
，n取能滿足fSAMP > 2B的自然數(shù)；
w — l
5 其中，f。為帶通信號x(t)的中心頻率，fH為帶通信號x(t)的最高頻率，^為帶通 信號x(t)的最低頻率，B為帶通信號x(t)的頻帶寬度(B = fH_f J ， Ig[]表示取不大于括 號內(nèi)數(shù)值的最大正整數(shù)。 具體的，步驟b中，收、發(fā)端載頻的實時頻差A"，由以下公式確定 A co = arctg (u4/u3) / (8 X Ts)，
fw3 = _{《x [1 _ 2 xx [1 + 2 x《]}-16 x [+ _^2)^2] [w4 = -4(a + w2_ w2 )^ /2 x+ w2) + w2_ w2)] x_ w2) _ w2+ w2)]
發(fā)端位同步鐘的提取是先由下式得到含發(fā)端位同步鐘頻率的低頻信號SCLKn :
SCLKn = I InX In—,QnX Qn—! | + | _InX Qn—In—! | ，
然后使用鎖相環(huán)從SCLKn中提取出發(fā)端位同步鐘；
其中，Ul由2X InX In—工進行低通濾波得到，u2由-2X InXQn—!進行低通濾波得到，


Ts為符號周期；In、 Qn表示第n個符號周期內(nèi)I、 Q兩路基帶信號的采樣值，而1^、 表示
5第(n-1)個符號周期內(nèi)1、Q兩路基帶信號的采樣值。 進一步的，所述步驟d中，差分解調(diào)的過程為對相位校正后的基帶信號分別進行 ji 3jt 5jt 7jt
7 、7 、7 、；相位旋轉(zhuǎn)，得到四路信號；然后對這四路信號進行聯(lián)合符號檢測，并將檢測結(jié)
8 8 8 8
果作為解調(diào)輸出。
進一步的，其特征在于，步驟a包括 步驟al、將所述數(shù)字中頻信號與收端NCO混頻并濾除鏡頻分量，得到初級I、 Q兩 路基帶信號； 步驟a2、對初級1、Q兩路基帶信號，進行多級抽取及濾波，得到次級1、Q兩路基帶 信號； 步驟a3、對次級1、Q兩路基帶信號，進行匹配濾波，得到1、Q兩路基帶信號；
初級1、Q兩路基帶信號采樣率高于次級1、Q兩路基帶信號采樣率；次級1、Q兩路 基帶信號采樣率高于32倍符號速率。 具體的，步驟a2中，多級抽取的抽取因子D由以下公式確定
D = f SAMP/fb ，且D = Am X Bn X Cp...... 其中，fe為基帶信號的采樣率；A、B、C……為素數(shù)，分別代表每級的抽取因子；m、n、 P……為正整數(shù)，分別表示各級的抽取次數(shù)。 本發(fā)明的VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)裝置，包括數(shù)字下變頻模塊、位同步 鐘提取模塊、頻差估計模塊、相位校正模塊和差分解調(diào)模塊； 所述的數(shù)字下變頻模塊，用于將帶通采樣后得到的數(shù)字中頻信號下變頻為基帶信 號，并濾除因混頻而產(chǎn)生的高頻分量； 所述位同步鐘提取模塊，用于從基帶信號中提取發(fā)端的位同步時鐘； 所述頻差估計模塊，用于從基帶信號中提取收、發(fā)端載頻的實時頻差； 所述相位校正模塊，用于根據(jù)收、發(fā)端載頻的實時頻差，對基帶信號進行相位校
正； 所述差分解調(diào)模塊，用于基帶信號的解調(diào)及恢復數(shù)據(jù)的輸出。 進一步的，還包括時鐘分配模塊，其內(nèi)置于FPGA芯片中，用于產(chǎn)生D8PSK調(diào)制信號
解調(diào)算法需要的時鐘信號。 本發(fā)明的有益效果是，通過提高基帶信號的采樣率，并充分利用差分編碼所帶來 的相鄰符號的互信息量，用前一符號的頻差估計值作為差分解調(diào)時下一符號的頻差估計 值，在滿足VDL物理層規(guī)范的前提下，可以極大地提高數(shù)字信號處理的實時性、降低計算復 雜度，并消除VDL通信系統(tǒng)中信號在無線信道中傳輸所帶來的收、發(fā)端載頻頻差。


圖1為VDL通信系統(tǒng)的傳輸模型示意圖；
圖2為D8PSK差分解調(diào)器的處理流程圖；
圖3為DDC算法的處理流程圖；
圖4為D8PSK差分解調(diào)器的構(gòu)成圖。
具體實施例方式
下面結(jié)合附圖及具體實施方式
，描述本發(fā)明的技術(shù)方案。 本發(fā)明的技術(shù)方案，通過提高基帶信號的采樣率，并充分利用差分編碼所帶來的 相鄰符號的互信息量，用前一符號的頻差估計值作為差分解調(diào)時下一符號的頻差估計值， 在滿足VDL物理層規(guī)范的前提下，可以極大地提高數(shù)字信號處理的實時性、降低計算復雜 度。該方法的具體流程圖如圖2所示，包括以下步驟 步驟l、對帶通信號x(t)采樣得到的數(shù)字中頻信號進行數(shù)字下變頻(DDC)，得到采 樣率為fB的I路基帶信號和Q路基帶信號 步驟2、根據(jù)I、Q兩路基帶信號，計算收、發(fā)端載頻的實時頻差A "，并提取發(fā)端位 同步鐘； 步驟3、根據(jù)收、發(fā)端載頻的實時頻差A "，對基帶信號進行相位校正； 步驟4、根據(jù)相位校正后的基帶信號和提取出的發(fā)端位同步鐘，進行差分解調(diào)，恢
復發(fā)送符號，并將其轉(zhuǎn)換為相應(yīng)的比特值。 下面對各步驟進行詳細描述
在步驟l中，帶通信號x(t)采樣率f^Mp，通過以下公式確定 4x/。


Aw = ， n取能滿足fsMP > 2B的自然數(shù)；
<formula>formula see original document page 7</formula>
同時，&，還應(yīng)滿足
<formula>formula see original document page 7</formula> 其中，f。為帶通信號x(t)的中心頻率，fH為帶通信號x(t)的最高頻率，^為帶通 信號x(t)的最低頻率，B為帶通信號x(t)的頻帶寬度(B = fH_f J ， Ig[]表示取不大于括 號內(nèi)數(shù)值的最大正整數(shù)。 在這一步中，應(yīng)根據(jù)中頻信號的載頻，并考慮器件性能，選擇合適的中頻采樣率 fSAMP和基帶采樣率fB， fSAMP和fB的取值，將極大地影響DDC算法的計算復雜度。具體地，所 述的DDC算法包括如下步驟 步驟11、將所述數(shù)字中頻信號與收端NC0混頻并濾除鏡頻分量，得到初級I、 Q兩 路基帶信號； 步驟12、對初級1、Q兩路基帶信號，進行多級抽取及濾波，得到次級1、Q兩路基帶 信號； 這里的多級抽取的抽取因子D由以下公式確定
D = f SAMP/fb ，且D = Am X Bn X Cp...... 其中，fe為基帶信號的采樣率；A、B、C……為素數(shù)，分別代表每級的抽取因子；m、n、 P 為正整數(shù)，分別表示各級的抽取次數(shù)。例如，fsMP = 70. 68fflz，fB = 0. 589MHz，則抽取
因子D = fSAMP/fB = 120，可以得到D = 5工X2SX3、即本例采用3級抽取，第一級抽取因子
為5，抽取一次；第二級抽取因子為2，抽取3次；第三級抽取因子為3，抽取一次；。最后完
成抽取因子為120的三級抽取。余類推。 步驟13、對次級1、Q兩路基帶信號，進行匹配濾波，得到1、Q兩路基帶信號；
初級I、Q兩路基帶信號采樣率高于次級I、Q兩路基帶信號采樣率；次級I、Q兩路




，由以下公式確定
基帶信號采樣率高于32倍符號速率。
上述步驟11-13的過程參見圖3所示。 步驟2中，收、發(fā)端載頻的實時頻差A A co = arctg (u4/u3) / (8 X Ts)，
fw3 = _{《x [1 _ 2 xx [1 + 2 x《]}-16 x [+ _^2)^2] [w4 = -4(a + w2_ w2 )^ /2 x+ w2) + w2_ w2)] x_ w2) _ w2+ w2)]
含發(fā)端位同步鐘頻率的低頻信號SCLKn的產(chǎn)生，由以下公式確定
SCLKn= |lnXIn—,QnXQn—J + KXQn—i+QnXIn—J ;
然后使用鎖相環(huán)從SCLKn中提取出發(fā)端位同步鐘。
其中，Ul由2X InX In—工進行低通濾波得到，u2由-2X InXQn—!進行低通濾波得到， Ts為符號周期；In、 Qn表示第n個符號周期內(nèi)I、 Q兩路基帶信號的采樣值，而1^、 表示 第(n-1)個符號周期內(nèi)1、Q兩路基帶信號的采樣值。 在步驟3中，根據(jù)收、發(fā)端載頻的實時頻差A "，對基帶信號進行相位校正，就是
根據(jù)上面計算得到的收、發(fā)端載頻的實時頻差A o，用DDS(直接數(shù)字頻率合成)技術(shù)產(chǎn)生
本地的相位校正信號AI、AQ，去校正原基帶信號In、Qn，得到頻差校正后的基帶信號I' n、
Q' n。頻差校正后的基帶信號I' n、Q' n的計算，可通過以下公式確定 A I = cos ( A " X Ts) ， A Q = sin ( A " X Ts) I' n = InX A I+QnX AQ ， Q' n = QnX A I+InX A Q。 步驟4，根據(jù)相位校正后的基帶信號和提取出的發(fā)端位同步鐘，進行差分解調(diào)，恢 復發(fā)送符號，并將其轉(zhuǎn)換為相應(yīng)的比特值。 該步驟中，對相位校正后的基帶信號進行相位旋轉(zhuǎn)
ji 3n 5n 7n
8 88 8
a、 b、 c、 d，然后對這四路信號進行聯(lián)合符號檢測，并將檢測結(jié)果作為解調(diào)輸出
后得到四路信號 例如，經(jīng)相
位偏移i和格雷映射的符號檢測、判決規(guī)則如下式所示
為000
為OOl
為Oll
為OIO
為no
假如a^0且bX)且cX)且d^ O，那么相位變化〗
假如a^0且bX)且cX)且cK O，那么相位變化〗
假如a^0且b^0且c〈0且cK O，那么相位變化〗
假如a^O且b〈0且c〈0且cK O，那么相位變化〗
假如a<0ib<0ic<0id< O，那么相位變化〗
^^為i ，對應(yīng)的解調(diào)輸出
3ji
、為8
5ji
、為8
7ji
、為8
9ji
、為8
，對應(yīng)的解調(diào)輸出
，對應(yīng)的解調(diào)輸出
，對應(yīng)的解調(diào)輸出
，對應(yīng)的解調(diào)輸出
假如a<0ib<0ic<0id^0，那么相位變化量A^為i ，對應(yīng)的解調(diào)輸 出為111 ;
1331 假如a〈0且b〈0且c^0且dX)，那么相位變化量^^為T ，對應(yīng)的解調(diào)輸 出為101 ;
1531 假如a〈0且b^O且c^O且dX)，那么相位變化量^^為T ，對應(yīng)的解調(diào)輸 出為100。 本發(fā)明VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)裝置結(jié)構(gòu)圖如圖4所示，該裝置包括 DDC模塊、位同步鐘提取模塊、頻差估計模塊、相位校正模塊和差分解調(diào)模塊，還包括FPGA 芯片內(nèi)的時鐘分配模塊。 FPGA芯片內(nèi)的時鐘分配模塊，用于將晶振分頻出D8PSK解調(diào)算法需要的多個時鐘。 DDC模塊的輸入端與中頻接收機的采樣輸出端相連，用于將中頻信號數(shù)字下變頻 為基帶信號，分1、Q兩路送給位同步鐘提取模塊、頻差估計模塊、相位校正模塊；
位同步鐘提取模塊，接收DDC模塊輸出的基帶信號后，提取出發(fā)端位同步時鐘，輸 出給頻差估計、相位校正、差分解調(diào)模塊； 頻差估計模塊，接收DDC模塊輸出的基帶信號和位同步鐘提取模塊輸出的位同步 時鐘，計算出收、發(fā)端載頻的頻差估計值，輸出給相位校正模塊； 相位校正模塊，接收DDC模塊輸出的基帶信號、位同步鐘提取模塊輸出的位同步 時鐘以及頻差估計模塊輸出的頻差信號，將DDC模塊輸出的基帶信號經(jīng)相位校正后，輸出 給差分解調(diào)模塊； 差分解調(diào)模塊，接收位同步鐘提取模塊輸出的位同步時鐘和相位校正模塊輸出的 基帶信號，進行差分解調(diào)，然后輸出解調(diào)數(shù)據(jù)。 其中，頻差估計模塊和位同步鐘提取模塊是該裝置的核心。頻差估計模塊是求得 前一符號周期內(nèi)的收、發(fā)端載頻的頻差估計值，而位同步鐘提取模塊用于尋找一個符號周 期內(nèi)頻差估計和差分解調(diào)的最佳采樣點。 本發(fā)明所述方法綜合考慮了 D8PSK差分解調(diào)方法的性能、復雜度、穩(wěn)定性和運算 速度，通過提高基帶信號的采樣率，并充分利用差分編碼所帶來的相鄰符號的互信息量，用 前一符號的頻差估計值作為差分解調(diào)時下一符號的頻差估計值，來消除由于多普勒頻移、 相位噪聲等原因?qū)е碌氖?、發(fā)端載頻的頻差。 最后應(yīng)說明的是，以上實例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較 佳實施例對本發(fā)明進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當理解，可以對本發(fā)明的技 術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本 發(fā)明的權(quán)利要求范圍當中。
權(quán)利要求
VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)方法，包括以下步驟a、對帶通信號x(t)采樣得到的數(shù)字中頻信號進行數(shù)字下變頻，得到I、Q兩路基帶信號；b、根據(jù)I、Q兩路基帶信號，計算收、發(fā)端載頻的實時頻差Δω，并提取發(fā)端位同步鐘；c、根據(jù)收、發(fā)端載頻的實時頻差Δω，對基帶信號進行相位校正；d、根據(jù)相位校正后的基帶信號和提取出的發(fā)端位同步鐘，進行差分解調(diào)，恢復發(fā)送符號，并將其轉(zhuǎn)換為相應(yīng)的比特值。
2.根據(jù)權(quán)利要求1所述的VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)方法，其特征在于，步驟a 中，帶通信號x(t)采樣率4^，通過以下公式確定<formula>formula see original document page 2</formula>n取能滿足fSAMP > 2B的自然數(shù);同時，&MP還應(yīng)滿足<formula>formula see original document page 2</formula>其中，f。為帶通信號X(t)的中心頻率，fH為帶通信號X(t)的最高頻率，^為帶通信號x(t)的最低頻率，B為帶通信號x(t)的頻帶寬度(<formula>formula see original document page 2</formula>，Ig[]表示取不大于括號內(nèi)數(shù) 值的最大正整數(shù)。
3. 根據(jù)權(quán)利要求1所述的VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)方法，其特征在于，步驟b 中，收、發(fā)端載頻的實時頻差A"，由以下公式確定<formula>formula see original document page 2</formula>發(fā)端位同步鐘的提取是先由下式得到含發(fā)端位同步鐘頻率的低頻信號SCLKn :<formula>formula see original document page 2</formula>然后使用鎖相環(huán)從SCLKn中提取出發(fā)端位同步鐘；其中，Ul由2 X InX In—工進行低通濾波得到，u2由-2 X InX Qn—工進行低通濾波得到，Ts為符號周期；In、Qn表示第n個符號周期內(nèi)1、Q兩路基帶信號的采樣值，而In—pQ『工表示第(n_l)-符號周期內(nèi)1、Q兩路基帶信號的采樣值。
4. 根據(jù)權(quán)利要求1所述的VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)方法，其特征在于，所述步驟d中，差分解調(diào)的過程為對相位校正后的基帶信號分別進行:331 531 7318 8 、 8 、 8相位旋轉(zhuǎn)，得到四路信號；然后對這四路信號進行聯(lián)合符號檢測，并將檢測結(jié)果作為解調(diào)輸出。
5.根據(jù)權(quán)利要求1、2、3或4所述的VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)方法，其特征在 于，步驟a包括步驟al、將所述數(shù)字中頻信號與收端NCO混頻并濾除鏡頻分量，得到初級I、 Q兩路基 帶信號；步驟a2、對初級I、 Q兩路基帶信號，進行多級抽取及濾波，得到次級I、 Q兩路基帶信號；步驟a3、對次級1、Q兩路基帶信號，進行匹配濾波，得到1、Q兩路基帶信號；初級1、Q兩路基帶信號采樣率高于次級1、Q兩路基帶信號采樣率；次級1、Q兩路基帶 信號采樣率高于32倍符號速率。
6. 根據(jù)權(quán)利要求5所述的VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)方法，其特征在于，步驟 a2中，多級抽取的抽取因子D由以下公式確定D = fs艦p/fB，且D = AmXBnXCp......其中，fB為基帶信號的采樣率；A、 B、 C……為素數(shù)，分別代表每級的抽取因子；m、 n、 P……為正整數(shù)，分別表示各級的抽取次數(shù)。
7. VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)裝置，包括數(shù)字下變頻模塊、位同步鐘提取模塊、 頻差估計模塊、相位校正模塊和差分解調(diào)模塊；所述的數(shù)字下變頻模塊，用于將帶通采樣后得到的數(shù)字中頻信號下變頻為基帶信號， 并濾除因混頻而產(chǎn)生的高頻分量；所述位同步鐘提取模塊，用于從基帶信號中提取發(fā)端的位同步時鐘； 所述頻差估計模塊，用于從基帶信號中提取收、發(fā)端載頻的實時頻差； 所述相位校正模塊，用于根據(jù)收、發(fā)端載頻的實時頻差，對基帶信號進行相位校正； 所述差分解調(diào)模塊，用于基帶信號的解調(diào)及恢復數(shù)據(jù)的輸出。
8. 根據(jù)權(quán)利要求7所述的VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)裝置，其特征在于，還包括 時鐘分配模塊，其內(nèi)置于FPGA芯片中，用于產(chǎn)生D8PSK調(diào)制信號解調(diào)算法需要的時鐘信號。
全文摘要
本發(fā)明涉及甚高頻數(shù)字鏈路(VHF Digital Link)通信系統(tǒng)差分編碼八相相移鍵控(D8PSK)調(diào)制信號實時頻差校正解調(diào)方法及裝置。本發(fā)明針對現(xiàn)有技術(shù)的不足，并結(jié)合當今低成本FPGA器件的高速運算性能，公開了一種VDL通信系統(tǒng)D8PSK調(diào)制信號解調(diào)方法及裝置，在滿足VDL物理層規(guī)范的前提下，可以極大地提高數(shù)字信號處理的實時性、降低計算復雜度，并保證基帶解調(diào)系統(tǒng)的性能。本發(fā)明通過提高基帶信號的采樣率，并充分利用差分編碼所帶來的相鄰符號的互信息量，用前一符號的頻差估計值作為差分解調(diào)時下一符號的頻差估計值，在滿足VDL物理層規(guī)范的前提下，可以極大地提高數(shù)字信號處理的實時性、降低計算復雜度。
文檔編號H04L25/03GK101795250SQ20101014856
公開日2010年8月4日 申請日期2010年4月16日 優(yōu)先權(quán)日2010年4月16日
發(fā)明者鄭力, 鐘杰 申請人:成都天奧信息科技有限公司