專利名稱：用于準(zhǔn)實時信號分析儀的地面數(shù)字電視信號解調(diào)解碼分析方法
技術(shù)領(lǐng)域：
本發(fā)明涉及地面數(shù)字電視領(lǐng)域的信號解調(diào)解碼分析系統(tǒng)，采用DSP(數(shù)字信號處 理器)+FPGA(元器件可編程邏輯門陣列)+ASIC(專用集成電路)芯片的方案進(jìn)行解調(diào)解 碼分析。DSP+FPGA對DTMB (數(shù)字電視地面多媒體廣播)信號進(jìn)行解調(diào)分析，輸出星座圖， MER(調(diào)制誤差率)、EVM(矢量誤差)、系統(tǒng)信息等解調(diào)中間信息，用于信號的診斷測量，同時 用ASIC芯片進(jìn)行解碼，實時輸出電視節(jié)目流，以及輸出PER(誤包率)，BER(誤碼率)等信 息用于信號的長時間監(jiān)測，可以捕獲信號的突發(fā)干擾。
背景技術(shù)：
數(shù)字電視的信號分析包括解碼和解調(diào)兩部分。它的實現(xiàn)主要有以下幾種方法1)、芯片方案就是依據(jù)現(xiàn)成的ASIC芯片，通過讀取芯片提供的信息，給出解調(diào)、 解碼的各個參考參數(shù)。優(yōu)點是實現(xiàn)速度快，復(fù)雜度低，實時的解調(diào)解碼信息讀取。其不足是受芯片本身的束縛較多，很不靈活。因為芯片的主要用處是解碼數(shù)字信 號，提供穩(wěn)定的碼流輸出，所以它輸出的中間測試信號內(nèi)容非常有限。2)、DSP軟解調(diào)方案在寬帶輸入和高速采樣的基礎(chǔ)上，用DSP進(jìn)行數(shù)字電視信號 的解調(diào)和解碼。優(yōu)點是實現(xiàn)復(fù)雜度比較低，非常靈活，可以根據(jù)客戶需要和調(diào)制方式的不同，隨 時調(diào)整各中間測試結(jié)果的輸出。可以方便的增加、減少和修改所需的測試參數(shù)，并可以根據(jù) 測試結(jié)果進(jìn)行綜合分析。其不足是不能實現(xiàn)實時的解調(diào)解碼。由于DSP本身的內(nèi)RAM空間有限，對于需要 存儲大量碼字后才能進(jìn)行解碼分析的編碼方式，在解碼分析方面尤為不足。3)、FPGA等硬件解調(diào)方案用FPGA的硬件解調(diào)邏輯完成信號的解調(diào)，輸出星座圖， 以及各種解調(diào)解碼信息。優(yōu)點是比較靈活，是實時解調(diào)。其不足是實現(xiàn)復(fù)雜度較高，而且方案確定之后，修改會比較復(fù)雜。
發(fā)明內(nèi)容本發(fā)明目的是克服現(xiàn)有技術(shù)存在的上述不足，提供一種用于準(zhǔn)實時信號分析儀的 地面數(shù)字電視信號解調(diào)解碼分析方法。2006年我國提出了自己的數(shù)字電視地面多媒體廣播GB20600-2006 (DTMB)，該標(biāo) 準(zhǔn)的信號時域符號交織延遲最大達(dá)510個信號幀(交織模式為720時)，最長的信號幀長是 625 μ s (幀頭模式為PN(偽隨機(jī)序列)945時)。也就是說基于本標(biāo)準(zhǔn)的時域交織器最大延 時達(dá)318. 75ms，按照7. 56MHz的碼率計算，需要存儲的數(shù)據(jù)長度為2409750個碼字，這么大 數(shù)據(jù)量已經(jīng)顯然不適合用DSP來存儲和運算。因此根據(jù)DTMB信號的這一特性，綜合考慮實現(xiàn)的復(fù)雜度和分析結(jié)果的靈活性，本發(fā)明采用DSP+FPGA+ASIC芯片的分析方案。本發(fā)明提供的用于準(zhǔn)實時信號分析儀的地面數(shù)字電視領(lǐng)域的信號解調(diào)解碼分析 方法，包括如下步驟第1、中頻A/D轉(zhuǎn)換數(shù)據(jù)的預(yù)處理由元器件可編程邏輯門陣列FPGA直接接收經(jīng) 過調(diào)諧器中的模數(shù)轉(zhuǎn)換器輸出的中頻A/D轉(zhuǎn)換數(shù)據(jù)，并對這些數(shù)據(jù)進(jìn)行預(yù)處理，然后將預(yù) 處理之后的數(shù)據(jù)傳給DSP做進(jìn)一步處理；所述的預(yù)處理包括數(shù)據(jù)的采集，下變頻和低通濾波，經(jīng)過FPGA預(yù)處理輸出的數(shù) 據(jù)是采樣率20MHz 50MHz (可根據(jù)不同硬件進(jìn)行調(diào)整，典型值在中頻為36MHz時，采樣率 是28MHz，)，帶寬為8M的基帶信號數(shù)據(jù)，這些數(shù)據(jù)被存儲到DSP的外存儲器同步動態(tài)隨機(jī) 存儲器SDRAM之中，數(shù)據(jù)存滿之后FPGA會中斷通知DSP，取用新的數(shù)據(jù)；第2、解碼處理解碼芯片同時對多載波信號進(jìn)行處理，即解碼芯片接收調(diào)諧器輸 出的中頻信號，實時輸出傳輸流TS及解調(diào)中出現(xiàn)的誤碼個數(shù)；傳輸流的對外輸出可供進(jìn)一 步的碼流分析使用，或者進(jìn)一步解碼后輸出給電視終端進(jìn)行電視節(jié)目的輸出；第3、DSP數(shù)據(jù)處理第3. 1、DSP對接收到的經(jīng)過FPGA預(yù)處理之后的數(shù)據(jù)首先進(jìn)行載波及定時恢復(fù)，載 波及定時恢復(fù)后輸出載波頻偏、定時頻偏，然后進(jìn)行信道估計與均衡；第3. 2、信道估計與均衡處理后，輸出包含信號調(diào)制編碼信息的系統(tǒng)信息值、反映 回波狀態(tài)的回波測試圖形和可以解讀多種噪聲原因的星座圖；第3. 3、最后DSP對星座圖數(shù)據(jù)進(jìn)行分析，給出MER/E匪(估計噪聲容限)/EVM的統(tǒng) 計結(jié)果以及信號相位的噪聲分析圖；第3. 4、同時DSP通過I2C (內(nèi)部整合線路)總線訪問解碼芯片的內(nèi)部寄存器，讀取 芯片輸出的誤碼個數(shù)，記錄誤碼出現(xiàn)的時刻和錯誤數(shù)，從而得到中頻信號的BER/PER指標(biāo)， 并輸出誤碼統(tǒng)計圖。其中，第3. 1步所述的載波及定時恢復(fù)的具體處理過程如下經(jīng)過FPGA預(yù)處理的基帶信號，進(jìn)入插補和匹配濾波模塊，插補后數(shù)據(jù)以四倍碼速 率進(jìn)行輸出；匹配濾波后的數(shù)據(jù)進(jìn)到幀同步判定模塊，考慮到運算的復(fù)雜度和DSP存儲空 間的問題，在找到同步頭之前數(shù)據(jù)可以以一倍的碼速率進(jìn)行存儲運算，確定幀頭之后，幀頭 部分用四倍的碼速率進(jìn)行存儲，幀體可以繼續(xù)用一倍的速率進(jìn)行存儲；分離出的幀頭進(jìn)行 載波頻偏和定時頻偏估計；通過對實際解調(diào)系統(tǒng)的分析，得到以下結(jié)論(1)系統(tǒng)的載波頻 偏可能會有幾十KHz，但是頻率抖動的值卻很小，一般在幾十Hz，(2)因為數(shù)字電視地面多 媒體廣播(DTMB)的調(diào)制碼輸出速率是固定不變的，所以相對于載波頻偏，定時頻偏的值一 般要小得多；因此根據(jù)系統(tǒng)的特性，將載波頻偏的估計和校正分成兩步進(jìn)行；大的頻率誤 差反饋給調(diào)諧器單元，令其重新鎖定更精確的頻率值，剩余的相位誤差，在幀頭和幀體數(shù)據(jù) 中，分別通過相位校正模塊進(jìn)行校正；而定時頻偏的估計則在第一步載波頻偏的粗估計完 成之后再進(jìn)行，這樣可以比較好的避免定時和載波頻偏之間的相互影響，提高每段數(shù)據(jù)的 鎖定速度并且保證鎖定的精度；定時頻偏的值被反饋到插補和匹配濾波模塊用來修正插補 頻率和位置；在鎖定一個頻點進(jìn)行解調(diào)時，首先通過寬的載波頻偏估計，得到頻偏的粗略估 計結(jié)果，并將它反饋給調(diào)諧器單元，使得重新鎖定的中頻信號的頻率誤差小于500Hz ；這樣 經(jīng)重新鎖定的信號，再次進(jìn)行載波頻偏校正時，載波環(huán)路可以很快鎖定，非常適合準(zhǔn)實時系統(tǒng)的信號分析。第3. 2步所述的信道估計與均衡的具體處理過程如下經(jīng)過相位校正的幀體數(shù)據(jù)，進(jìn)一步用來做信道估計，對信道估計的數(shù)據(jù)及幀體數(shù) 據(jù)同時做快速傅立葉變換DFT運算，然后做頻域的信道均衡；最后將信道均衡的輸出進(jìn)行 DFE均衡，進(jìn)一步降低載波間干擾ICI的影響，并輸出星座圖。本發(fā)明用于準(zhǔn)實時信號分析儀的地面數(shù)字電視領(lǐng)域的信號解調(diào)解碼分析系統(tǒng)，本 發(fā)明采用DSP+FPGA+ASIC芯片的分析方案，解調(diào)中算法相對簡單穩(wěn)定，不需要經(jīng)常修改且 不涉及參數(shù)輸出的部分放在FPGA中完成；解調(diào)中算法比較復(fù)雜，而且涉及絕大部分測試結(jié) 果輸出的部分放在DSP中，DSP是系統(tǒng)的控制和運算中心，它控制FPGA硬件邏輯的數(shù)據(jù)采 集和解碼芯片的工作；芯片負(fù)責(zé)解碼，輸出TS流(傳輸流)和誤碼個數(shù)。DTMB解調(diào)解碼的 整體框圖如圖1所示。本發(fā)明的優(yōu)點和有益效果充分發(fā)揮DSP、FPGA和ASIC芯片在信號分析中的優(yōu)勢， 使得系統(tǒng)具有實現(xiàn)復(fù)雜度低，靈活性高，以及實時解碼的特性。

圖1是DTMB解調(diào)解碼的整體框圖，圖2是DTMB信號解調(diào)的流程圖，圖3是解碼芯片的工作原理圖，圖4是FPGA輸入信號頻譜圖，圖5是經(jīng)過FPGA預(yù)處理的輸出信號頻譜圖，圖6是DSP解調(diào)輸出星座圖，PER/BER, MER/ENM/EVM,系統(tǒng)信息，載波頻偏，定時頻 偏的測試結(jié)果，圖7是回波測試圖形，圖8是誤碼統(tǒng)計圖形。
具體實施方式實施例1如圖1所示，本發(fā)明提供的用于準(zhǔn)實時信號分析儀的地面數(shù)字電視領(lǐng)域的信號解 調(diào)解碼分析方法，包括如下步驟第1、中頻A/D轉(zhuǎn)換數(shù)據(jù)的預(yù)處理由元器件可編程邏輯門陣列FPGA直接接收經(jīng) 過調(diào)諧器中的模數(shù)轉(zhuǎn)換器輸出的中頻A/D轉(zhuǎn)換數(shù)據(jù)，并對這些數(shù)據(jù)進(jìn)行預(yù)處理，然后將預(yù) 處理之后的數(shù)據(jù)傳給DSP做進(jìn)一步處理；所述的預(yù)處理包括數(shù)據(jù)的采集，下變頻和低通濾波，經(jīng)過FPGA預(yù)處理輸出的數(shù) 據(jù)是采樣率20MHz 50MHz (可根據(jù)不同硬件進(jìn)行調(diào)整，典型值在中頻為36MHz時，采樣率 是28MHz，)，帶寬為8M的基帶信號數(shù)據(jù)，這些數(shù)據(jù)被存儲到DSP的外存儲器同步動態(tài)隨機(jī) 存儲器SDRAM之中，數(shù)據(jù)存滿之后FPGA會中斷通知DSP，取用新的數(shù)據(jù)；第2、解碼處理解碼芯片同時對多載波信號進(jìn)行處理，即解碼芯片接收調(diào)諧器輸 出的中頻信號，實時輸出傳輸流TS及解調(diào)中出現(xiàn)的誤碼個數(shù)；傳輸流的對外輸出可供進(jìn)一 步的碼流分析使用，或者進(jìn)一步解碼后輸出給電視終端進(jìn)行電視節(jié)目的輸出；
第3、DSP數(shù)據(jù)處理第3. 1、DSP對接收到的經(jīng)過FPGA預(yù)處理之后的數(shù)據(jù)首先進(jìn)行載波及定時恢復(fù)，載 波及定時恢復(fù)后輸出載波頻偏、定時頻偏，然后進(jìn)行信道估計與均衡；第3. 2、信道估計與均衡處理后，輸出包含信號調(diào)制編碼信息的系統(tǒng)信息值、反映 回波狀態(tài)的回波測試圖形和可以解讀多種噪聲原因的星座圖；第3. 3、最后DSP對星座圖數(shù)據(jù)進(jìn)行分析，給出MER/E匪(估計噪聲容限)/EVM的統(tǒng) 計結(jié)果以及信號相位的噪聲分析圖；第3. 4、同時DSP通過I2C (內(nèi)部整合線路)總線訪問解碼芯片的內(nèi)部寄存器，讀取 芯片輸出的誤碼個數(shù)，記錄誤碼出現(xiàn)的時刻和錯誤數(shù)，從而得到中頻信號的BER/PER指標(biāo)， 并輸出誤碼統(tǒng)計圖。本發(fā)明解碼芯片的工作配置圖如圖3所示中頻信號依次經(jīng)過衰減器、放大器、濾 波器和自動增益控制放大器，最后進(jìn)入解碼芯片。衰減器的作用就是減小后級處理電路對 主路中頻信號的干擾，低噪聲放大器作用有兩個，一是用于放大信號，使信號幅度達(dá)到一定 的強度，二是抑制信號反向干擾，濾波器的作用就是抑制中頻帶外信號的幅度，減小帶外信 號對中頻信號的干擾，AGC(自動增益控制放大器)用于放大信號以達(dá)到解碼芯片的最佳解 碼的幅度范圍。本發(fā)明用DSP完成相對復(fù)雜的載波及定時恢復(fù)，信道估計均衡以及星座圖數(shù)據(jù)分 析等運算。這部分輸出的測試參數(shù)都是相對穩(wěn)定的，對實時性的要求不是很嚴(yán)格，而非實時 性的設(shè)計將大大提高系統(tǒng)的靈活性，同時降低實施的復(fù)雜度。因此這部分被設(shè)計成了一個 準(zhǔn)實時系統(tǒng)，存儲固定時長的數(shù)據(jù)之后，用大約10倍存儲時長的時間進(jìn)行運算處理。時長 選用合適的話，得到的測試結(jié)果跟實時系統(tǒng)是基本一致的。分時存儲的數(shù)據(jù)在進(jìn)行解調(diào)時， 每段都要重新找同步頭，進(jìn)行載波和定時恢復(fù)，而解調(diào)的主要目的是輸出相應(yīng)的測試參數(shù)， 而不是做譯碼的輸出。因此根據(jù)系統(tǒng)的特殊性，將DSP的信號解調(diào)的流程設(shè)置成如圖2所經(jīng)過FPGA預(yù)處理的基帶信號，進(jìn)入插補和匹配濾波模塊，插補后數(shù)據(jù)以四倍碼速 率進(jìn)行輸出；匹配濾波后的數(shù)據(jù)進(jìn)到幀同步判定模塊，考慮到運算的復(fù)雜度和DSP存儲空 間的問題，在找到同步頭之前數(shù)據(jù)可以以一倍的碼速率進(jìn)行存儲運算，確定幀頭之后，幀頭 部分用四倍的碼速率進(jìn)行存儲，幀體可以繼續(xù)用一倍的速率進(jìn)行存儲；分離出的幀頭進(jìn)行 定時頻偏和載波頻偏估計，定時頻偏反饋到插補和匹配濾波模塊用來修正插補頻率和位 置，載波頻偏對多載波信號的解調(diào)產(chǎn)生的影響比較大，為了提高每段數(shù)據(jù)的鎖定速度并且 保證鎖定的精度，載波頻偏的估計和校正分成兩步進(jìn)行。大的頻率誤差反饋給調(diào)諧器單元， 令其重新鎖定更精確的頻率值，剩余的相位誤差，在幀頭和幀體數(shù)據(jù)中，分別通過相位校 正模塊進(jìn)行校正。通過對實際解調(diào)系統(tǒng)的分析，得到以下結(jié)論系統(tǒng)的頻偏可能會有幾十 KHz，但是頻率抖動的值卻很小，一般在幾十Hz。因此在鎖定一個頻點進(jìn)行解調(diào)時，可以首先 通過寬的載波頻偏估計，得到頻偏的粗略估計結(jié)果，并將它反饋給調(diào)諧器單元，使得重新鎖 定的中頻信號的頻率誤差小于500Hz。經(jīng)重新鎖定的信號，再次進(jìn)行載波頻偏校正時，載波 環(huán)路可以很快鎖定。非常適合準(zhǔn)實時系統(tǒng)的信號分析。經(jīng)過相位校正的幀體數(shù)據(jù)，進(jìn)一步用來做信道估計，對信道估計的數(shù)據(jù)及幀體數(shù) 據(jù)同時做DFT(快速傅立葉變換)運算，然后做頻域的信道均衡；最后將信道均衡的輸出進(jìn)行DFE均衡，進(jìn)一步降低ICI (載波間干擾)的影響，并輸出星座圖。本發(fā)明方法已經(jīng)在天津市德力電子儀器有限公司最新一代的數(shù)字信號分析儀 (DS8831T和DS8853T)上進(jìn)行驗證，驗證過程及結(jié)果如下每次采集IOOms的數(shù)據(jù)，分析時間Is左右，載波誤差估計范圍士50KHz，定時誤差 估計范圍士20ppm，回波測試范圍士 125us，星座圖MER測試范圍(64QAM) 20dB_40dB，BER/ PER統(tǒng)計時長1分鐘到72小時。某地空間DTMB多載波信號測試結(jié)果，如圖4-8所示。從圖4和圖5可以看出FPGA 完成了數(shù)據(jù)的采集，下變頻和低通濾波；圖6-8是DSP解調(diào)輸出的星座圖，MER/ENM/EVM,系 統(tǒng)信息，載波頻偏，定時頻偏以及回波測試等的各項測試結(jié)果，以及讀解碼芯片輸出后得到 的PER/BER以及統(tǒng)計圖的輸出。
權(quán)利要求
一種用于準(zhǔn)實時信號分析儀的地面數(shù)字電視信號解調(diào)解碼分析方法，其特征在于，該方法包括如下步驟第1、中頻A/D轉(zhuǎn)換數(shù)據(jù)的預(yù)處理由元器件可編程邏輯門陣列FPGA直接接收經(jīng)過調(diào)諧器中的模數(shù)轉(zhuǎn)換器輸出的中頻A/D轉(zhuǎn)換數(shù)據(jù)，并對這些數(shù)據(jù)進(jìn)行預(yù)處理，然后將預(yù)處理之后的數(shù)據(jù)傳給DSP做進(jìn)一步處理；所述的預(yù)處理包括數(shù)據(jù)的采集，下變頻和低通濾波，經(jīng)過FPGA預(yù)處理輸出的數(shù)據(jù)是采樣率20MHz～50MHz，寬為8M的基帶信號數(shù)據(jù)，這些數(shù)據(jù)被存儲到DSP的外存儲器同步動態(tài)隨機(jī)存儲器SDRAM之中，數(shù)據(jù)存滿之后FPGA會中斷通知DSP，取用新的數(shù)據(jù)；第2、解碼處理解碼芯片同時對多載波信號進(jìn)行處理，即解碼芯片接收調(diào)諧器輸出的中頻信號，實時輸出傳輸流TS及解調(diào)中出現(xiàn)的誤碼個數(shù)；傳輸流的對外輸出可供進(jìn)一步的碼流分析使用，或者進(jìn)一步解碼后輸出給電視終端進(jìn)行電視節(jié)目的輸出；第3、DSP數(shù)據(jù)處理第3.1、DSP對接收到的經(jīng)過FPGA預(yù)處理之后的數(shù)據(jù)首先進(jìn)行載波及定時恢復(fù)，載波及定時恢復(fù)后輸出載波頻偏、定時頻偏，然后進(jìn)行信道估計與均衡；第3.2、信道估計與均衡處理后，輸出包含信號調(diào)制編碼信息的系統(tǒng)信息值、反映回波狀態(tài)的回波測試圖形和可以解讀多種噪聲原因的星座圖；第3.3、最后DSP對星座圖數(shù)據(jù)進(jìn)行分析，給出MER/ENM/EVM的統(tǒng)計結(jié)果以及信號相位的噪聲分析圖；第3.4、同時DSP通過I2C總線訪問解碼芯片的內(nèi)部寄存器，讀取芯片輸出的誤碼個數(shù)，記錄誤碼出現(xiàn)的時刻和錯誤數(shù)，從而得到中頻信號的BER/PER指標(biāo)，并輸出誤碼統(tǒng)計圖。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，第3.1步所述的載波及定時恢復(fù)的具體處 理過程如下經(jīng)過FPGA預(yù)處理的基帶信號，進(jìn)入插補和匹配濾波模塊，插補后數(shù)據(jù)以四倍碼速率進(jìn) 行輸出；匹配濾波后的數(shù)據(jù)進(jìn)到幀同步判定模塊，考慮到運算的復(fù)雜度和DSP存儲空間的 問題，在找到同步頭之前數(shù)據(jù)可以以一倍的碼速率進(jìn)行存儲運算，確定幀頭之后，幀頭部分 用四倍的碼速率進(jìn)行存儲，幀體可以繼續(xù)用一倍的速率進(jìn)行存儲；分離出的幀頭進(jìn)行載波 頻偏和定時頻偏估計；通過對實際解調(diào)系統(tǒng)的分析，得到以下結(jié)論(1)系統(tǒng)的載波頻偏可 能會有幾十KHz，但是頻率抖動的值卻很小，一般在幾十Hz，(2)因為數(shù)字電視地面多媒體 廣播(DTMB)的調(diào)制碼輸出速率是固定不變的，所以相對于載波頻偏，定時頻偏的值一般要 小得多；因此根據(jù)系統(tǒng)的特性，將載波頻偏的估計和校正分成兩步進(jìn)行；大的頻率誤差反 饋給調(diào)諧器單元，令其重新鎖定更精確的頻率值，剩余的相位誤差，在幀頭和幀體數(shù)據(jù)中， 分別通過相位校正模塊進(jìn)行校正；而定時頻偏的估計則在第一步載波頻偏的粗估計完成之 后再進(jìn)行，這樣可以比較好的避免定時和載波頻偏之間的相互影響，提高每段數(shù)據(jù)的鎖定 速度并且保證鎖定的精度；定時頻偏的值被反饋到插補和匹配濾波模塊用來修正插補頻率 和位置；在鎖定一個頻點進(jìn)行解調(diào)時，首先通過寬的載波頻偏估計，得到頻偏的粗略估計結(jié) 果，并將它反饋給調(diào)諧器單元，使得重新鎖定的中頻信號的頻率誤差小于500Hz ；這樣經(jīng)重 新鎖定的信號，再次進(jìn)行載波頻偏校正時，載波環(huán)路可以很快鎖定，非常適合準(zhǔn)實時系統(tǒng)的 信號分析。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，第3.2步所述的信道估計與均衡的具體處理過程如下經(jīng)過相位校正的幀體數(shù)據(jù)，進(jìn)一步用來做信道估計，對信道估計的數(shù)據(jù)及幀體數(shù)據(jù)同 時做快速傅立葉變換DFT運算，然后做頻域的信道均衡；最后將信道均衡的輸出進(jìn)行DFE均 衡，進(jìn)一步降低載波間干擾ICI的影響，并輸出星座圖。
全文摘要
一種用于準(zhǔn)實時信號分析儀的地面數(shù)字電視信號解調(diào)解碼分析方法。該方法由FPGA直接接收經(jīng)過調(diào)諧器中的模數(shù)轉(zhuǎn)換器輸出的中頻A/D轉(zhuǎn)換數(shù)據(jù)，并進(jìn)行數(shù)據(jù)采集、下變頻和低通濾波等預(yù)處理；由解碼芯片同時對多載波信號進(jìn)行處理，實時輸出傳輸流TS及解調(diào)中出現(xiàn)的誤碼個數(shù)；由DSP完成相對復(fù)雜的載波及定時恢復(fù)，信道估計均衡以及星座圖數(shù)據(jù)分析等運算，同時DSP通過I2C總線訪問解碼芯片的內(nèi)部寄存器，讀取芯片輸出的誤碼個數(shù)，記錄誤碼出現(xiàn)的時刻和錯誤數(shù)，從而得到中頻信號的BER/PER指標(biāo)，并輸出誤碼統(tǒng)計圖。本發(fā)明充分發(fā)揮DSP、FPGA和ASIC芯片在信號分析中的各自優(yōu)勢，使得系統(tǒng)具有實現(xiàn)復(fù)雜度低，靈活性高，以及實時解碼的特性。
文檔編號H04L27/26GK101895699SQ20101021348
公開日2010年11月24日 申請日期2010年6月30日 優(yōu)先權(quán)日2010年6月30日
發(fā)明者張敬坡, 張艷輝 申請人:天津市德力電子儀器有限公司