專利名稱：一種通用異步串行通信控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于通用異步串行數(shù)據(jù)通信領(lǐng)域，涉及一種通用異步串行通信控制器，尤 其是一種包含PCI接口和多路UART控制模塊的通用異步串行通信控制器。
背景技術(shù)：
業(yè)界廣泛使用的通用異步串行通信控制器大部分為進口芯片，如EXAR公司的 ST16C554、ST16C654、XR16C854以及XR16C864等，此類芯片在實際使用中面臨如下問題一 是通道數(shù)最多為4，當(dāng)系統(tǒng)需要的通道數(shù)大于4的話，單片無法滿足要求；二是收發(fā)FIFO深 度最大為128字節(jié)，處理器訪問相對頻繁；三是接收FIFO觸發(fā)級固定為4級，靈活性相對 較差；四是處理器接口為異步總線，數(shù)據(jù)吞吐率不高，且在CPCI系統(tǒng)中使用時，需要額外的 PCI控制器，集成度低。高吞吐率UART接口(美國專利7191262)在工業(yè)標(biāo)準(zhǔn)16550基礎(chǔ)上，擴展1路輔 助收發(fā)通道，增加了與子系統(tǒng)間的吞吐率，但UART通道的性能并沒有提升；一種異步串行 通訊控制器件(中國專利CN101122894A)能夠?qū)崿F(xiàn)多通道數(shù)據(jù)通信，完成串口數(shù)據(jù)路由交 換的功能，但并不能作為通用控制器使用；異步通信控制器(中國專利CN201349219Y)提供 了 485數(shù)據(jù)通信幀地址自動識別以及收發(fā)方向自動控制功能，但控制器通用性差，且性能 有限；異步串行數(shù)據(jù)線信息收發(fā)方法及異步串行收發(fā)器(中國專利CN101383819A)提出一 種定量收發(fā)非字符信息的方法與相應(yīng)的異步串行收發(fā)器，功能相對專用，不能作為通用控 制器使用。業(yè)界通用異步串行通信控制器以及相關(guān)專利成果已不能滿足高性能、小型化系統(tǒng) 應(yīng)用需求。

發(fā)明內(nèi)容
本發(fā)明針對實際系統(tǒng)需求，以及現(xiàn)有控制器與成果的不足，提出一種多通道、大數(shù) 據(jù)緩存、使用靈活、高吞吐率的通用異步串行通信控制器。本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點，提供一種通用異步串行通信控制 器，該控制器由雙向IO處理模塊、PCI從控制器、內(nèi)部總線接口、中斷管理、一通道UART控 制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART 控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊構(gòu)成；所 述雙向IO處理模塊用于實現(xiàn)外部PCI總線信號與內(nèi)部PCI從控制器信號的接口，將PCI從 控制器相應(yīng)的輸入輸出信號合并成PCI總線的雙向信號；所述PCI從控制器模塊用于實現(xiàn) PCI總線的協(xié)議控制，將PCI總線操作轉(zhuǎn)換成本地總線操作，完成與PCI總線的數(shù)據(jù)交換； 所述內(nèi)部總線接口模塊用于將PCI從控制器本地總線操作轉(zhuǎn)換成標(biāo)準(zhǔn)的片內(nèi)總線操作，對 連接在片內(nèi)總線上的中斷管理模塊、一通道UART控制模塊、二通道UART控制模塊、三通道 UART控制模塊、四通道UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通 道UART控制模塊和八通道UART控制模塊進行尋址訪問；所述中斷管理模塊用于對一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通 道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊輸 出的8路中斷進行管理，并將中斷輸出給PCI從控制器，以申請PCI總線中斷服務(wù)；所述一 通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、 五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模 塊分別用于各UART通道數(shù)據(jù)通信的協(xié)議控制。所述一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道 UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通 道UART控制模塊的結(jié)構(gòu)相同，都是由內(nèi)部總線接口、控制/狀態(tài)寄存器、發(fā)送控制、接收控 制、波特率時鐘產(chǎn)生、Modem控制、中斷控制、發(fā)送FIFO、發(fā)送移位寄存器、接收FIFO、接收移 位寄存器和485控制模塊構(gòu)成；所述內(nèi)部總線接口模塊用于實現(xiàn)與外部數(shù)據(jù)交換；所述控 制/狀態(tài)寄存器模塊用于設(shè)置模塊功能，以及返回工作狀態(tài)；所述發(fā)送控制模塊根據(jù)數(shù)據(jù) 格式設(shè)置，給字節(jié)數(shù)據(jù)添加起始位、校驗位和停止位，組成發(fā)送字符，并按照數(shù)據(jù)波特率設(shè) 置，控制發(fā)送字符數(shù)據(jù)由發(fā)送端口輸出；所述接收控制模塊用于監(jiān)測接收端狀態(tài)，在采樣到 有效起始位時，開始接收數(shù)據(jù)，并完成校驗以及有效數(shù)據(jù)存儲，如果檢測到校驗錯、幀錯或 Break條件時，保存狀態(tài)；所述波特率時鐘產(chǎn)生模塊根據(jù)分頻設(shè)置，對系統(tǒng)時鐘進行分頻， 產(chǎn)生波特率時鐘，用于數(shù)據(jù)發(fā)送與接收；所述Modem控制模塊用于Modem控制信號的產(chǎn)生與 狀態(tài)監(jiān)測；所述中斷控制模塊根據(jù)中斷屏蔽設(shè)置以及模塊工作狀態(tài)，完成中斷的產(chǎn)生和清 除；所述發(fā)送FIFO為512字節(jié)的發(fā)送數(shù)據(jù)緩沖；所述發(fā)送移位寄存器用于將當(dāng)前發(fā)送字節(jié) 數(shù)據(jù)串行移位輸出；所述接收FIFO為512字節(jié)的接收數(shù)據(jù)緩沖，并為每個單元提供3位的 錯誤標(biāo)志；所述接收移位寄存器用于將串口上的數(shù)據(jù)移位輸入，實現(xiàn)串并轉(zhuǎn)換；所述485控 制模塊根據(jù)控制器狀態(tài)，在發(fā)送數(shù)據(jù)時輸出有效的方向控制信號，用于共享總線通信時，外 部收發(fā)器輸出三態(tài)門的控制，以及接收使能控制。本發(fā)明的通用異步串行通信控制器，其功能具體包括提供33M/32位PCI總線接 口、八通道高性能UART數(shù)據(jù)通信、以及內(nèi)部中斷管理等。控制器內(nèi)部各UART通道相互獨立，但功能相同，具體包括512字節(jié)發(fā)送FIFO ； 512字節(jié)接收FIF0(各單元還具有3位錯誤標(biāo)志)；支持發(fā)送/接收FIFO復(fù)位；接收FIFO觸 發(fā)級具有固定和自定義兩種配置方式；獨立的發(fā)送和接收控制；串行數(shù)據(jù)格式可編程(數(shù) 據(jù)位可設(shè)置為5、6、7或8位寬，停止位可設(shè)置為1、1.5或2位寬)；數(shù)據(jù)校驗可編程(無校 驗、奇校驗、偶校驗或粘連校驗四種形式)；數(shù)據(jù)波特率可編程；支持Modem信號控制與檢 測；支持多種錯誤狀態(tài)報告(接收FIFO溢出、校驗錯和幀錯)；支持Break條件產(chǎn)生與檢測； 支持內(nèi)部自環(huán)測試；支持5種類型中斷(接收線狀態(tài)、接收數(shù)據(jù)有效、超時、發(fā)送緩沖空以及 Modem狀態(tài))；提供簡單的中斷屏蔽與管理功能；支持485半雙工數(shù)據(jù)通信和方向控制；提 供485接收使能控制等。為了實現(xiàn)上述功能，控制器主要由12個模塊組成，具體包括雙向10處理、PCI從 控制器、內(nèi)部總線接口、中斷管理、UART控制模塊1-8。雙向10處理模塊主要用于實現(xiàn)外部 PCI總線信號與內(nèi)部PCI從控制器信號的接口，將PCI從控制器相應(yīng)的輸入輸出信號合并 成PCI總線的雙向信號；PCI從控制器模塊主要用于實現(xiàn)PCI總線的協(xié)議控制，將PCI總線 操作轉(zhuǎn)換成本地總線操作，完成與PCI總線的數(shù)據(jù)交換；內(nèi)部總線接口模塊主要用于將PCI從控制器本地總線操作轉(zhuǎn)換成標(biāo)準(zhǔn)的片內(nèi)總線操作，對連接在片內(nèi)總線上的中斷管理模塊 以及UART控制模塊1-8進行尋址訪問；中斷管理模塊主要用于對UART控制模塊1_8輸出 的8路中斷進行管理，并將中斷輸出給PCI從控制器，以申請PCI總線中斷服務(wù)；UART控制 模塊1-8主要分別用于各UART通道數(shù)據(jù)通信的協(xié)議控制。UART控制模塊作為實現(xiàn)通用異步串行通信的核心，主要由12個子模塊組成，具體 包括內(nèi)部總線接口、控制/狀態(tài)寄存器、發(fā)送控制、接收控制、波特率時鐘產(chǎn)生、Modem控 制、中斷控制、發(fā)送FIFO、發(fā)送移位寄存器、接收FIFO、接收移位寄存器、485控制。內(nèi)部總線 接口模塊主要用于實現(xiàn)與外部數(shù)據(jù)交換；控制/狀態(tài)寄存器模塊主要用于設(shè)置模塊功能， 以及返回工作狀態(tài)；發(fā)送控制模塊主要根據(jù)數(shù)據(jù)格式設(shè)置，給字節(jié)數(shù)據(jù)添加起始位、校驗 位和停止位，組成發(fā)送字符，并按照數(shù)據(jù)波特率設(shè)置，控制發(fā)送字符數(shù)據(jù)由發(fā)送端口輸出； 接收控制模塊主要用于監(jiān)測接收端狀態(tài)，在采樣到有效起始位時，開始接收數(shù)據(jù)，并完成校 驗以及有效數(shù)據(jù)存儲，如果檢測到校驗錯、幀錯或Break條件時，保存狀態(tài)；波特率時鐘產(chǎn) 生模塊主要根據(jù)分頻設(shè)置，對系統(tǒng)時鐘進行分頻，產(chǎn)生波特率時鐘，用于數(shù)據(jù)發(fā)送與接收； Modem控制模塊主要用于Modem控制信號的產(chǎn)生與狀態(tài)監(jiān)測；中斷控制模塊主要根據(jù)中斷 屏蔽設(shè)置以及模塊工作狀態(tài)，完成中斷的產(chǎn)生和清除；發(fā)送FIFO為512字節(jié)的發(fā)送數(shù)據(jù)緩 沖；發(fā)送移位寄存器用于將當(dāng)前發(fā)送字節(jié)數(shù)據(jù)串行移位輸出；接收FIFO為512字節(jié)的接收 數(shù)據(jù)緩沖，并為每個單元提供3位的錯誤標(biāo)志；接收移位寄存器用于將串口上的數(shù)據(jù)移位 輸入，實現(xiàn)串并轉(zhuǎn)換；485控制模塊主要根據(jù)控制器狀態(tài)，在發(fā)送數(shù)據(jù)時輸出有效的方向控 制信號，用于共享總線通信時，外部收發(fā)器輸出三態(tài)門的控制，以及接收使能控制等。本發(fā)明所能達到的效果具體包括(1)本發(fā)明中UART通道數(shù)為8，應(yīng)用覆蓋面比四通道的控制器更廣；(2)本發(fā)明中各UART通道的收發(fā)FIFO深度為512字節(jié)，處理器訪問頻率比業(yè)界控 制器至少降低4倍；(3)本發(fā)明中接收FIFO觸發(fā)級可固定為4級，也可由用戶自定義為0-511，且支持 共享485總線通信和接收使能控制，使用靈活；(4)本發(fā)明中處理器接口為PCI總線，集成度高、易于系統(tǒng)集成，且數(shù)據(jù)吞吐率高， 最高達132MB/s。


圖1是本發(fā)明中控制器的結(jié)構(gòu)框圖；圖2為本發(fā)明控制器中UART模塊的結(jié)構(gòu)框圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明做進一步詳細描述參見圖1、2，根據(jù)本發(fā)明的內(nèi)容，設(shè)計詳細實現(xiàn)方案?？刂破鹘Y(jié)構(gòu)如圖1所示，1為雙向10處理模塊、2為PCI從控制器模塊、3為內(nèi)部 總線接口模塊、4為中斷管理模塊、5為一通道UART控制模塊、6為二通道UART控制模塊、7 為三通道UART控制模塊、8為四通道UART控制模塊、9為五通道UART控制模塊、10為六通 道UART控制模塊、11為七通道UART控制模塊、12為八通道UART控制模塊、13為PCI總線信號、14為內(nèi)部總線信號、15為一通道UART接口信號、16為二通道UART接口信號、17為三 通道UART接口信號、18為四通道UART接口信號、19為五通道UART接口信號、20為六通道 UART接口信號、21為七通道UART接口信號、22為八通道UART接口信號?？刂破魍ㄟ^PCI總線信號13與外部PCI主設(shè)備交互；雙向IO處理模塊1對PCI 從控制器模塊2的部分信號進行雙向處理，并由PCI總線信號13與外部連接；PCI從控制 器模塊2的本地總線與內(nèi)部總線信號14的橋接則通過內(nèi)部總線接口模塊3實現(xiàn)；中斷管理 模塊4、一通道UART控制模塊5、二通道UART控制模塊6、三通道UART控制模塊7、四通道 UART控制模塊8、五通道UART控制模塊9、六通道UART控制模塊10、七通道UART控制模塊 11和八通道UART控制模塊12則通過內(nèi)部總線信號14與內(nèi)部總線接口模塊3連接；一通 道UART控制模塊5、二通道UART控制模塊6、三通道UART控制模塊7、四通道UART控制模 塊8、五通道UART控制模塊9、六通道UART控制模塊10、七通道UART控制模塊11和八通 道UART控制模塊12輸出中斷由中斷管理模塊4統(tǒng)一管理，并輸出給PCI從控制器模塊2 ； UART通道1-8分別由一通道UART控制模塊5、二通道UART控制模塊6、三通道UART控制 模塊7、四通道UART控制模塊8、五通道UART控制模塊9、六通道UART控制模塊10、七通道 UART控制模塊11和八通道UART控制模塊12通過一通道UART接口信號15、二通道UART接 口信號16、三通道UART接口信號17、四通道UART接口信號18、五通道UART接口信號19、 六通道UART接口信號20、七通道UART接口信號21、八通道UART接口信號22與外部收發(fā) 電路連接。雙向IO處理模塊1、PCI從控制器模塊2和內(nèi)部總線接口模塊3的主要作用是將 PCI總線操作轉(zhuǎn)換成內(nèi)部總線操作，這部分邏輯按照PCI V2. 1和Wishbone VB. 3標(biāo)準(zhǔn)規(guī)范 進行設(shè)計；中斷管理模塊4為八通道中斷管理，采用兼容A8259設(shè)計。一通道UART控制模塊5、二通道UART控制模塊6、三通道UART控制模塊7、四通道 UART控制模塊8、五通道UART控制模塊9、六通道UART控制模塊10、七通道UART控制模塊 11和八通道UART控制模塊12的結(jié)構(gòu)相同，如圖2所示，23為內(nèi)部總線接口模塊、24為發(fā)送 控制模塊、25為512字節(jié)的發(fā)送FIF0、26為發(fā)送移位寄存器、27為波特率時鐘產(chǎn)生模塊、28 為512字節(jié)的接收FIF0、29為接收移位寄存器、30為接收控制模塊、31為控制/狀態(tài)寄存 器模塊、32為中斷控制模塊、33為Modem控制模塊、34為485控制模塊、35為串口發(fā)送端、 36為波特率時鐘輸出、37為串口接收端、38為Modem發(fā)送請求信號、39為Modem數(shù)據(jù)終端 準(zhǔn)備好信號、40為Modem允許發(fā)送信號、41為Modem數(shù)據(jù)裝置準(zhǔn)備好信號、42為Modem響鈴 標(biāo)識信號、43為Modem數(shù)據(jù)載體檢測信號、44為485輸出使能信號。波特率時鐘產(chǎn)生模塊27根據(jù)控制/狀態(tài)寄存器模塊31的設(shè)置，對內(nèi)部總線信號 14中的時鐘進行分頻，產(chǎn)生需要的波特率時鐘，由波特率時鐘輸出36輸出，并提供給接收 控制模塊30和發(fā)送控制模塊24用于串行數(shù)據(jù)收發(fā)；待發(fā)送數(shù)據(jù)通過內(nèi)部總線信號14、內(nèi) 部總線接口模塊23存入512字節(jié)的發(fā)送FIFO 25，發(fā)送控制模塊24根據(jù)控制/狀態(tài)寄存器 模塊31的相應(yīng)設(shè)置，將512字節(jié)的發(fā)送FIFO 25頂層數(shù)據(jù)取到發(fā)送移位寄存器26中，添加 相應(yīng)的起始位、校驗位和停止位，通過發(fā)送移位寄存器26串行移位由串口發(fā)送端35輸出； 接收控制模塊30根據(jù)控制/狀態(tài)寄存器模塊31的相關(guān)設(shè)置，通過接收移位寄存器29將串 口接收端37輸入信號進行檢測，并將有效數(shù)據(jù)存入512字節(jié)的接收FIFO 28，數(shù)據(jù)接收過程 產(chǎn)生的各種狀態(tài)存入控制/狀態(tài)寄存器模塊31中相應(yīng)的寄存器，512字節(jié)的接收FIFO 28中的有效數(shù)據(jù)通過內(nèi)部總線信號14和內(nèi)部總線接口模塊23讀出；外部可以通過內(nèi)部總線 信號14和內(nèi)部總線接口模塊23對控制/狀態(tài)寄存器模塊31內(nèi)部寄存器進行訪問沖斷控 制模塊32根據(jù)控制/狀態(tài)寄存器模塊31中寄存器位狀態(tài)，由內(nèi)部總線接口模塊23和內(nèi)部 總線信號14輸出中斷請求；Modem控制模塊33根據(jù)控制/狀態(tài)寄存器模塊31中相應(yīng)寄存 器位狀態(tài)，輸出Modem發(fā)送請求信號38和Modem數(shù)據(jù)終端準(zhǔn)備好信號39，并檢測Modem允 許發(fā)送信號40、Modem數(shù)據(jù)裝置準(zhǔn)備好信號41、Modem響鈴標(biāo)識信號42和Modem數(shù)據(jù)載體 檢測信號43狀態(tài)，存入控制/狀態(tài)寄存器模塊31中相應(yīng)的寄存器；485控制模塊34根據(jù) 控制/狀態(tài)寄存器模塊31設(shè)置以及發(fā)送狀態(tài)，由485輸出使能信號44控制485輸出使能。根據(jù)上述方案，用Verilog HDL語言對控制器的邏輯設(shè)計進行描述，并完成邏輯綜 合與布局布線；同時，設(shè)計一款CPCI驗證板，將控制器設(shè)計映射到可編程邏輯器件中實現(xiàn)， 并對控制器的功能進行測試。測試結(jié)果表明本發(fā)明具有很好的可實施性，且性能滿足預(yù)期。以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定 本發(fā)明的具體實施方式
僅限于此，對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫 離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單的推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明由所 提交的權(quán)利要求書確定專利保護范圍。
權(quán)利要求
一種通用異步串行通信控制器，其特征在于該控制器由雙向IO處理模塊、PCI從控制器、內(nèi)部總線接口、中斷管理、一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊構(gòu)成；所述雙向IO處理模塊用于實現(xiàn)外部PCI總線信號與內(nèi)部PCI從控制器信號的接口，將PCI從控制器相應(yīng)的輸入輸出信號合并成PCI總線的雙向信號；所述PCI從控制器模塊用于實現(xiàn)PCI總線的協(xié)議控制，將PCI總線操作轉(zhuǎn)換成本地總線操作，完成與PCI總線的數(shù)據(jù)交換；所述內(nèi)部總線接口模塊用于將PCI從控制器本地總線操作轉(zhuǎn)換成標(biāo)準(zhǔn)的片內(nèi)總線操作，對連接在片內(nèi)總線上的中斷管理模塊、一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊進行尋址訪問；所述中斷管理模塊用于對一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊輸出的8路中斷進行管理，并將中斷輸出給PCI從控制器，以申請PCI總線中斷服務(wù)；所述一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊分別用于各UART通道數(shù)據(jù)通信的協(xié)議控制。
2.如權(quán)利要求1所述一種通用異步串行通信控制器，其特征在于所述一通道UART控 制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART 控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊的結(jié)構(gòu)相 同，都是由內(nèi)部總線接口、控制/狀態(tài)寄存器、發(fā)送控制、接收控制、波特率時鐘產(chǎn)生、Modem 控制、中斷控制、發(fā)送FIFO、發(fā)送移位寄存器、接收FIFO、接收移位寄存器和485控制模塊 構(gòu)成；所述內(nèi)部總線接口模塊用于實現(xiàn)與外部數(shù)據(jù)交換；所述控制/狀態(tài)寄存器模塊用于 設(shè)置模塊功能，以及返回工作狀態(tài)；所述發(fā)送控制模塊根據(jù)數(shù)據(jù)格式設(shè)置，給字節(jié)數(shù)據(jù)添加 起始位、校驗位和停止位，組成發(fā)送字符，并按照數(shù)據(jù)波特率設(shè)置，控制發(fā)送字符數(shù)據(jù)由發(fā) 送端口輸出；所述接收控制模塊用于監(jiān)測接收端狀態(tài)，在采樣到有效起始位時，開始接收數(shù) 據(jù)，并完成校驗以及有效數(shù)據(jù)存儲，如果檢測到校驗錯、幀錯或Break條件時，保存狀態(tài)；所 述波特率時鐘產(chǎn)生模塊根據(jù)分頻設(shè)置，對系統(tǒng)時鐘進行分頻，產(chǎn)生波特率時鐘，用于數(shù)據(jù)發(fā) 送與接收；所述Modem控制模塊用于Modem控制信號的產(chǎn)生與狀態(tài)監(jiān)測；所述中斷控制模 塊根據(jù)中斷屏蔽設(shè)置以及模塊工作狀態(tài)，完成中斷的產(chǎn)生和清除；所述發(fā)送FIFO為512字 節(jié)的發(fā)送數(shù)據(jù)緩沖；所述發(fā)送移位寄存器用于將當(dāng)前發(fā)送字節(jié)數(shù)據(jù)串行移位輸出；所述接 收FIFO為512字節(jié)的接收數(shù)據(jù)緩沖，并為每個單元提供3位的錯誤標(biāo)志；所述接收移位寄 存器用于將串口上的數(shù)據(jù)移位輸入，實現(xiàn)串并轉(zhuǎn)換；所述485控制模塊根據(jù)控制器狀態(tài)，在 發(fā)送數(shù)據(jù)時輸出有效的方向控制信號，用于共享總線通信時，外部收發(fā)器輸出三態(tài)門的控 制，以及接收使能控制。
全文摘要
本發(fā)明公開了一種通用異步串行通信控制器，該控制器由雙向IO處理模塊、PCI從控制器、內(nèi)部總線接口、中斷管理、1-8通道UART控制模塊構(gòu)成；所述雙向IO處理模塊用于實現(xiàn)外部PCI總線信號與內(nèi)部PCI從控制器信號的接口，將PCI從控制器相應(yīng)的輸入輸出信號合并成PCI總線的雙向信號；本發(fā)明應(yīng)用覆蓋面比四通道的控制器更廣；各UART通道的收發(fā)FIFO深度為512字節(jié)，處理器訪問頻率比業(yè)界控制器至少降低4倍；且支持共享485總線通信和接收使能控制，使用靈活；處理器接口為PCI總線，集成度高、易于系統(tǒng)集成，且數(shù)據(jù)吞吐率高，最高達132MB/s。
文檔編號H04L29/10GK101986613SQ201010263970
公開日2011年3月16日 申請日期2010年8月26日 優(yōu)先權(quán)日2010年8月26日
發(fā)明者劉澤響, 吉偉, 翟雯艷 申請人:中國航天科技集團公司第九研究院第七七一研究所