專利名稱：一種接收信號(hào)強(qiáng)度檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種接收信號(hào)強(qiáng)度檢測(cè)電路(Receive Signal Strength Indicator, 簡(jiǎn)稱RSSI)。
背景技術(shù)：
在無線收發(fā)機(jī)結(jié)構(gòu)中，接收信號(hào)強(qiáng)度檢測(cè)電路的作用在于檢測(cè)鏈路中信號(hào)的強(qiáng) 度，將檢測(cè)結(jié)果輸出到模擬/數(shù)字轉(zhuǎn)換器(A/D)、基帶處理電路，進(jìn)而產(chǎn)生控制信號(hào)，調(diào)整鏈 路中相關(guān)模塊(如低噪聲放大器、功率放大器、PGA等)的工作狀態(tài)，確保系統(tǒng)能夠正常的 工作。接收信號(hào)強(qiáng)度檢測(cè)電路的主要指標(biāo)包括監(jiān)測(cè)信號(hào)的動(dòng)態(tài)范圍、對(duì)鏈路的影響、線 性、穩(wěn)定性。監(jiān)測(cè)信號(hào)動(dòng)態(tài)范圍應(yīng)該盡可能的大，覆蓋鏈路中信號(hào)的整個(gè)變化范圍。對(duì)鏈路 影響應(yīng)該小，不影響鏈路的正常工作。具有優(yōu)良的線性，避免產(chǎn)生檢測(cè)誤差。具有好的穩(wěn)定 性，避免電路工作狀態(tài)受外界環(huán)境的影響，如溫度。一般的接收信號(hào)強(qiáng)度檢測(cè)電路可以根據(jù)信號(hào)檢測(cè)模式分類，包括峰值檢測(cè)、RMS檢 測(cè)和功率檢測(cè)。峰值檢測(cè)是指對(duì)接收信號(hào)的峰值進(jìn)行檢測(cè)。RMS檢測(cè)是指對(duì)信號(hào)的均方根 值進(jìn)行檢測(cè)。功率檢測(cè)是指對(duì)信號(hào)的功率(即dBm值)進(jìn)行檢測(cè)。基于對(duì)數(shù)放大器的接收信號(hào)強(qiáng)度檢測(cè)電路是針對(duì)信號(hào)的功率檢測(cè)，主要是根據(jù) dBm值計(jì)算公式
fv2 /)
rms/Power (dBm)=101ogi0 ——^
ImW
ν J由公式可見，dBm值與信號(hào)幅度呈對(duì)數(shù)關(guān)系，所以可以利用對(duì)數(shù)放大器實(shí)現(xiàn)接收信 號(hào)強(qiáng)度檢測(cè)電路。傳統(tǒng)的基于對(duì)數(shù)放大器的接收信號(hào)強(qiáng)度檢測(cè)電路，如參考文獻(xiàn)《A CMOS Logarithmic IF Amplifier with Unbalanced Source-Coupled Pairs〉〉所介紹，米用非平 衡的源級(jí)耦合對(duì)、交叉耦合的輸入級(jí)和平行連接的輸出級(jí)。非平衡的源級(jí)耦合對(duì)中的晶體 管采用兩種不同尺寸(β和Κβ)，根據(jù)K值的不同，得到不同的輸入輸出關(guān)系曲線。對(duì)數(shù)放 大器的輸入輸出關(guān)系在輸入信號(hào)的一定范圍內(nèi)呈現(xiàn)對(duì)數(shù)關(guān)系，這個(gè)范圍即接收信號(hào)強(qiáng)度檢 測(cè)電路的工作范圍。實(shí)際應(yīng)用時(shí)可以將多組不同尺寸(β)的非平衡的源級(jí)耦合對(duì)并聯(lián)，擴(kuò)展接收信 號(hào)強(qiáng)度檢測(cè)電路的檢測(cè)范圍。

發(fā)明內(nèi)容
發(fā)明目的為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種寬動(dòng)態(tài)范圍、線性度 優(yōu)良、穩(wěn)定性好的的新型接收信號(hào)強(qiáng)度檢測(cè)電路。技術(shù)方案為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為
一種接收信號(hào)強(qiáng)度檢測(cè)電路，采用非平衡源級(jí)交叉耦合對(duì)、局部正反饋負(fù)載和輸 出端鉗位電路三部分級(jí)聯(lián)，在檢測(cè)范圍內(nèi)，使輸入信號(hào)強(qiáng)度(dBm)和輸出直流電平(V)之間 實(shí)現(xiàn)線性關(guān)系。該接收信號(hào)強(qiáng)度檢測(cè)電路主要包括非平衡源級(jí)交叉耦合對(duì)電路、局部正反 饋負(fù)載電路和輸出端鉗位電路三部分所述非平衡源級(jí)交叉耦合對(duì)電路包括第一 PMOS晶體管、第二 PMOS晶體管、第三 PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管、第六PMOS晶體管、第七PMOS晶體管；所述局部正反饋負(fù)載電路包括第八NMOS晶體管、第九NMOS晶體管、第十NMOS晶 體管、第^^一 NMOS晶體管、第十二 NMOS晶體管、第十三NMOS晶體管、第十四NMOS晶體管、 第十五NMOS晶體管、第十六NMOS晶體管、第十七NMOS晶體管、第十八NMOS晶體管、第十九 NMOS晶體管、第二十PMOS晶體管、第二i^一 PMOS晶體管、第二十二 NMOS晶體管、第二十三 NMOS晶體管；所述輸出端鉗位電路包括負(fù)載電阻、第二十四PMOS晶體管、運(yùn)算放大器和實(shí)現(xiàn) 對(duì)非平衡源級(jí)交叉耦合對(duì)電路以及局部正反饋負(fù)載電路的復(fù)制的輸出偏置電位提供電路 Replica ；在非平衡源級(jí)交叉耦合對(duì)電路中，第一 PMOS晶體管和第二 PMOS晶體管的柵極接 射頻輸入信號(hào)的正級(jí)，第三PMOS晶體管和第四PMOS晶體管的柵極接射頻輸入信號(hào)的負(fù)級(jí)； 第一 PMOS晶體管和第二 PMOS晶體管的源級(jí)接第五PMOS晶體管的漏極，第三PMOS晶體管和 第四PMOS晶體管的源級(jí)接第六PMOS晶體管的漏極；第五PMOS晶體管、第六PMOS晶體管、 第七PMOS晶體管組成電流鏡結(jié)構(gòu)，構(gòu)成提供偏置電流的偏置電路；在局部正反饋負(fù)載電路中，第八NMOS晶體管和第九NMOS晶體管的柵極接第九 NMOS晶體管的漏極，第八NMOS晶體管的漏極接第二十一 NMOS晶體管的漏極，第九NMOS晶 體管和第十NMOS晶體管的漏極接第一 PMOS晶體管的漏極，第十NMOS晶體管的柵極接第 十二 NMOS晶體管的漏極，第i^一 NMOS晶體管的柵極接第十NMOS晶體管的漏極，第十二 NMOS晶體管和第十三NMOS晶體管的柵極都接第十二 NMOS晶體管漏極，第十三NMOS晶體管 的漏極接第二十一 NMOS晶體管的漏極，第十二 NMOS晶體管的漏極接第三PMOS晶體管的漏 極；第十四NMOS晶體管和第十五NMOS晶體管的柵極接第十五匪OS晶體管漏極，第 十四NMOS晶體管的漏極接第二十NMOS晶體管的漏極，第十五NMOS晶體管和第十六NMOS 晶體管的漏極接第二 PMOS晶體管的漏極，第十六NMOS晶體管的柵極接第十八NMOS晶體管 的漏極，第十七NMOS晶體管的柵極接第十五NMOS晶體管的漏極，第十八NMOS晶體管和第 十九NMOS晶體管的柵極都接第十八NMOS晶體管漏極，第十九NMOS晶體管的漏極接第二十 NMOS晶體管的漏極，第十八NMOS晶體管的漏極接第四PMOS晶體管的漏極；第八NMOS晶體管、第九NMOS晶體管、第十NMOS晶體管、第i^一 NMOS晶體管、第 十二 NMOS晶體管、第十三NMOS晶體管、第十四NMOS晶體管、第十五NMOS晶體管、第十六 NMOS晶體管第十七NMOS晶體管和第十八NMOS晶體管的源極接地；第二十PMOS晶體管和第二i^一 PMOS晶體管的柵極都接到第二十PMOS晶體管的 漏極，第二十PMOS晶體管和第二十一 PMOS晶體管的源極接電源，第二十PMOS晶體管的漏 極接第十四NMOS晶體管和第十九NMOS晶體管的漏極，第二十一 PMOS晶體管的漏極接到第 八NMOS晶體管、第十三NMOS晶體管和第二十二 NMOS晶體管的漏極、第二十二 NMOS晶體管和第二十三NMOS晶體管的柵極都接到第二十二 NMOS晶體管的漏極，第二十二 NMOS晶 體管和第二十三NMOS晶體管的源極都接地，第二十三NMOS晶體管的漏極接負(fù)載電阻和第 二十四PMOS晶體管的漏極；在輸出端鉗位電路中，負(fù)載電阻一端接電源，另一端接第二十三NMOS晶體管和第 二十四PMOS晶體管的漏極，第二十四PMOS晶體管的源極接電源，第二十四PMOS晶體管的 柵極接運(yùn)算放大器的輸出；運(yùn)算放大器的正極接輸出偏置電位提供電路R印lica，運(yùn)算放 大器的負(fù)極接參考電壓。所述運(yùn)算放大器包括第二十五PMOS晶體管、第二十六PMOS晶體管、第二十七 NMOS晶體管、第二十八NMOS晶體管、第二十九NMOS晶體管；第二十五PMOS晶體管和第 二十六PMOS晶體管的源級(jí)接電源，第二十五PMOS晶體管和第二十六PMOS晶體管的柵極接 第二十五PMOS晶體管的漏極，第二十五PMOS晶體管的漏極接第二十七PMOS晶體管的漏 極，第二十六PMOS晶體管的漏極和第二十八NMOS晶體管的漏極接運(yùn)算放大器的輸出端， 第二十七NMOS晶體管和第二十八NMOS晶體管的源極接第二十九NMOS晶體管的漏極，第 二十九NMOS晶體管的柵極接偏置BIAS，第二十九NMOS晶體管的源極接地。有益效果本發(fā)明提供的接收信號(hào)強(qiáng)度檢測(cè)電路，主體電路由非平衡源級(jí)交叉耦 合對(duì)、局部正反饋負(fù)載和輸出端鉗位電路三部分級(jí)聯(lián)構(gòu)成。有效擴(kuò)展檢測(cè)信號(hào)范圍，提供優(yōu) 良的線性度和穩(wěn)定性，提高信號(hào)檢測(cè)的靈敏度和精度。


圖1為本發(fā)明的結(jié)構(gòu)示意圖；圖2a和圖2b為本發(fā)明的電路原理示意圖；圖3為運(yùn)算放大器的電路原理示意圖；圖4為傳統(tǒng)的機(jī)遇對(duì)數(shù)放大器的接收信號(hào)強(qiáng)度檢測(cè)電路原理示意圖；圖5為本發(fā)明提供的接收信號(hào)強(qiáng)度檢測(cè)電路對(duì)輸入信號(hào)強(qiáng)度檢測(cè)的效果圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明作更進(jìn)一步的說明。如圖1所示為本發(fā)明提供的接收信號(hào)強(qiáng)度檢測(cè)電路的結(jié)構(gòu)示意圖，圖1中的Vout， cm是由R印Iica模塊電路產(chǎn)生的；R印Iica模塊電路與圖2a和圖2b所示的結(jié)構(gòu)相同，只是 輸入端沒有加入待檢測(cè)的信號(hào)(只輸入偏置電壓)，這樣在輸出端產(chǎn)生鉗位電平。 圖2a和圖2b為所述檢測(cè)電路的電路原理示意圖，在圖2a和圖2b中，圖2a中的 Ll和圖2b中的Ll是連接在一起的，圖2a中的L2和圖2b中的L2是連接在一起的。該接 收信號(hào)強(qiáng)度檢測(cè)電路包括非平衡源級(jí)交叉耦合對(duì)電路、局部正反饋負(fù)載電路和輸出端鉗位 電路所述非平衡源級(jí)交叉耦合對(duì)電路包括第一 PMOS晶體管Ml、第二 PMOS晶體管M2、 第三PMOS晶體管M3、第四PMOS晶體管M4、第五PMOS晶體管M5、第六PMOS晶體管M6、第七 PMOS晶體管M7 ；所述局部正反饋負(fù)載電路包括第八NMOS晶體管M8、第九NMOS晶體管M9、第十 NMOS晶體管M10、第^^一NMOS晶體管Mil、第十二NMOS晶體管M12、第十三NMOS晶體管M13、
6第十四NMOS晶體管M14、第十五NMOS晶體管M15、第十六NMOS晶體管M16、第十七NMOS晶體 管M17、第十八NMOS晶體管M18、第十九NMOS晶體管M19、第二十PMOS晶體管M20、第二i^一 PMOS晶體管M21、第二十二 NMOS晶體管M22、第二十三NMOS晶體管M23 ；所述輸出端鉗位電路包括負(fù)載電阻R1、第二十四PMOS晶體管M24、運(yùn)算放大器OP 和實(shí)現(xiàn)對(duì)非平衡源級(jí)交叉耦合對(duì)電路以及局部正反饋負(fù)載電路的復(fù)制的輸出偏置電位提 供電路R印Ii ca ；在非平衡源級(jí)交叉耦合對(duì)電路中，第一 PMOS晶體管Ml和第二 PMOS晶體管M2的 柵極接射頻輸入信號(hào)的正級(jí)，第三PMOS晶體管M3和第四PMOS晶體管M4的柵極接射頻輸 入信號(hào)的負(fù)級(jí)；第一 PMOS晶體管Ml和第二 PMOS晶體管M2的源級(jí)接第五PMOS晶體管M5 的漏極，第三PMOS晶體管M3和第四PMOS晶體管M4的源級(jí)接第六PMOS晶體管M6的漏極； 第五PMOS晶體管M5、第六PMOS晶體管M6、第七PMOS晶體管M7組成電流鏡結(jié)構(gòu)，構(gòu)成提供 偏置電流的偏置電路；在局部正反饋負(fù)載電路中，第八NMOS晶體管M8和第九NMOS晶體管M9的柵極接 第九NMOS晶體管M9的漏極，第八NMOS晶體管M8的漏極接第二i^一 NMOS晶體管M21的漏 極Ll處，第九NMOS晶體管M9和第十NMOS晶體管MlO的漏極接第一 PMOS晶體管Ml的漏 極，第十NMOS晶體管MlO的柵極接第十二 NMOS晶體管M12的漏極，第—^一 NMOS晶體管Mll 的柵極接第十NMOS晶體管MlO的漏極，第十二 NMOS晶體管M12和第十三NMOS晶體管M13 的柵極都接第十二 NMOS晶體管M12漏極，第十三NMOS晶體管M13的漏極接第二十一 NMOS 晶體管M21的漏極Ll處，第十二 NMOS晶體管M12的漏極接第三PMOS晶體管M3的漏極；第十四NMOS晶體管M14和第十五NMOS晶體管M15的柵極接第十五NMOS晶體管 M15漏極，第十四NMOS晶體管M14的漏極接第二十NMOS晶體管M20的漏極L2處，第十五 NMOS晶體管M15和第十六NMOS晶體管M16的漏極接第二 PMOS晶體管M2的漏極，第十六 NMOS晶體管M16的柵極接第十八NMOS晶體管M18的漏極，第十七NMOS晶體管M17的柵極 接第十五NMOS晶體管M15的漏極，第十八NMOS晶體管M18和第十九NMOS晶體管M19的柵 極都接第十八NMOS晶體管M18漏極，第十九NMOS晶體管M19的漏極接第二十NMOS晶體管 M20的漏極L2處，第十八NMOS晶體管M12的漏極接第四PMOS晶體管M4的漏極；第八NMOS晶體管M8、第九NMOS晶體管M9、第十NMOS晶體管M10、第^^一 NMOS晶 體管Ml 1、第十二 NMOS晶體管Ml2、第十三NMOS晶體管Ml3、第十四NMOS晶體管M14、第十五 NMOS晶體管M15、第十六NMOS晶體管M16第十七NMOS晶體管M17和第十八NMOS晶體管 M18的源極接地；第二十PMOS晶體管M20和第二i^一 PMOS晶體管M21的柵極都接到第二十PMOS 晶體管M20的漏極，第二十PMOS晶體管M20和第二十一 PMOS晶體管M21的源極接電源，第 二十PMOS晶體管M20的漏極接第十四NMOS晶體管M14和第十九NMOS晶體管M19的漏極， 第二i^一 PMOS晶體管M21的漏極接到第八NMOS晶體管M8、第十三NMOS晶體管M13和第 二十二 NMOS晶體管M22的漏極、第二十二 NMOS晶體管M22和第二十三NMOS晶體管M23的 柵極都接到第二十二 NMOS晶體管M22的漏極，第二十二 NMOS晶體管M22和第二十三NMOS 晶體管M23的源極都接地，第二十三NMOS晶體管M23的漏極接負(fù)載電阻Rl和第二十四PMOS 晶體管M24的漏極；在輸出端鉗位電路中，負(fù)載電阻Rl —端接電源，另一端接第二十三NMOS晶體管M23和第二十四PMOS晶體管M24的漏極，第二十四PMOS晶體管M24的源極接電源，第二十四 PMOS晶體管M24的柵極接運(yùn)算放大器OP的輸出；運(yùn)算放大器OP的正極接輸出偏置電位提 供電路R印lica，運(yùn)算放大器OP的負(fù)極接參考電壓Vref ；所述運(yùn)算放大器OP的電路原理圖如圖3所示，包括第二十五PMOS晶體管M25、第 二十六PMOS晶體管M26、第二十七NMOS晶體管M27、第二十八NMOS晶體管M27、第二十九 NMOS晶體管M29 ；第二十五PMOS晶體管M25和第二十六PMOS晶體管M26的源級(jí)接電源，第 二十五PMOS晶體管M25和第二十六PMOS晶體管M26的柵極接第二十五PMOS晶體管M25的 漏極，第二十五PMOS晶體管M25的漏極接第二十七PMOS晶體管M27的漏極，第二十六PMOS 晶體管M26的漏極和第二十八NMOS晶體管M28的漏極接運(yùn)算放大器OP的輸出端0^\，第 二十七NMOS晶體管M27和第二十八NMOS晶體管M28的源極接第二十九NMOS晶體管M29 的漏極，第二十九NMOS晶體管M29的柵極接偏置BIAS，第二十九NMOS晶體管M29的源極接 地。傳統(tǒng)的基于對(duì)數(shù)放大器的接收信號(hào)強(qiáng)度檢測(cè)電路原理十分直觀，如圖4所示，采 用非平衡的源級(jí)耦合對(duì)、交叉耦合的輸入級(jí)和平行連接的輸出級(jí)。非平衡的源級(jí)耦合對(duì)中 的晶體管采用兩種不同尺寸(β和Κβ)，根據(jù)K值的不同，得到不同的輸入輸出關(guān)系曲線。 對(duì)數(shù)放大器的輸入輸出關(guān)系在輸入信號(hào)的一定范圍內(nèi)呈現(xiàn)對(duì)數(shù)關(guān)系，這個(gè)范圍即接收信號(hào) 強(qiáng)度檢測(cè)電路的工作范圍。傳統(tǒng)的基于對(duì)數(shù)放大器的接收信號(hào)強(qiáng)度檢測(cè)電路存在穩(wěn)定性較 差、較小的動(dòng)態(tài)范圍、較差的線性度的不足。因此，本專利改進(jìn)了傳統(tǒng)的設(shè)計(jì)，增加附加電路 模塊，力圖克服上述缺陷。本發(fā)明中局部正反饋負(fù)載電路提供局部的正反饋環(huán)路，在不增加電路偏置電流的 前提下，提高電路的跨導(dǎo)。較大的電路跨導(dǎo)可以有效地增加電路可處理的信號(hào)范圍，增強(qiáng)處 理小強(qiáng)度信號(hào)的能力。一般情況下，通過增加電路的偏置電流來增強(qiáng)跨導(dǎo)，這樣將會(huì)導(dǎo)致功 耗的增加。在深亞微米工藝條件下，電路設(shè)計(jì)對(duì)功耗的要求越來越嚴(yán)格。因此，需要盡可能 的避免通過犧牲功耗來增加跨導(dǎo)。采用局部正反饋負(fù)載，有效地解決了在跨導(dǎo)和功耗之間 的折中，增加了電路的等效跨導(dǎo)。此外，采用本發(fā)明的局部正反饋結(jié)構(gòu)，可以避免出現(xiàn)振蕩， 保證環(huán)路的穩(wěn)定性。本發(fā)明中輸出端鉗位電路的目的主要實(shí)現(xiàn)兩方面功能，首先通過增加一條分流支 路，第二十四PMOS晶體管Μ24和負(fù)載電阻Rl并聯(lián)，實(shí)現(xiàn)更好的線性度。其次，反饋環(huán)路可 以實(shí)現(xiàn)對(duì)輸出端電位的鉗位功能，避免外界環(huán)境的影響，提高穩(wěn)定性。反饋環(huán)路的參考電壓是由模塊R印Iica提供的，該模塊模擬核心電路在無信號(hào)輸 入時(shí)的工作狀態(tài)，產(chǎn)生輸出共模電平。使用時(shí)，同樣可以將多組不同尺寸(β)的非平衡的源級(jí)交叉耦合對(duì)并聯(lián)，并采用 局部正反饋負(fù)載、輸出端鉗位電路，擴(kuò)展接收信號(hào)強(qiáng)度檢測(cè)電路的檢測(cè)范圍。圖5是本專利提出的新型基于對(duì)數(shù)放大器的接收信號(hào)強(qiáng)度檢測(cè)電路在 0. ISumCMOS工藝條件下的仿真結(jié)果，根據(jù)圖中曲線可以得出在-20dBm-0dBm的范圍內(nèi)，電 路具有良好的線性傳輸特性。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人 員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng) 視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
一種接收信號(hào)強(qiáng)度檢測(cè)電路，其特征在于所述接收信號(hào)強(qiáng)度檢測(cè)電路包括非平衡源級(jí)交叉耦合對(duì)電路、局部正反饋負(fù)載電路和輸出端鉗位電路所述非平衡源級(jí)交叉耦合對(duì)電路包括第一PMOS晶體管(M1)、第二PMOS晶體管(M2)、第三PMOS晶體管(M3)、第四PMOS晶體管(M4)、第五PMOS晶體管(M5)、第六PMOS晶體管(M6)、第七PMOS晶體管(M7)；所述局部正反饋負(fù)載電路包括第八NMOS晶體管(M8)、第九NMOS晶體管(M9)、第十NMOS晶體管(M10)、第十一NMOS晶體管(M11)、第十二NMOS晶體管(M12)、第十三NMOS晶體管(M13)、第十四NMOS晶體管(M14)、第十五NMOS晶體管(M15)、第十六NMOS晶體管(M16)、第十七NMOS晶體管(M17)、第十八NMOS晶體管(M18)、第十九NMOS晶體管(M19)、第二十PMOS晶體管(M20)、第二十一PMOS晶體管(M21)、第二十二NMOS晶體管(M22)、第二十三NMOS晶體管(M23)；所述輸出端鉗位電路包括負(fù)載電阻(R1)、第二十四PMOS晶體管(M24)、運(yùn)算放大器(OP)和實(shí)現(xiàn)對(duì)非平衡源級(jí)交叉耦合對(duì)電路以及局部正反饋負(fù)載電路的復(fù)制的輸出偏置電位提供電路Replica；在非平衡源級(jí)交叉耦合對(duì)電路中，第一PMOS晶體管(M1)和第二PMOS晶體管(M2)的柵極接射頻輸入信號(hào)的正級(jí)，第三PMOS晶體管(M3)和第四PMOS晶體管(M4)的柵極接射頻輸入信號(hào)的負(fù)級(jí)；第一PMOS晶體管(M1)和第二PMOS晶體管(M2)的源級(jí)接第五PMOS晶體管(M5)的漏極，第三PMOS晶體管(M3)和第四PMOS晶體管(M4)的源級(jí)接第六PMOS晶體管(M6)的漏極；第五PMOS晶體管(M5)、第六PMOS晶體管(M6)、第七PMOS晶體管(M7)組成電流鏡結(jié)構(gòu)，構(gòu)成提供偏置電流的偏置電路；在局部正反饋負(fù)載電路中，第八NMOS晶體管(M8)和第九NMOS晶體管(M9)的柵極接第九NMOS晶體管(M9)的漏極，第八NMOS晶體管(M8)的漏極接第二十一NMOS晶體管(M21)的漏極，第九NMOS晶體管(M9)和第十NMOS晶體管(M10)的漏極接第一PMOS晶體管(M1)的漏極，第十NMOS晶體管(M10)的柵極接第十二NMOS晶體管(M12)的漏極，第十一NMOS晶體管(M11)的柵極接第十NMOS晶體管(M10)的漏極，第十二NMOS晶體管(M12)和第十三NMOS晶體管(M13)的柵極都接第十二NMOS晶體管(M12)漏極，第十三NMOS晶體管(M13)的漏極接第二十一NMOS晶體管(M21)的漏極，第十二NMOS晶體管(M12)的漏極接第三PMOS晶體管(M3)的漏極；第十四NMOS晶體管(M14)和第十五NMOS晶體管(M15)的柵極接第十五NMOS晶體管(M15)漏極，第十四NMOS晶體管(M14)的漏極接第二十NMOS晶體管(M20)的漏極，第十五NMOS晶體管(M15)和第十六NMOS晶體管(M16)的漏極接第二PMOS晶體管(M2)的漏極，第十六NMOS晶體管(M16)的柵極接第十八NMOS晶體管(M18)的漏極，第十七NMOS晶體管(M17)的柵極接第十五NMOS晶體管(M15)的漏極，第十八NMOS晶體管(M18)和第十九NMOS晶體管(M19)的柵極都接第十八NMOS晶體管(M18)漏極，第十九NMOS晶體管(M19)的漏極接第二十NMOS晶體管(M20)的漏極，第十八NMOS晶體管(M12)的漏極接第四PMOS晶體管(M4)的漏極；第八NMOS晶體管(M8)、第九NMOS晶體管(M9)、第十NMOS晶體管(M10)、第十一NMOS晶體管(M11)、第十二NMOS晶體管(M12)、第十三NMOS晶體管(M13)、第十四NMOS晶體管(M14)、第十五NMOS晶體管(M15)、第十六NMOS晶體管(M16)第十七NMOS晶體管(M17)和第十八NMOS晶體管(M18)的源極接地；第二十PMOS晶體管(M20)和第二十一PMOS晶體管(M21)的柵極都接到第二十PMOS晶體管(M20)的漏極，第二十PMOS晶體管(M20)和第二十一PMOS晶體管(M21)的源極接電源，第二十PMOS晶體管(M20)的漏極接第十四NMOS晶體管(M14)和第十九NMOS晶體管(M19)的漏極，第二十一PMOS晶體管(M21)的漏極接到第八NMOS晶體管(M8)、第十三NMOS晶體管(M13)和第二十二NMOS晶體管(M22)的漏極、第二十二NMOS晶體管(M22)和第二十三NMOS晶體管(M23)的柵極都接到第二十二NMOS晶體管(M22)的漏極，第二十二NMOS晶體管(M22)和第二十三NMOS晶體管(M23)的源極都接地，第二十三NMOS晶體管(M23)的漏極接負(fù)載電阻(R1)和第二十四PMOS晶體管(M24)的漏極；在輸出端鉗位電路中，負(fù)載電阻(R1)一端接電源，另一端接第二十三NMOS晶體管(M23)和第二十四PMOS晶體管(M24)的漏極，第二十四PMOS晶體管(M24)的源極接電源，第二十四PMOS晶體管(M24)的柵極接運(yùn)算放大器(OP)的輸出；運(yùn)算放大器(OP)的正極接輸出偏置電位提供電路Replica的輸出端，運(yùn)算放大器(OP)的負(fù)極接參考電壓。
2.根據(jù)權(quán)利要求1所述的接收信號(hào)強(qiáng)度檢測(cè)電路，其特征在于所述運(yùn)算放大器(OP) 包括第二十五PMOS晶體管(M25)、第二十六PMOS晶體管(M26)、第二十七NMOS晶體管 (M27)、第二十八NMOS晶體管(M27)、第二十九NMOS晶體管(M29)；第二十五PMOS晶體管 (M25)和第二十六PMOS晶體管(M26)的源級(jí)接電源，第二十五PMOS晶體管(M25)和第 二十六PMOS晶體管(M26)的柵極接第二十五PMOS晶體管(M25)的漏極，第二十五PMOS晶 體管(M25)的漏極接第二十七PMOS晶體管(M27)的漏極，第二十六PMOS晶體管(M26)的 漏極和第二十八NMOS晶體管(M28)的漏極接運(yùn)算放大器(OP)的輸出端，第二十七NMOS晶 體管(M27)和第二十八NMOS晶體管(M28)的源極接第二十九NMOS晶體管(M29)的漏極， 第二十九NMOS晶體管(M29)的柵極接偏置BIAS，第二十九NMOS晶體管(M29)的源極接地。
全文摘要
本發(fā)明公開了一種接收信號(hào)強(qiáng)度檢測(cè)電路，包括非平衡源級(jí)交叉耦合對(duì)、局部正反饋負(fù)載和輸出端鉗位電路三部分，在檢測(cè)范圍內(nèi)，輸入信號(hào)強(qiáng)度和輸出直流電平之間呈線性關(guān)系；通過非平衡源級(jí)耦合對(duì)電路實(shí)現(xiàn)傳統(tǒng)的對(duì)數(shù)放大器功能。并且采用局部正反饋負(fù)載和輸出端鉗位電路與非平衡源級(jí)耦合對(duì)電路級(jí)聯(lián)，優(yōu)化接收信號(hào)強(qiáng)度檢測(cè)電路的性能。本發(fā)明提供的接收信號(hào)強(qiáng)度檢測(cè)電路，相對(duì)于傳統(tǒng)的基于對(duì)數(shù)放大器的接收信號(hào)強(qiáng)度檢測(cè)電路，具有更寬的檢測(cè)范圍、更優(yōu)良的線性度、更好的穩(wěn)定性。
文檔編號(hào)H04B17/00GK101969351SQ20101028932
公開日2011年2月9日 申請(qǐng)日期2010年9月20日 優(yōu)先權(quán)日2010年9月20日
發(fā)明者吳建輝, 徐毅, 徐震, 竺磊, 陳超 申請(qǐng)人:東南大學(xué)