專利名稱：Arinc429總線與高速智能統(tǒng)一總線的直接接口方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種總線接口方法，特別涉及一種ARINC429總線與高速智能統(tǒng)一總 線的直接接口方法。
背景技術(shù)：
ARINC429總線是民航領(lǐng)域應(yīng)用最廣的總線，波音727到767、我國的ARJ支線飛機(jī) 均采用ARINC^9總線標(biāo)準(zhǔn)進(jìn)行設(shè)計。機(jī)載電子系統(tǒng)如GPS、INS、TCAS等采用ARINC^9總 線標(biāo)準(zhǔn)傳輸數(shù)據(jù)。隨著航空電子系統(tǒng)的發(fā)展，系統(tǒng)的集成規(guī)模越來越大，各子系統(tǒng)的分工協(xié) 作集中體現(xiàn)在總線接口通信和功能運(yùn)算上，從而要求海量傳感器信息、圖像信息能夠通過 高速智能統(tǒng)一總線實(shí)現(xiàn)信息的高速共享，則迫切要求傳輸速度最高lOOlcbps的ARINC4^總 線與萬兆位的高速智能統(tǒng)一總線能夠?qū)崿F(xiàn)信息共享，而目前ARINC4^總線本身無法直接 與高速統(tǒng)一智能總線相連接。文獻(xiàn)“基于FPGA的155!3B-ARINC429總線轉(zhuǎn)換器設(shè)計，電子測量技術(shù)，2007年2 月，第30卷，第2期”公開了 一種ARINC429總線與MIL_STD_155;3B的接口方法，該方法 采用Altera公司的EP1C20系列的FPGA模擬ARINC^9和MIL_STD_155;3B的工作時序， 基于存儲轉(zhuǎn)發(fā)原理，完成了 ARINC^9發(fā)送，MIL-STD-1553B接收功能和ARINC^9接收， MIL-STD-1553B發(fā)送功能。兩個過程通過控制管理模塊來協(xié)調(diào)。該方法實(shí)現(xiàn)了 ARINC4^總線數(shù)據(jù)接入MIL_STD_155;3B的問題，但該方法實(shí)現(xiàn)通信 的對象MIL-STD-1553B的最高通信速度為1Mbps，仍沒有解決ARINC^9與高速智能統(tǒng)一總 線的直接接口問題。

發(fā)明內(nèi)容
為了克服現(xiàn)有的ARINC429總線無法直接接入高速智能統(tǒng)一總線的問題，本發(fā)明 提供一種ARINC429總線與高速智能統(tǒng)一總線的直接接口方法。該方法采用高速串并轉(zhuǎn) 換實(shí)現(xiàn)高速智能統(tǒng)總線數(shù)據(jù)的高速串并轉(zhuǎn)換，采用低速邏輯器件配置高速智能統(tǒng)一總線協(xié) 議，采用高速雙端口 SRAM進(jìn)行數(shù)據(jù)緩存，采用高速監(jiān)視單元對高速雙端口 SRAM的讀寫時鐘 進(jìn)行智能切換，采用ARINC4^控制器的數(shù)據(jù)端口和高速智能統(tǒng)一總線的數(shù)據(jù)端口直接相 接的方法與ARINC429總線直接交互數(shù)據(jù)，以此為基礎(chǔ)實(shí)現(xiàn)ARINC429與高速智能統(tǒng)一總線 的直接接口。本發(fā)明解決其技術(shù)問題采用的技術(shù)方案是，一種ARINC4^總線與高速智能統(tǒng)一 總線的直接接口方法，其特點(diǎn)包括以下步驟1)ARINC429總線數(shù)據(jù)轉(zhuǎn)化為高速智能統(tǒng)一總線數(shù)據(jù)。采用ARINC429總線收發(fā)器對ARINC429網(wǎng)絡(luò)上的信號進(jìn)行電平格式調(diào)整，將 ARINC429差分信號轉(zhuǎn)化成ARINC429TTL電平信號，然后將ARINC^9接收信號輸入給 ARINC429控制器。ARINC429控制器將對ARINC429接收信號按照ARINC^9總線協(xié)議進(jìn)行協(xié) 議解析和數(shù)據(jù)提取，并將提取的數(shù)據(jù)通過數(shù)據(jù)端口傳遞給高速智能統(tǒng)一總線協(xié)議單元。高速智能統(tǒng)一總線協(xié)議單元對ARINC429總線接收到的數(shù)據(jù)按照預(yù)先配置的總線協(xié)議進(jìn)行編 碼，并將編碼后的數(shù)據(jù)以低速時鐘寫入高速雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單 元。高速監(jiān)視單元在智能總線停止向高速雙端口 SRAM中寫數(shù)據(jù)時，首先將高速雙端口 SRAM 的讀寫時鐘切換成高速時鐘，然后觸發(fā)高速串并轉(zhuǎn)換單元讀取高速雙端口 SRAM中的數(shù)據(jù)。 高速串并轉(zhuǎn)換單元讀取數(shù)據(jù)后，對數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換，之后將數(shù)據(jù)耦合到光纖上直接發(fā)送。2)高速智能統(tǒng)一總線數(shù)據(jù)轉(zhuǎn)化為ARINC429總線數(shù)據(jù)。采用高速串并轉(zhuǎn)換單元對高速智能統(tǒng)一總線網(wǎng)絡(luò)上的信號進(jìn)行串并轉(zhuǎn)換，然后以 高速時鐘將接收到的數(shù)據(jù)寫入雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單元。高速監(jiān)視 單元在高速串并轉(zhuǎn)換停止向高速雙端口 SRAM中寫數(shù)據(jù)時，將高速雙端口 SRAM的時鐘切換 到低速時鐘，并觸發(fā)高速智能統(tǒng)一總線協(xié)議單元對數(shù)據(jù)的讀取。高速智能統(tǒng)一總線協(xié)議單 元接收到觸發(fā)之后，將高速雙端口 SRAM中的數(shù)據(jù)讀出，并按照預(yù)先配置的總線協(xié)議進(jìn)行數(shù) 據(jù)幀解碼和有效數(shù)據(jù)提取，然后將提取的數(shù)據(jù)交付ARINC4^總線控制器。ARINC4^總線 控制器首先偵聽總線狀態(tài)，在空閑時，將交付的數(shù)據(jù)按照ARINC4^總線協(xié)議編碼后傳遞給 ARINC429收發(fā)器。ARINC429收發(fā)器對數(shù)據(jù)進(jìn)行電平格式調(diào)整之后，將數(shù)據(jù)耦合到ARINC429 網(wǎng)絡(luò)上進(jìn)行發(fā)送。本發(fā)明的有益效果是由于采用高速串并轉(zhuǎn)換實(shí)現(xiàn)高速智能統(tǒng)一總線數(shù)據(jù)的高速 串并轉(zhuǎn)換，采用低速邏輯器件配置高速智能統(tǒng)一總線協(xié)議，采用高速雙端口 SRAM進(jìn)行數(shù)據(jù) 緩存，采用高速監(jiān)視單元對高速雙端口 SRAM的讀寫時鐘進(jìn)行智能切換，采用ARINC429控制 器的數(shù)據(jù)端口和高速智能統(tǒng)一總線的數(shù)據(jù)端口直接相接的方法與ARINC429總線直接交互 數(shù)據(jù)，以此為基礎(chǔ)實(shí)現(xiàn)ARINC4^與高速智能統(tǒng)一總線的直接接口。本發(fā)明在解決其問題的 同時，首先基于高速智能統(tǒng)一總線協(xié)議的靈活配置特性，實(shí)現(xiàn)了 ARINC4^與其他總線的方 便互聯(lián)；再次減少了總線大規(guī)模互聯(lián)的總線介質(zhì)的數(shù)量；由于只在與高速智能統(tǒng)一總線相 接的高速雙端口 SRAM、高速串并轉(zhuǎn)換單元、高速監(jiān)視單元采用甚高頻器件，而其余部分可采 用常規(guī)器件，從而減少了系統(tǒng)的功耗、代價開銷。下面結(jié)合附圖和實(shí)施例對本發(fā)明作詳細(xì)說明。


圖1是ARINC429總線與高速智能統(tǒng)一總線的直接接口結(jié)構(gòu)圖。圖2是ARINC429總線轉(zhuǎn)高速智能統(tǒng)一總線圖。圖3是高速智能統(tǒng)一總線轉(zhuǎn)ARINC429總線圖。
具體實(shí)施例方式參照圖1 3，詳細(xì)說明本發(fā)明。本發(fā)明的ARINC429總線線驅(qū)動可采用HI8588作為接收線驅(qū)動和H18585作為發(fā) 送，ARINC^9總線控制器基于EP1C12系列FPGA實(shí)現(xiàn)；高速雙端口 RAM采用IDT70V3079 ； 高速智能統(tǒng)一總線協(xié)議單元基于低速邏輯器件實(shí)現(xiàn)，如EP1C12系列FPGA ；高速監(jiān)視單元采 用高速邏輯器件實(shí)現(xiàn)，如Hittite公司的高速邏輯器件；高速串并轉(zhuǎn)換單元可采用BCM8152 實(shí)現(xiàn)10(ibpS的數(shù)據(jù)收發(fā)速度。通過編寫ARINC4^控制器配置程序、高速串并轉(zhuǎn)換單元配 置程序使得ARINC^9總線和高速串并轉(zhuǎn)換單元可獨(dú)立工作；通過在高速邏輯器件內(nèi)實(shí)現(xiàn)時鐘切換單元、高速監(jiān)視單元使得雙端口 SRAM的時鐘可智能切換。本發(fā)明的實(shí)施需由以下幾個步驟完成1)ARINC429控制器FPGA實(shí)現(xiàn)ARINC^9控制器實(shí)現(xiàn)ARINC429的接口功能，完成 將串行的雙極性歸零碼信息與32位數(shù)據(jù)之間的轉(zhuǎn)換。發(fā)送和接收都采用狀態(tài)機(jī)技術(shù)設(shè)計， 且接收和發(fā)送的狀態(tài)機(jī)獨(dú)立。發(fā)送過程的初始處于等待狀態(tài)，當(dāng)模塊輸入端的有32位數(shù)據(jù)時，且數(shù)據(jù)有效信號 有效時，觸發(fā)狀態(tài)向開始發(fā)送狀態(tài)轉(zhuǎn)換；在開始轉(zhuǎn)換狀態(tài)中，發(fā)送4個bit的靜寂期，同時對 數(shù)據(jù)進(jìn)行奇校驗(yàn)和數(shù)據(jù)位調(diào)整，完成之后將狀態(tài)轉(zhuǎn)到發(fā)送數(shù)據(jù)狀態(tài)；在發(fā)送數(shù)據(jù)狀態(tài)，每位 發(fā)送包括兩步，即發(fā)送數(shù)據(jù)和歸零，完成32位發(fā)送后，根據(jù)端口是否有數(shù)據(jù)決定將狀態(tài)轉(zhuǎn) 到等待還是開始發(fā)送，若數(shù)據(jù)有效，就轉(zhuǎn)到開始發(fā)送，否則轉(zhuǎn)到等待狀態(tài)。接收過程的初始狀態(tài)處于等待狀態(tài)，當(dāng)模塊輸入端口的ARINC4^兩路信號邏輯 或運(yùn)算結(jié)果不為零時，狀態(tài)轉(zhuǎn)移到數(shù)據(jù)接收，同時啟動計數(shù)器計數(shù)，當(dāng)計數(shù)值為4時，若表 示‘1’路的信號為‘1’，就記錄結(jié)果為‘1’，否則若表示‘0’路的信號為‘0’時，就記錄結(jié)果 為‘0 ‘，當(dāng)接收到校驗(yàn)位時，進(jìn)行校驗(yàn)，若滿足奇校驗(yàn)結(jié)果，則準(zhǔn)備輸出接收數(shù)據(jù)，否則發(fā)出 錯誤警告，然后將狀態(tài)轉(zhuǎn)移到靜寂期檢測狀態(tài)，檢測完成后轉(zhuǎn)入等待狀態(tài)。靜寂期長度不夠 也會引發(fā)錯誤警告。2)ARINC429接入高速智能統(tǒng)一總線包括ARINC4^總線接收數(shù)據(jù)，將數(shù)據(jù)交付高 速智能統(tǒng)一總線的發(fā)送過程；高速智能統(tǒng)一總線接收數(shù)據(jù)，將數(shù)據(jù)交付ARINC429總線的接 收過程。a)ARINC429總線數(shù)據(jù)轉(zhuǎn)化為高速智能統(tǒng)一總線數(shù)據(jù)。采用ARINC429總線收發(fā)器對ARINC429網(wǎng)絡(luò)上的信號進(jìn)行電平格式調(diào)整，將 ARINC429差分信號轉(zhuǎn)化成ARINC429TTL電平信號，然后將ARINC^9接收信號輸入給 ARINC429控制器。ARINC429控制器將對ARINC429接收信號按照ARINC^9總線協(xié)議進(jìn)行協(xié) 議解析和數(shù)據(jù)提取，并將提取的數(shù)據(jù)通過數(shù)據(jù)端口傳遞給高速智能統(tǒng)一總線協(xié)議單元。高 速智能統(tǒng)一總線協(xié)議單元對ARINC4^總線接收到的數(shù)據(jù)按照預(yù)先配置的總線協(xié)議進(jìn)行編 碼，并將編碼后的數(shù)據(jù)以低速時鐘寫入高速雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單 元。高速監(jiān)視單元在智能總線停止向高速雙端口 SRAM中寫數(shù)據(jù)時，首先將高速雙端口 SRAM 的讀寫時鐘切換成高速時鐘，然后觸發(fā)高速串并轉(zhuǎn)換單元讀取高速雙端口 SRAM中的數(shù)據(jù)。 高速串并轉(zhuǎn)換單元讀取數(shù)據(jù)后，對數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換，之后將數(shù)據(jù)耦合到光纖上直接發(fā)送。b)高速智能統(tǒng)一總線數(shù)據(jù)轉(zhuǎn)化為ARINC4^總線數(shù)據(jù)。采用高速串并轉(zhuǎn)換單元對高速智能統(tǒng)一總線網(wǎng)絡(luò)上的信號進(jìn)行串并轉(zhuǎn)換，然后以 高速時鐘將接收到的數(shù)據(jù)寫入雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單元。高速監(jiān)視 單元在高速串并轉(zhuǎn)換停止向高速雙端口 SRAM中寫數(shù)據(jù)時，將高速雙端口 SRAM的時鐘切換 到低速時鐘，并觸發(fā)高速智能統(tǒng)一總線協(xié)議單元對數(shù)據(jù)的讀取。高速智能統(tǒng)一總線協(xié)議單 元接收到觸發(fā)之后，將高速雙端口 SRAM中的數(shù)據(jù)讀出，并按照預(yù)先配置的總線協(xié)議進(jìn)行數(shù) 據(jù)幀解碼和有效數(shù)據(jù)提取，然后將提取的數(shù)據(jù)交付ARINC4^總線控制器。ARINC4^總線 控制器首先偵聽總線狀態(tài)，在空閑時，將交付的數(shù)據(jù)按照ARINC4^總線協(xié)議編碼后傳遞給 ARINC429收發(fā)器。ARINC429收發(fā)器對數(shù)據(jù)進(jìn)行電平格式調(diào)整之后，將數(shù)據(jù)耦合到ARINC429 網(wǎng)絡(luò)上進(jìn)行發(fā)送。
本發(fā)明在解決其問題的同時，首先基于高速智能統(tǒng)一總線協(xié)議的靈活配置特性， 實(shí)現(xiàn)了 ARINC^9與其他總線的方便互聯(lián)；再次將多種總線介質(zhì)合并成為一束光纖，減少了 總線大規(guī)?；ヂ?lián)的總線介質(zhì)的數(shù)量；再次由于只在與高速智能統(tǒng)一總線相接的高速雙端口 SRAM、高速串并轉(zhuǎn)換單元、高速監(jiān)視單元采用甚高頻器件，而其余部分可采用常規(guī)器件，從 而減少了系統(tǒng)的功耗、代價開銷。
權(quán)利要求
1. 一種ARINC429總線與高速智能統(tǒng)一總線的直接接口方法，其特征在于包括以下步驟(a)采用ARINC429總線收發(fā)器對ARINC429網(wǎng)絡(luò)上的信號進(jìn)行電平格式調(diào)整，將 ARINC429差分信號轉(zhuǎn)化成ARINC429TTL電平信號，然后將ARINC^9接收信號輸入給 ARINC429控制器；ARINC^9控制器將對ARINC^9接收信號按照ARINC^9總線協(xié)議進(jìn)行 協(xié)議解析和數(shù)據(jù)提取，并將提取的數(shù)據(jù)通過數(shù)據(jù)端口傳遞給高速智能統(tǒng)一總線協(xié)議單元； 高速智能統(tǒng)一總線協(xié)議單元對ARINC4^總線接收到的數(shù)據(jù)按照預(yù)先配置的總線協(xié)議進(jìn)行 編碼，并將編碼后的數(shù)據(jù)以低速時鐘寫入高速雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視 單元；高速監(jiān)視單元在智能總線停止向高速雙端口 SRAM中寫數(shù)據(jù)時，首先將高速雙端口 SRAM的讀寫時鐘切換成高速時鐘，然后觸發(fā)高速串并轉(zhuǎn)換單元讀取高速雙端口 SRAM中的 數(shù)據(jù)；高速串并轉(zhuǎn)換單元讀取數(shù)據(jù)后，對數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換，之后將數(shù)據(jù)耦合到光纖上直接 發(fā)送；(b)采用高速串并轉(zhuǎn)換單元對高速智能統(tǒng)一總線網(wǎng)絡(luò)上的信號進(jìn)行串并轉(zhuǎn)換，然后以 高速時鐘將接收到的數(shù)據(jù)寫入雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單元；高速監(jiān)視 單元在高速串并轉(zhuǎn)換停止向高速雙端口 SRAM中寫數(shù)據(jù)時，將高速雙端口 SRAM的時鐘切換 到低速時鐘，并觸發(fā)高速智能統(tǒng)一總線協(xié)議單元對數(shù)據(jù)的讀??；高速智能統(tǒng)一總線協(xié)議單 元接收到觸發(fā)之后，將高速雙端口 SRAM中的數(shù)據(jù)讀出，并按照預(yù)先配置的總線協(xié)議進(jìn)行數(shù) 據(jù)幀解碼和有效數(shù)據(jù)提取，然后將提取的數(shù)據(jù)交付ARINC4^總線控制器；ARINC4^總線 控制器首先偵聽總線狀態(tài)，在空閑時，將交付的數(shù)據(jù)按照ARINC4^總線協(xié)議編碼后傳遞給 ARINC429收發(fā)器；ARINC4^收發(fā)器對數(shù)據(jù)進(jìn)行電平格式調(diào)整之后，將數(shù)據(jù)耦合到ARINC429 網(wǎng)絡(luò)上進(jìn)行發(fā)送。
全文摘要
本發(fā)明公開了一種ARINC429總線與高速智能統(tǒng)一總線的直接接口方法，用于解決現(xiàn)有的ARINC429總線無法直接接入高速智能統(tǒng)一總線的技術(shù)問題。技術(shù)方案是采用高速串并轉(zhuǎn)換實(shí)現(xiàn)高速智能統(tǒng)一總線數(shù)據(jù)的高速串并轉(zhuǎn)換，采用低速邏輯器件配置高速智能統(tǒng)一總線協(xié)議，采用高速雙端口SRAM進(jìn)行數(shù)據(jù)緩存，采用高速監(jiān)視單元對高速雙端口SRAM的讀寫時鐘進(jìn)行智能切換，采用ARINC429控制器的數(shù)據(jù)端口和高速智能統(tǒng)一總線的數(shù)據(jù)端口直接相接的方法與ARINC429總線直接交互數(shù)據(jù)，以此為基礎(chǔ)實(shí)現(xiàn)ARINC429總線與高速智能統(tǒng)一總線的直接接口。同時，實(shí)現(xiàn)了ARINC429總線方便靈活地與其他總線之間的互聯(lián)，減少了系統(tǒng)互聯(lián)的總線介質(zhì)數(shù)量和系統(tǒng)功耗。
文檔編號H04L12/40GK102075397SQ20101057804
公開日2011年5月25日 申請日期2010年12月2日 優(yōu)先權(quán)日2010年12月2日
發(fā)明者史忠科, 賀瑩, 辛琪 申請人:西北工業(yè)大學(xué)