專利名稱：一種發(fā)送校準數(shù)據(jù)的方法及裝置的制作方法
技術領域：
本發(fā)明涉及通信領域，特別是涉及發(fā)送校準數(shù)據(jù)的方法及裝置。
技術背景
隨著通信技術的發(fā)展，為了提高覆蓋效果，業(yè)內(nèi)提出了智能天線技術。在 TD-SCDMA(時分同步碼分多址接入)系統(tǒng)中，由于智能天線的賦形特性，需要進行周期校 準。周期校準包括發(fā)校準和收校準。收校準是指校準天線發(fā)送校準數(shù)據(jù)，由工作天線將數(shù)據(jù) 收回，F(xiàn)PGA(現(xiàn)場可編程門陣列)將各自收回的校準數(shù)據(jù)送給處理器進行處理。其中FPGA 包括接口部分和中頻部分。在RRU(射頻拉遠單元)的結構設計中，校準天線通路上是沒有 功率放大器(PA)的。因此，當進行周期收校準時，校準信號不應該通過DPD(數(shù)字預失真) 模塊，而DPD模塊具有一定的延時，需要將此延時在通道上加以彌補，以保證校準信號在正 確時間到達天線空口。
在現(xiàn)有技術中，收校準彌補DPD延時采取的方法是在DPD之后加了一個緩存模塊 (使用FPGA內(nèi)部的RAM(隨機存取存儲器)資源)，將收校準數(shù)據(jù)緩存一定時間再發(fā)出去， 這樣保證了收校準信號時序上的正確性，其過程如圖1所示。
可見，現(xiàn)有技術需要消耗FPGA的RAM資源，且消耗RAM的多少與DPD模塊的延時 大小成正比，因為需要利用RAM存儲的數(shù)據(jù)來補充DPD模塊的延時。當有兩根或者更多的 校準天線時，如果每根校準天線對應一個緩存模塊，勢必會造成資源消耗上的成倍增加；若 復用同一個緩存模塊，會導致此處的邏輯處理較為復雜，容易出錯。發(fā)明內(nèi)容
本發(fā)明實施例提供一種發(fā)送校準數(shù)據(jù)的方法及裝置，用于實現(xiàn)校準數(shù)據(jù)的準時到 達，并且簡化發(fā)送校準數(shù)據(jù)時的時延補充過程，節(jié)省硬件和邏輯資源。
一種發(fā)送校準數(shù)據(jù)的方法，包括以下步驟
確定發(fā)送校準數(shù)據(jù)的時間；
當校準數(shù)據(jù)為收校準數(shù)據(jù)時，根據(jù)配置的時延補充時長更新收發(fā)送校準數(shù)據(jù)的時 間；
根據(jù)更新后的時間發(fā)送收校準數(shù)據(jù)。
一種可編程邏輯器件，包括
控制模塊，用于確定發(fā)送校準數(shù)據(jù)的時間，當校準數(shù)據(jù)為收校準數(shù)據(jù)時，根據(jù)配置 的時延補充時長更新收發(fā)送校準數(shù)據(jù)的時間；
校準模塊，用于根據(jù)更新后的時間發(fā)送收校準數(shù)據(jù)。
本發(fā)明實施例通過配置的時延補充時長更新收發(fā)送校準數(shù)據(jù)的時間，從發(fā)送時間 上補充旁路DPD模塊的時延，不再需要緩存模塊緩存數(shù)據(jù)來補充時延，節(jié)省了硬件和邏輯 資源，并且邏輯簡單，不易出錯。


圖1為現(xiàn)有技術中傳輸校準信號的示意圖2為本發(fā)明實施例中發(fā)送校準數(shù)據(jù)的主要方法流程圖3為本發(fā)明實施例中發(fā)送校準數(shù)據(jù)的詳細方法流程圖4為現(xiàn)有技術中發(fā)送校準數(shù)據(jù)的時隙示意圖5為本發(fā)明實施例中發(fā)送校準數(shù)據(jù)的時隙示意圖6為本發(fā)明實施例中通過多根天線發(fā)送校準數(shù)據(jù)的方法流程圖7為本發(fā)明實施例中可編程邏輯器件的結構圖8為本發(fā)明實施例中傳輸校準信號的示意圖。
具體實施方式
本發(fā)明實施例通過配置的時延補充時長更新收發(fā)送校準數(shù)據(jù)的時間，從發(fā)送時間 上補充旁路DPD模塊的時延，不再需要緩存模塊緩存數(shù)據(jù)來補充時延，節(jié)省了硬件和邏輯 資源，并且邏輯簡單，不易出錯。
參見圖2，本實施例中發(fā)送校準數(shù)據(jù)的主要方法流程如下
步驟201 確定發(fā)送校準數(shù)據(jù)的時間。此步驟只考慮校準數(shù)據(jù)到達天線空口的時 間和通道傳輸所需的時間，不考慮DPD處理延時。
步驟202 當校準數(shù)據(jù)為收校準數(shù)據(jù)時，根據(jù)配置的時延補充時長更新收發(fā)送校 準數(shù)據(jù)的時間。
步驟203 根據(jù)更新后的時間發(fā)送收校準數(shù)據(jù)。
配置的時延補充時長與采用的DPD模型有關，DPD模塊采用的DPD模型復雜，耗時 長，則配置的時延補充時長也長，反之亦然。RRU中可能配置有多種DPD模型，每種DPD模型 可能需要配置不同的時延補充時長?；蛘撸珼PD模型的處理時長存在周期性變化，需要根據(jù) DPD模型所處的周期配置時延補充時長。下面通過一個典型實施例來詳細介紹實現(xiàn)過程。
參見圖3，本實施例中發(fā)送校準數(shù)據(jù)的詳細方法流程如下
步驟301 處理器觸發(fā)可編程邏輯器件(如FPGA)進行校準。
步驟302 =FPGA確定發(fā)送校準數(shù)據(jù)的時間。
步驟303 =FPGA判斷校準類型是否是收校準，若是，則繼續(xù)步驟304，否則繼續(xù)步驟 306。
步驟304 =FPGA根據(jù)DPD模型確定配置的時延補充時長。FPGA還可以根據(jù)DPD模 型所處周期確定配置的時延補充時長。其中，預先建立有各種DPD模型及所處周期與時延 補充時長的對應關系，通過該對應關系可確定配置的時延補充時長。
步驟305 =FPGA根據(jù)配置的時延補充時長更新收發(fā)送校準數(shù)據(jù)的時間。
步驟306 =FPGA根據(jù)確定的時間發(fā)送使能信號。
步驟307 =FPGA通過發(fā)送使能信號觸發(fā)校準數(shù)據(jù)的發(fā)送，并發(fā)送校準數(shù)據(jù)并進行 中頻處理。此步驟與步驟306同步進行。
此步驟如果接步驟303，則根據(jù)步驟302確定的時間發(fā)送發(fā)校準數(shù)據(jù)。如果接步驟 305，則根據(jù)步驟305確定的時間發(fā)送收校準數(shù)據(jù)。
下面是中頻處理過程，如果是發(fā)校準數(shù)據(jù)，則繼續(xù)步驟308，如果是收校準數(shù)據(jù)，則繼續(xù)步驟309。
步驟308 =FPGA對發(fā)校準數(shù)據(jù)進行DPD處理，并發(fā)送至射頻模塊。
步驟309 =FPGA通過旁路DPD方式傳輸收校準數(shù)據(jù)至射頻模塊。旁路DPD方式就 是不經(jīng)過DPD處理。
根據(jù)TD-SCDMA的時隙結構，每幀分成如下時隙TS0 (時隙0)，DffPTS (固定下行)， GP (保護間隔)，UPPTS (固定上行)，TS1，TS2，. . .，TS6。周期校準是在其中的GP+UPPTS時 隙中進行的。當進行周期收校準時，F(xiàn)PGA接收到處理器的觸發(fā)命令后，根據(jù)幀頭信息，產(chǎn)生 一個使能信號，在固定時刻將校準數(shù)據(jù)發(fā)送出去；考慮到通道的延時，需要提前一段時間將 數(shù)據(jù)發(fā)送出去，通常是在DWPTS時隙發(fā)送校準數(shù)據(jù)。參見圖4所示的示意圖，現(xiàn)有技術為了 校準數(shù)據(jù)準時到達天線空口，將發(fā)送時間從GP時隙提前到了 DWPTS時隙。A表示發(fā)送校準 數(shù)據(jù)的時間，B表示校準數(shù)據(jù)準時到達天線空口的時間。
本實施例考慮到DPD處理延時，將發(fā)送時間推遲到C表示的時間，參見圖5所示。 也就是本實施例相對于現(xiàn)有技術延遲發(fā)送校準數(shù)據(jù)，縮短通道延遲，實現(xiàn)與現(xiàn)有技術同時 到達天線空口。
在實際應用中，校準天線可能不只一根，為了達到校準的目的，需要通過多根天線 發(fā)送校準數(shù)據(jù)。并且，這多根天線可能同時發(fā)送校準數(shù)據(jù)，也可能異步發(fā)送。如果多根天線 同時發(fā)送校準數(shù)據(jù)，可以為多根天線共同確定一個發(fā)送時間和時延補充時長。如果多根天 線異步發(fā)送校準數(shù)據(jù)，則可以為每根天線確定發(fā)送時間和時延補充時長。下面通過一個典 型實施例來詳細介紹實現(xiàn)過程。
參見圖6，本實施例中通過多根天線發(fā)送校準數(shù)據(jù)的方法流程如下
步驟601 處理器觸發(fā)可編程邏輯器件(如FPGA)進行校準。
步驟602 =FPGA為多根天線確定發(fā)送校準數(shù)據(jù)的時間?？梢詾槎喔炀€確定同一 發(fā)送校準數(shù)據(jù)的時間，也可以為多根天線確定不同的發(fā)送校準數(shù)據(jù)的時間。
步驟603 =FPGA判斷校準類型是否是收校準，若是，則繼續(xù)步驟604，否則繼續(xù)步驟 606。
步驟604 =FPGA根據(jù)DPD模型為多根天線確定配置的時延補充時長。如果多根天 線對應的通道采用的DPD模型相同，則可以為多根天線確定配置相同的時延補充時長。如 果為多根天線確定不同的發(fā)送校準數(shù)據(jù)的時間，則針對不同的天線發(fā)送校準數(shù)據(jù)時，DPD模 型所處的周期可能不同，則不同天線對應的時延補充時長也可能不同。
步驟605 =FPGA根據(jù)配置的時延補充時長更新收發(fā)送校準數(shù)據(jù)的時間。
步驟606 =FPGA根據(jù)確定的時間發(fā)送使能信號。
步驟607 =FPGA通過發(fā)送使能信號觸發(fā)校準數(shù)據(jù)的發(fā)送，并發(fā)送校準數(shù)據(jù)并進行 中頻處理。此步驟與步驟606同步進行。
此步驟如果接步驟603，則根據(jù)步驟602確定的時間發(fā)送發(fā)校準數(shù)據(jù)。如果接步驟 605，則根據(jù)步驟605確定的時間發(fā)送收校準數(shù)據(jù)。
下面是中頻處理過程，如果是發(fā)校準數(shù)據(jù)，則繼續(xù)步驟608，如果是收校準數(shù)據(jù)，則 繼續(xù)步驟609。
步驟608 =FPGA對發(fā)校準數(shù)據(jù)進行DPD處理，并發(fā)送至射頻模塊。
步驟609 =FPGA通過旁路DPD方式傳輸收校準數(shù)據(jù)至射頻模塊。旁路DPD方式就是不經(jīng)過DPD處理。
通過以上描述了解了發(fā)送校準數(shù)據(jù)的實現(xiàn)過程，該過程主要由可編程邏輯器件實 現(xiàn)，下面對該裝置的內(nèi)部結構和功能進行介紹。
參見圖7，本實施例中可編程邏輯器件包括控制模塊701和校準模塊702。
控制模塊701用于確定發(fā)送校準數(shù)據(jù)的時間，當校準數(shù)據(jù)為收校準數(shù)據(jù)時，根據(jù) 配置的時延補充時長更新收發(fā)送校準數(shù)據(jù)的時間?？刂颇K701還用于根據(jù)DPD模型確定 配置的時延補充時長?？刂颇K701還用于判斷校準類型是否是收校準，在校準類型是收 校準時，確定校準數(shù)據(jù)為收校準數(shù)據(jù)。當需要通過多根校準天線發(fā)送校準數(shù)據(jù)時，控制模塊 701為多根校準天線確定發(fā)送校準數(shù)據(jù)的時間。
校準模塊702用于根據(jù)更新后的時間發(fā)送收校準數(shù)據(jù)。具體的，校準模塊702根 據(jù)更新后的時間發(fā)送使能信號，通過發(fā)送使能信號觸發(fā)收校準數(shù)據(jù)的發(fā)送，并發(fā)送收校準 數(shù)據(jù)。
可編程邏輯器件位于RRU內(nèi)，其具體可以是FPGA或EPLD (ErasableProgrammable Logic Device，可擦除的可編程邏輯器件)等?？删幊踢壿嬈骷ń涌诓糠趾椭蓄l部分， 接口部分主要完成鏈路協(xié)議解析、基帶數(shù)據(jù)處理以及射頻開關控制等。中頻部分主要完成 DDC(數(shù)字下變頻)、DUC(數(shù)字上變頻)、DPD (數(shù)字預失真)等?？刂颇K701和校準模塊 702位于接口部分內(nèi)，參見圖8所示?？刂颇K701控制校準模塊702發(fā)送校準數(shù)據(jù)和使能 信號。校準模塊702發(fā)送校準數(shù)據(jù)到中頻部分。如果是收校準數(shù)據(jù)，中頻部分采用旁路DPD 方式傳輸收校準數(shù)據(jù)至RRU中的射頻部分。如果是發(fā)校準數(shù)據(jù)，中頻部分對發(fā)校準數(shù)據(jù)進 行DPD處理，再將其發(fā)送到RRU中的射頻部分。射頻部分將校準數(shù)據(jù)發(fā)送至天線。其中，射 頻部分包括模擬部分和功率放大部分。
本發(fā)明實施例通過配置的時延補充時長更新收發(fā)送校準數(shù)據(jù)的時間，從發(fā)送時間 上補充旁路DPD模塊的時延，不再需要緩存模塊緩存數(shù)據(jù)來補充時延，節(jié)省了硬件和邏輯 資源，并且邏輯簡單，不易出錯。本發(fā)明實施例還為不同的DPD模型和處理周期配置不同的 時延補充時長，以及為多根天線配置時延補充時長，以便校準數(shù)據(jù)更準時的到達天線空口。
本領域內(nèi)的技術人員應明白，本發(fā)明的實施例可提供為方法、系統(tǒng)、或計算機程序 產(chǎn)品。因此，本發(fā)明可采用完全硬件實施例、完全軟件實施例、或結合軟件和硬件方面的實 施例的形式。而且，本發(fā)明可采用在一個或多個其中包含有計算機可用程序代碼的計算機 可用存儲介質(zhì)(包括但不限于磁盤存儲器和光學存儲器等)上實施的計算機程序產(chǎn)品的形 式。
本發(fā)明是參照根據(jù)本發(fā)明實施例的方法、設備(系統(tǒng))、和計算機程序產(chǎn)品的流程 圖和/或方框圖來描述的。應理解可由計算機程序指令實現(xiàn)流程圖和/或方框圖中的每一 流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結合?？商峁┻@些計算 機程序指令到通用計算機、專用計算機、嵌入式處理機或其他可編程數(shù)據(jù)處理設備的處理 器以產(chǎn)生一個機器，使得通過計算機或其他可編程數(shù)據(jù)處理設備的處理器執(zhí)行的指令產(chǎn)生 用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能 的裝置。
這些計算機程序指令也可存儲在能引導計算機或其他可編程數(shù)據(jù)處理設備以特 定方式工作的計算機可讀存儲器中，使得存儲在該計算機可讀存儲器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或 多個方框中指定的功能。
這些計算機程序指令也可裝載到計算機或其他可編程數(shù)據(jù)處理設備上，使得在計 算機或其他可編程設備上執(zhí)行一系列操作步驟以產(chǎn)生計算機實現(xiàn)的處理，從而在計算機或 其他可編程設備上執(zhí)行的指令提供用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖 一個方框或多個方框中指定的功能的步驟。
顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權利要求
1.一種發(fā)送校準數(shù)據(jù)的方法，其特征在于，包括以下步驟確定發(fā)送校準數(shù)據(jù)的時間；當校準數(shù)據(jù)為收校準數(shù)據(jù)時，根據(jù)配置的時延補充時長更新收發(fā)送校準數(shù)據(jù)的時間；根據(jù)更新后的時間發(fā)送收校準數(shù)據(jù)。
2.如權利要求1所述的方法，其特征在于，根據(jù)配置的時延補充時長更新發(fā)送收校準 數(shù)據(jù)的時間之前，還包括步驟根據(jù)DPD模型確定配置的時延補充時長。
3.如權利要求1所述的方法，其特征在于，根據(jù)配置的時延補充時長更新發(fā)送收校準 數(shù)據(jù)的時間之前，還包括步驟判斷校準類型是否是收校準，在校準類型是收校準時，確定 校準數(shù)據(jù)為收校準數(shù)據(jù)。
4.如權利要求1、2或3所述的方法，其特征在于，根據(jù)更新后的時間發(fā)送收校準數(shù)據(jù)的 步驟包括根據(jù)更新后的時間發(fā)送使能信號，通過發(fā)送使能信號觸發(fā)收校準數(shù)據(jù)的發(fā)送，并 發(fā)送收校準數(shù)據(jù)。
5.如權利要求1所述的方法，其特征在于，當需要通過多根校準天線發(fā)送校準數(shù)據(jù)時， 為多根校準天線確定發(fā)送校準數(shù)據(jù)的時間。
6.一種可編程邏輯器件，其特征在于，包括控制模塊，用于確定發(fā)送校準數(shù)據(jù)的時間，當校準數(shù)據(jù)為收校準數(shù)據(jù)時，根據(jù)配置的時 延補充時長更新收發(fā)送校準數(shù)據(jù)的時間；校準模塊，用于根據(jù)更新后的時間發(fā)送收校準數(shù)據(jù)。
7.如權利要求6所述的可編程邏輯器件，其特征在于，控制模塊還用于根據(jù)DPD模型確 定配置的時延補充時長。
8.如權利要求6所述的可編程邏輯器件，其特征在于，控制模塊還用于判斷校準類型 是否是收校準，在校準類型是收校準時，確定校準數(shù)據(jù)為收校準數(shù)據(jù)。
9.如權利要求6所述的可編程邏輯器件，其特征在于，校準模塊根據(jù)更新后的時間發(fā) 送使能信號，通過發(fā)送使能信號觸發(fā)收校準數(shù)據(jù)的發(fā)送，并發(fā)送收校準數(shù)據(jù)。
10.如權利要求6所述的可編程邏輯器件，其特征在于，當需要通過多根校準天線發(fā)送 校準數(shù)據(jù)時，控制模塊為多根校準天線確定發(fā)送校準數(shù)據(jù)的時間。
全文摘要
本發(fā)明公開了一種發(fā)送校準數(shù)據(jù)的方法，用于實現(xiàn)校準數(shù)據(jù)的準時到達，并且簡化發(fā)送校準數(shù)據(jù)時的時延補充過程，節(jié)省硬件和邏輯資源。所述方法包括確定發(fā)送校準數(shù)據(jù)的時間；當校準數(shù)據(jù)為收校準數(shù)據(jù)時，根據(jù)配置的時延補充時長更新收發(fā)送校準數(shù)據(jù)的時間；根據(jù)更新后的時間發(fā)送收校準數(shù)據(jù)。本發(fā)明還公開了用于實現(xiàn)所述方法的裝置。
文檔編號H04B17/00GK102035607SQ20101057876
公開日2011年4月27日 申請日期2010年12月8日 優(yōu)先權日2010年12月8日
發(fā)明者劉喬, 吳永海, 孫琎, 岳衛(wèi)金, 王新生, 高桂香 申請人:大唐移動通信設備有限公司