專利名稱：基于高速現(xiàn)場(chǎng)總線的pci數(shù)據(jù)采集單元的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于數(shù)據(jù)采集技術(shù)領(lǐng)域，特別涉及一種基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù) 采集單元，即基于GSK-Link高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，適用于數(shù)控設(shè)備與工業(yè)以 太網(wǎng)、PCI總線和處理器之間的數(shù)據(jù)采用。
背景技術(shù)：
高速現(xiàn)場(chǎng)總線是指安裝在制造或過程區(qū)域的現(xiàn)場(chǎng)裝置與控制室內(nèi)的自動(dòng)裝置之 間的數(shù)字式、串行、多點(diǎn)通信的數(shù)據(jù)總線，是連接智能現(xiàn)場(chǎng)設(shè)備和自動(dòng)化系統(tǒng)的全數(shù)字、雙 向、多站的通信系統(tǒng)，主要解決工業(yè)現(xiàn)場(chǎng)的智能化儀器儀表、控制器、執(zhí)行機(jī)構(gòu)等現(xiàn)場(chǎng)設(shè)備 間的數(shù)字通信以及這些現(xiàn)場(chǎng)控制設(shè)備和高級(jí)控制系統(tǒng)之間的信息傳遞問題。根據(jù)工業(yè)制造 設(shè)備的加工需求，通常將高速現(xiàn)場(chǎng)總線技術(shù)和數(shù)據(jù)采集技術(shù)結(jié)合使用。而在現(xiàn)有技術(shù)中，數(shù)控設(shè)備的數(shù)據(jù)采集方面，要求采集系統(tǒng)的數(shù)據(jù)要實(shí)時(shí)、高速、 可靠地反饋到控制電腦的分析系統(tǒng)上進(jìn)行處理。但是由于傳統(tǒng)依靠串口數(shù)據(jù)通信，高質(zhì)量 的數(shù)據(jù)傳輸往往得不到保障，由于反饋數(shù)據(jù)通信的不可靠性和速度瓶頸限制了高精度的數(shù) 據(jù)采集和設(shè)備監(jiān)控系統(tǒng)的發(fā)展。隨著計(jì)算機(jī)計(jì)算的不斷發(fā)展，PCI總線可獲得較高的帶寬 和速度。由于控制電腦上設(shè)有的分析系統(tǒng)具有非常高的數(shù)據(jù)采集和分析能力，并帶有容易 實(shí)現(xiàn)的結(jié)果圖像顯示，使得帶PCI卡的采集設(shè)備得到越來越多的青睞。現(xiàn)代化的制造業(yè)自 動(dòng)化程度高，數(shù)控設(shè)備的加工要求也越來越高，涉及的工藝技術(shù)和環(huán)境狀態(tài)也越來越復(fù)雜， 這使得數(shù)控系統(tǒng)的加工條件也變得復(fù)雜和不確定。那么這就需要有效、實(shí)時(shí)、準(zhǔn)確、安全可 靠的信息采集技術(shù)來獲得加工過程的數(shù)據(jù)，以提高整體系統(tǒng)的柔性、健壯性和對(duì)各種故障 的處理能力，同時(shí)要求控制網(wǎng)絡(luò)有超高實(shí)時(shí)性和可靠性。工業(yè)以太網(wǎng)就是在類似這樣的背 景下應(yīng)運(yùn)而生的。
實(shí)用新型內(nèi)容本實(shí)用新型的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)與不足，提供一種可快速高效實(shí) 現(xiàn)可靠數(shù)據(jù)采集和交換的基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，即基于GSK-Link高速現(xiàn) 場(chǎng)總線的PCI數(shù)據(jù)采集單元，。為達(dá)上述目的，本實(shí)用新型采用如下的技術(shù)方案基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù) 采集單元，包括PCI芯片、現(xiàn)場(chǎng)可編程門陣列芯片、處理器和以太網(wǎng)外圍模塊，所述PCI芯片 外接控制電腦，且PCI芯片、現(xiàn)場(chǎng)可編程門陣列芯片和處理器依次連接；所述現(xiàn)場(chǎng)可編程門 陣列芯片與以太網(wǎng)外圍模塊連接，并通過以太網(wǎng)外圍模塊與外部的從站數(shù)控設(shè)備連接。所述現(xiàn)場(chǎng)可編程門陣列芯片包括依次連接的PCI接口模塊、存儲(chǔ)器、處理器接口 模塊和媒介存取控制層，所述PCI接口模塊與PCI芯片連接，所述處理器接口模塊與處理器 連接，所述媒介存取控制層與以太網(wǎng)外圍模塊連接。所述PCI接口模塊包括PCI地址譯碼模塊和數(shù)據(jù)存取控制模塊，PCI地址譯碼模 塊和數(shù)據(jù)存取控制模塊均與存儲(chǔ)器連接，且均與PCI芯片連接。3[0008]所述存儲(chǔ)器為多端口存儲(chǔ)器。所述存儲(chǔ)器為雙口 RAM。所述處理器接口模塊包括處理器接口和數(shù)據(jù)存取控制模塊，所述數(shù)據(jù)存取控制模 塊和處理器接口連接，處理器接口與處理器連接；所述數(shù)據(jù)存取控制模塊分別與存儲(chǔ)器、媒 介存取控制層連接。所述媒介存取控制層包括管理模塊以及與管理模塊均分別連接的中央處理器接 口管理模塊、時(shí)鐘同步控制模塊、標(biāo)準(zhǔn)以太網(wǎng)媒介存取控制層模塊、數(shù)據(jù)接收模塊、數(shù)據(jù)發(fā) 送模塊、存儲(chǔ)器控制模塊和MII串口寄存器管理模塊，所述中央處理器接口管理模塊與處 理器接口模塊連接，所述時(shí)鐘同步控制模塊、標(biāo)準(zhǔn)以太網(wǎng)媒介存取控制層模塊、數(shù)據(jù)接收模 塊、數(shù)據(jù)發(fā)送模塊、MII串口寄存器管理模塊均分別與以太網(wǎng)外圍模塊連接，所述數(shù)據(jù)接收 模塊、數(shù)據(jù)發(fā)送模塊分別與存儲(chǔ)器控制模塊連接。其中，中央處理器接口管理模塊(即CPU接口管理模塊)主要是管理與CPU相關(guān)接 口的數(shù)據(jù)讀寫、地址譯碼；時(shí)鐘同步控制模塊是針對(duì)工業(yè)控制和實(shí)時(shí)以太網(wǎng)的需求而設(shè)計(jì) 的一個(gè)模塊，主要實(shí)現(xiàn)站點(diǎn)之間的時(shí)間同步，由管理模塊進(jìn)行控制管理；標(biāo)準(zhǔn)以太網(wǎng)媒介存 取控制層模塊對(duì)全面標(biāo)準(zhǔn)以太網(wǎng)的支持；數(shù)據(jù)接收模塊以太網(wǎng)數(shù)據(jù)解包和數(shù)據(jù)校驗(yàn)檢錯(cuò)； 數(shù)據(jù)發(fā)送模塊實(shí)現(xiàn)數(shù)據(jù)的打包和添加數(shù)據(jù)校驗(yàn)碼。數(shù)據(jù)接收模塊和數(shù)據(jù)發(fā)送模塊兩個(gè)的數(shù) 據(jù)都是存放在存儲(chǔ)器控制模塊中；存儲(chǔ)器控制模塊主要支持?jǐn)?shù)據(jù)并行乒乓操作和實(shí)現(xiàn)數(shù)據(jù) 流控制，由管理模塊進(jìn)行協(xié)調(diào)管理；MII串口寄存器管理模塊主要是對(duì)以太網(wǎng)外圍模塊中 的物理層芯片內(nèi)部寄存器的讀寫訪問控制，如對(duì)以太網(wǎng)外圍模塊中的物理層芯片工作模式 的控制和工作狀態(tài)的查詢，由管理模塊進(jìn)行控制管理；管理模塊則是管理協(xié)調(diào)其他模塊，包 括對(duì)數(shù)據(jù)錯(cuò)誤接收判斷處理、數(shù)據(jù)成功接收處理、時(shí)鐘同步控制、雙口 RAM管理控制、站點(diǎn) 控制等。所述存儲(chǔ)器控制模塊優(yōu)選為雙口 RAM控制模塊。所述處理器為數(shù)字信號(hào)處理器。所述高速現(xiàn)場(chǎng)總線為GSK-Link高速現(xiàn)場(chǎng)總線。本實(shí)用新型的工作原理以太網(wǎng)外圍模塊接收以太網(wǎng)發(fā)送過來的以太網(wǎng)數(shù)據(jù)，處 理器讀取以太網(wǎng)外圍模塊的以太網(wǎng)數(shù)據(jù)，并經(jīng)過處理器處理后再傳送至現(xiàn)場(chǎng)可編程門陣列 芯片中的存儲(chǔ)器進(jìn)行存儲(chǔ)；PCI芯片讀取存儲(chǔ)在現(xiàn)場(chǎng)可編程門陣列芯片中的存儲(chǔ)器中的經(jīng) 過處理的以太網(wǎng)數(shù)據(jù)，并將以太網(wǎng)數(shù)據(jù)傳輸給控制電腦，控制電腦對(duì)這些數(shù)據(jù)進(jìn)行分析處 理；控制電腦將分析得到的結(jié)果數(shù)據(jù)再經(jīng)過PCI芯片傳輸給現(xiàn)場(chǎng)可編程門陣列芯片中的存 儲(chǔ)器，存儲(chǔ)器通過處理器接口模塊傳輸給處理器，處理器對(duì)數(shù)據(jù)處理后，再由現(xiàn)場(chǎng)可編程門 陣列芯片中的媒介存取控制層把數(shù)據(jù)傳給以太網(wǎng)外圍模塊，并通過以太網(wǎng)傳輸給連接到高 速現(xiàn)場(chǎng)總線的從站數(shù)控設(shè)備，調(diào)節(jié)各從站的參數(shù)以達(dá)高精控制目的。與現(xiàn)有技術(shù)相比，本實(shí)用新型具有如下優(yōu)點(diǎn)和有益效果1、本實(shí)用新型可實(shí)現(xiàn)基于高速現(xiàn)場(chǎng)總線的各從站站點(diǎn)之間非周期短小數(shù)據(jù)報(bào)文 傳送，并能在讀取屬于該數(shù)據(jù)采集單元地址的數(shù)據(jù)的同時(shí)能上傳反饋數(shù)據(jù)。2、本實(shí)用新型在數(shù)據(jù)采集模式下，能讀取連接到基于高速現(xiàn)場(chǎng)總線以太網(wǎng)的任何 一個(gè)從站的反饋數(shù)據(jù)和控制數(shù)據(jù)。3、本實(shí)用新型可實(shí)現(xiàn)基于高速現(xiàn)場(chǎng)總線的從站站點(diǎn)直接到從站站點(diǎn)之間的數(shù)據(jù)訪問ο4、本實(shí)用新型可快速高效實(shí)現(xiàn)基于高速現(xiàn)場(chǎng)總線上可靠數(shù)據(jù)流的采集和交換。
圖1是本實(shí)用新型的總體結(jié)構(gòu)示意圖。圖2是圖1所示現(xiàn)場(chǎng)可編程門陣列芯片的結(jié)構(gòu)示意圖。圖3是圖1所示媒介存取控制層的結(jié)構(gòu)示意圖。圖4是圖1所示數(shù)據(jù)采集單元與以太網(wǎng)上數(shù)據(jù)流交換的示意圖。圖5是圖1所示數(shù)據(jù)采集單元在主站與各從站站點(diǎn)之間的數(shù)據(jù)交流示意圖。圖6是圖1所示數(shù)據(jù)采集單元的工作狀態(tài)流程示意圖。
具體實(shí)施方式
下面結(jié)合實(shí)施例及附圖對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的描述，但本實(shí)用新型的實(shí)施 方式不限于此。實(shí)施例如圖1所示，本基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元包括PCI芯片、現(xiàn)場(chǎng)可編程 門陣列芯片、處理器和以太網(wǎng)外圍模塊，所述PCI芯片外接控制電腦，且PCI芯片、現(xiàn)場(chǎng)可編 程門陣列芯片和處理器依次連接；所述現(xiàn)場(chǎng)可編程門陣列芯片與以太網(wǎng)外圍模塊連接，并 通過以太網(wǎng)外圍模塊與外部的從站數(shù)控設(shè)備連接。如圖2所示，所述現(xiàn)場(chǎng)可編程門陣列芯片包括依次連接的PCI接口模塊、存儲(chǔ)器、 處理器接口模塊和媒介存取控制層，所述PCI接口模塊與PCI芯片連接，所述處理器接口模 塊與處理器連接，所述媒介存取控制層與以太網(wǎng)外圍模塊連接。所述PCI接口模塊包括PCI地址譯碼模塊和數(shù)據(jù)存取控制模塊，PCI地址譯碼模 塊和數(shù)據(jù)存取控制模塊均與存儲(chǔ)器連接，且均與PCI芯片連接。所述存儲(chǔ)器為雙口 RAM。所述處理器接口模塊包括處理器接口和數(shù)據(jù)存取控制模塊，所述數(shù)據(jù)存取控制模 塊和處理器接口連接，處理器接口與處理器連接；所述數(shù)據(jù)存取控制模塊分別與存儲(chǔ)器、媒 介存取控制層連接。如圖3所示，所述媒介存取控制層包括管理模塊以及與管理模塊均分別連接的中 央處理器接口管理模塊、時(shí)鐘同步控制模塊、標(biāo)準(zhǔn)以太網(wǎng)媒介存取控制層模塊、數(shù)據(jù)接收模 塊、數(shù)據(jù)發(fā)送模塊、存儲(chǔ)器控制模塊和MII串口寄存器管理模塊，所述中央處理器接口管理 模塊與處理器接口模塊連接，所述時(shí)鐘同步控制模塊、標(biāo)準(zhǔn)以太網(wǎng)媒介存取控制層模塊、數(shù) 據(jù)接收模塊、數(shù)據(jù)發(fā)送模塊、MII串口寄存器管理模塊均分別與以太網(wǎng)外圍模塊連接，所述 數(shù)據(jù)接收模塊、數(shù)據(jù)發(fā)送模塊分別與存儲(chǔ)器控制模塊連接。其中，中央處理器接口管理模塊(即CPU接口管理模塊)主要是管理與CPU相關(guān)接 口的數(shù)據(jù)讀寫、地址譯碼；時(shí)鐘同步控制模塊是針對(duì)工業(yè)控制和實(shí)時(shí)以太網(wǎng)的需求而設(shè)計(jì) 的一個(gè)模塊，主要實(shí)現(xiàn)站點(diǎn)之間的時(shí)間同步，由管理模塊進(jìn)行控制管理；標(biāo)準(zhǔn)以太網(wǎng)媒介存 取控制層模塊對(duì)全面標(biāo)準(zhǔn)以太網(wǎng)的支持；數(shù)據(jù)接收模塊以太網(wǎng)數(shù)據(jù)解包和數(shù)據(jù)校驗(yàn)檢錯(cuò)； 數(shù)據(jù)發(fā)送模塊實(shí)現(xiàn)數(shù)據(jù)的打包和添加數(shù)據(jù)校驗(yàn)碼。數(shù)據(jù)接收模塊和數(shù)據(jù)發(fā)送模塊兩個(gè)的數(shù)據(jù)都是存放在存儲(chǔ)器控制模塊中；存儲(chǔ)器控制模塊主要支持?jǐn)?shù)據(jù)并行乒乓操作和實(shí)現(xiàn)數(shù)據(jù) 流控制，由管理模塊進(jìn)行協(xié)調(diào)管理；MII串口寄存器管理模塊主要是對(duì)以太網(wǎng)外圍模塊中 的物理層芯片內(nèi)部寄存器的讀寫訪問控制，如對(duì)以太網(wǎng)外圍模塊中的物理層芯片工作模式 的控制和工作狀態(tài)的查詢，由管理模塊進(jìn)行控制管理；管理模塊則是管理協(xié)調(diào)其他模塊，包 括對(duì)數(shù)據(jù)錯(cuò)誤接收判斷處理、數(shù)據(jù)成功接收處理、時(shí)鐘同步控制、雙口 RAM管理控制、站點(diǎn) 控制等。所述存儲(chǔ)器控制模塊為雙口 RAM控制模塊。所述處理器為數(shù)字信號(hào)處理器。所述高速現(xiàn)場(chǎng)總線為GSK-Link高速現(xiàn)場(chǎng)總線。本實(shí)施例的工作原理以太網(wǎng)外圍模塊接收以太網(wǎng)發(fā)送過來的以太網(wǎng)數(shù)據(jù)，處理 器讀取以太網(wǎng)外圍模塊的以太網(wǎng)數(shù)據(jù)，并經(jīng)過處理器處理后再傳送至現(xiàn)場(chǎng)可編程門陣列芯 片中的存儲(chǔ)器進(jìn)行存儲(chǔ)；PCI芯片讀取存儲(chǔ)在現(xiàn)場(chǎng)可編程門陣列芯片中的存儲(chǔ)器中的經(jīng)過 處理的以太網(wǎng)數(shù)據(jù)，并將以太網(wǎng)數(shù)據(jù)傳輸給控制電腦，控制電腦對(duì)這些數(shù)據(jù)進(jìn)行分析處理； 控制電腦將分析得到的結(jié)果數(shù)據(jù)再經(jīng)過PCI芯片傳輸給現(xiàn)場(chǎng)可編程門陣列芯片中的存儲(chǔ) 器，存儲(chǔ)器通過處理器接口模塊傳輸給處理器，處理器對(duì)數(shù)據(jù)處理后，再由現(xiàn)場(chǎng)可編程門陣 列芯片中的媒介存取控制層把數(shù)據(jù)傳給以太網(wǎng)外圍模塊，并通過以太網(wǎng)傳輸給連接到高速 現(xiàn)場(chǎng)總線的從站數(shù)控設(shè)備，調(diào)節(jié)各從站的參數(shù)以達(dá)高精控制目的。在高速現(xiàn)場(chǎng)總線上面的數(shù)據(jù)流包含很多個(gè)站點(diǎn)的數(shù)據(jù)，可以簡(jiǎn)稱為火車數(shù)據(jù)隊(duì) 列。在制造業(yè)等領(lǐng)域中，工業(yè)現(xiàn)場(chǎng)的智能化儀器儀表、控制器、執(zhí)行機(jī)構(gòu)等各現(xiàn)場(chǎng)設(shè)備之間 數(shù)據(jù)通信及信息傳遞，一般是由采用一個(gè)設(shè)備作為主站向多個(gè)從站(即主站以外的其他各 設(shè)備)發(fā)送控制命令數(shù)據(jù)。如圖4所示，從站站點(diǎn)2中設(shè)有本實(shí)施例的PCI數(shù)據(jù)采集單元， 則本PCI數(shù)據(jù)采集單元就可以根據(jù)以太網(wǎng)的包頭的地址，在單地址數(shù)據(jù)傳輸或者廣播數(shù)據(jù) 傳輸?shù)臅r(shí)候讀取到以太網(wǎng)上火車數(shù)據(jù)隊(duì)列的上屬于這一個(gè)從站站點(diǎn)的數(shù)據(jù)。由于現(xiàn)場(chǎng)可編 程門陣列芯片的并行工作處理能力比較強(qiáng)，通過高速現(xiàn)場(chǎng)總線上下載屬于該站點(diǎn)的數(shù)據(jù)同 時(shí)可以上傳反饋數(shù)據(jù)到以太網(wǎng)的火車數(shù)據(jù)隊(duì)列上面去，就像火車的貨物搬運(yùn)，在卸貨的同 時(shí)可以裝載貨物，快速處理數(shù)據(jù)流數(shù)據(jù)的上傳和下載以達(dá)高速處理數(shù)據(jù)的效果。如圖5所示，以連接的站點(diǎn)數(shù)量為四個(gè)為例，在基于高速現(xiàn)場(chǎng)總的環(huán)形連接通信 模式下，在從站站點(diǎn)2中設(shè)置有本實(shí)施例的基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，從站站 點(diǎn)1和從站站點(diǎn)2均為電機(jī)伺服。在正常的通信情況下的一個(gè)周期里，主站分別在環(huán)形的兩 個(gè)通道同時(shí)發(fā)送控制命令數(shù)據(jù)，如控制數(shù)據(jù)7、控制數(shù)據(jù)8、控制數(shù)據(jù)9，從站站點(diǎn)1的反饋數(shù) 據(jù)為反饋數(shù)據(jù)4，從站站點(diǎn)1的反饋數(shù)據(jù)為反饋數(shù)據(jù)5，從站站點(diǎn)3的反饋數(shù)據(jù)為反饋數(shù)據(jù) 6。由于基于高速現(xiàn)場(chǎng)總線的以太網(wǎng)的并行上傳下載能力，在逆時(shí)針方向的通道上，總線數(shù) 據(jù)流在經(jīng)過從站站點(diǎn)1后，從站站點(diǎn)1讀取了屬于該地址的數(shù)據(jù)，同時(shí)上傳其反饋數(shù)據(jù)，于 是經(jīng)過從站站點(diǎn)1的火車數(shù)據(jù)隊(duì)列上的數(shù)據(jù)變成反饋數(shù)據(jù)4、控制數(shù)據(jù)8、控制數(shù)據(jù)9。那么 在經(jīng)過從站站點(diǎn)2時(shí)，也就是經(jīng)過基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元時(shí)，在本PCI數(shù)據(jù) 采集單元設(shè)置為采集模式的情況下，本PCI數(shù)據(jù)采集單元除了提取主站發(fā)給它的數(shù)據(jù)(地 址為從站站點(diǎn)2~)外，還可以讀取到從站站點(diǎn)1的反饋數(shù)據(jù)4和讀取主站發(fā)送到從站站點(diǎn)3 的控制數(shù)據(jù)9，同時(shí)把自己的反饋數(shù)據(jù)5上傳。也就是說基于高速現(xiàn)場(chǎng)總線的以太網(wǎng)上的數(shù) 據(jù)流在逆時(shí)針的通道上經(jīng)過從站站點(diǎn)2的時(shí)候，本PCI數(shù)據(jù)采集單元可以讀取到從站站點(diǎn)61的反饋數(shù)據(jù)4和從站站點(diǎn)3的控制數(shù)據(jù)9。同理，在順時(shí)針方向的數(shù)據(jù)通道上，基于高速現(xiàn)場(chǎng)總線的以太網(wǎng)上的數(shù)據(jù)流經(jīng)過 從站站點(diǎn)2的時(shí)候，本PCI數(shù)據(jù)采集單元可以讀取到從站站點(diǎn)3的反饋數(shù)據(jù)6和從站站點(diǎn)1 的控制數(shù)據(jù)7。那么基于高速現(xiàn)場(chǎng)總線的以太網(wǎng)上連接的數(shù)量為四個(gè)的時(shí)候，本PCI數(shù)據(jù)采 集單元可以在一個(gè)通信周期里面讀取到連接到該網(wǎng)絡(luò)的所有其他兩個(gè)從站的反饋數(shù)據(jù)4、 反饋數(shù)據(jù)4和控制數(shù)據(jù)7、控制數(shù)據(jù)8。依次可得，在基于高速現(xiàn)場(chǎng)總線的以太網(wǎng)上最多可以連接255個(gè)從站節(jié)點(diǎn)，在本 PCI數(shù)據(jù)采集單元設(shè)置為采集模式下，一個(gè)周期內(nèi)可以采集卡可以采集到最多的所有2M 個(gè)從站的反饋數(shù)據(jù)和控制數(shù)據(jù)。本PCI數(shù)據(jù)采集單元把讀取到的從站反饋數(shù)據(jù)和控制數(shù)據(jù)通過處理器、PCI芯片 送往控制電腦，控制電腦根據(jù)控制數(shù)據(jù)和反饋數(shù)據(jù)可以分析出實(shí)際上的運(yùn)動(dòng)控制效果，再 根據(jù)結(jié)果分析和需求對(duì)各伺服從站進(jìn)行參數(shù)調(diào)節(jié)，以達(dá)到高精控制目的。從站站點(diǎn)的反饋數(shù)據(jù)是由主站決定的，本PCI數(shù)據(jù)采集單元可以通過反饋數(shù)據(jù)通 知主站，告訴主站需要什么樣的反饋數(shù)據(jù)，例如位置、速度、溫度、力矩等等。如圖6所示，本PCI數(shù)據(jù)采集單元的工作狀態(tài)流程若本PCI數(shù)據(jù)采集單元要進(jìn)行 數(shù)據(jù)采集，首先通過控制電腦將其設(shè)置為采集模式，并通過反饋數(shù)據(jù)通知主站需要的反饋 數(shù)據(jù)類型，主站通過控制設(shè)置從站站點(diǎn)的反饋數(shù)據(jù)。在采集模式下，本PCI數(shù)據(jù)采集單元可 以在一個(gè)周期內(nèi)接收所有從站站點(diǎn)的反饋數(shù)據(jù)并上傳本站點(diǎn)的反饋數(shù)據(jù)，從站周期反饋數(shù) 據(jù)采集完成之后進(jìn)入空閑狀態(tài)。若要更改采集數(shù)據(jù)的類型，則需重新通過反饋數(shù)據(jù)通知主 站需要更改各從站的反饋數(shù)據(jù)類型；若下個(gè)周期還有數(shù)據(jù)采集請(qǐng)求，則繼續(xù)接收所有從站 的反饋數(shù)據(jù)；若有結(jié)束采集模式的話則退出采集模式。在基于高速現(xiàn)場(chǎng)總線的數(shù)據(jù)流(即基于GSK-Link高速現(xiàn)場(chǎng)總線的數(shù)據(jù)流)，可實(shí) 現(xiàn)從站站點(diǎn)與從站站點(diǎn)之間的相互通信，且各數(shù)據(jù)流經(jīng)過本PCI數(shù)據(jù)采集單元采集到控制 電腦中，并通過控制電腦的分析系統(tǒng)進(jìn)行分析從而得到的結(jié)果，得到的結(jié)果可以通過本PCI 數(shù)據(jù)采集單元直接采集并傳送到需要修改調(diào)整運(yùn)動(dòng)參數(shù)的任何從站站點(diǎn)，而不需要主站來 干預(yù)，減輕主站的數(shù)據(jù)處理負(fù)擔(dān)，以求總體設(shè)備性能的平衡和優(yōu)化提升。上述實(shí)施例為本實(shí)用新型較佳的實(shí)施方式，但本實(shí)用新型的實(shí)施方式并不受上述 實(shí)施例的限制，其他的任何未背離本實(shí)用新型的精神實(shí)質(zhì)與原理下所作的改變、修飾、替 代、組合、簡(jiǎn)化，均應(yīng)為等效的置換方式，都包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，其特征在于包括PCI芯片、現(xiàn)場(chǎng)可編程門 陣列芯片、處理器和以太網(wǎng)外圍模塊，所述PCI芯片外接控制電腦，且PCI芯片、現(xiàn)場(chǎng)可編程 門陣列芯片和處理器依次連接；所述現(xiàn)場(chǎng)可編程門陣列芯片與以太網(wǎng)外圍模塊連接，并通 過以太網(wǎng)外圍模塊與外部的從站數(shù)控設(shè)備連接。
2.根據(jù)權(quán)利要求1所述的基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，其特征在于所述 現(xiàn)場(chǎng)可編程門陣列芯片包括依次連接的PCI接口模塊、存儲(chǔ)器、處理器接口模塊和媒介存 取控制層，所述PCI接口模塊與PCI芯片連接，所述處理器接口模塊與處理器連接，所述媒 介存取控制層與以太網(wǎng)外圍模塊連接。
3.根據(jù)權(quán)利要求2所述的基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，其特征在于所述 PCI接口模塊包括PCI地址譯碼模塊和數(shù)據(jù)存取控制模塊，PCI地址譯碼模塊和數(shù)據(jù)存取控 制模塊均與存儲(chǔ)器連接，且均與PCI芯片連接。
4.根據(jù)權(quán)利要求2所述的基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，其特征在于所述 存儲(chǔ)器為多端口存儲(chǔ)器。
5.根據(jù)權(quán)利要求4所述的基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，其特征在于所述 存儲(chǔ)器為雙口 RAM。
6.根據(jù)權(quán)利要求2所述的基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，其特征在于所述 處理器接口模塊包括處理器接口和數(shù)據(jù)存取控制模塊，所述數(shù)據(jù)存取控制模塊和處理器接 口連接，處理器接口與處理器連接；所述數(shù)據(jù)存取控制模塊分別與存儲(chǔ)器、媒介存取控制層 連接。
7.根據(jù)權(quán)利要求2所述的基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，其特征在于所述 媒介存取控制層包括管理模塊以及與管理模塊均分別連接的中央處理器接口管理模塊、時(shí) 鐘同步控制模塊、標(biāo)準(zhǔn)以太網(wǎng)媒介存取控制層模塊、數(shù)據(jù)接收模塊、數(shù)據(jù)發(fā)送模塊、存儲(chǔ)器 控制模塊和MII串口寄存器管理模塊，所述中央處理器接口管理模塊與處理器接口模塊連 接，所述時(shí)鐘同步控制模塊、標(biāo)準(zhǔn)以太網(wǎng)媒介存取控制層模塊、數(shù)據(jù)接收模塊、數(shù)據(jù)發(fā)送模 塊、MII串口寄存器管理模塊均分別與以太網(wǎng)外圍模塊連接，所述數(shù)據(jù)接收模塊、數(shù)據(jù)發(fā)送 模塊分別與存儲(chǔ)器控制模塊連接。
8.根據(jù)權(quán)利要求7所述的基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，其特征在于所述 存儲(chǔ)器控制模塊為雙口 RAM控制模塊。
9.根據(jù)權(quán)利要求2所述的基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，其特征在于所述 處理器為數(shù)字信號(hào)處理器。
專利摘要本實(shí)用新型提供了一種基于高速現(xiàn)場(chǎng)總線的PCI數(shù)據(jù)采集單元，包括PCI芯片、現(xiàn)場(chǎng)可編程門陣列芯片、處理器和以太網(wǎng)外圍模塊，所述PCI芯片外接控制電腦，且PCI芯片、現(xiàn)場(chǎng)可編程門陣列芯片和處理器依次連接；所述現(xiàn)場(chǎng)可編程門陣列芯片與以太網(wǎng)外圍模塊連接，并通過以太網(wǎng)外圍模塊與外部的從站數(shù)控設(shè)備連接，所述高速現(xiàn)場(chǎng)總線為GSK-Link高速現(xiàn)場(chǎng)總線。本實(shí)用新型可快速高效實(shí)現(xiàn)基于高速現(xiàn)場(chǎng)總線的以太網(wǎng)上可靠數(shù)據(jù)流的采集和交換。
文檔編號(hào)H04L12/28GK201828913SQ20102056989
公開日2011年5月11日 申請(qǐng)日期2010年10月21日 優(yōu)先權(quán)日2010年10月21日
發(fā)明者何英武, 張建軍, 莫元?jiǎng)? 黃水永 申請(qǐng)人:廣州數(shù)控設(shè)備有限公司