專利名稱：時(shí)鐘同步裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)字化電站的基礎(chǔ)裝置，尤其涉及一種數(shù)字化電站時(shí)鐘同步裝置。
背景技術(shù)：
高精度對(duì)時(shí)對(duì)現(xiàn)代變電站自動(dòng)化運(yùn)行越來越重要，是記錄報(bào)警及事件的發(fā)生時(shí) 間，并確定事件發(fā)生的先后次序，從而分析故障原因的基礎(chǔ)。目前變電站主要利用^IG-B 串行編碼時(shí)間格式對(duì)時(shí)，數(shù)字化變電站則推廣利用IEEE 1588PTP規(guī)定的工業(yè)以太網(wǎng)標(biāo)準(zhǔn) 進(jìn)行分布式網(wǎng)絡(luò)各節(jié)點(diǎn)的對(duì)時(shí)。對(duì)時(shí)誤差主要原因是由振蕩器頻率誤差引起，分布式網(wǎng)絡(luò)普通節(jié)點(diǎn)的時(shí)鐘振蕩器 一般是石英晶體振蕩器，會(huì)受到溫度、機(jī)械、老化等因素的影響。本地時(shí)鐘的振蕩頻率如果 有偏離，會(huì)造成時(shí)間的偏離，而且時(shí)間的偏離是累計(jì)的，會(huì)越來越大。雖然通過主時(shí)鐘可以 校正本地時(shí)鐘，但采用傳統(tǒng)方法校正本身就破壞了本地時(shí)鐘的連續(xù)性，使得需要定時(shí)處理 的任務(wù)不穩(wěn)定，導(dǎo)致不可忽略的抖動(dòng)。從而使依賴精確計(jì)時(shí)的應(yīng)用程序出錯(cuò)。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是克服了上述現(xiàn)有技術(shù)中的缺點(diǎn)，提供一種數(shù)字化電站時(shí)鐘同 步裝置，其可以使本地時(shí)鐘的頻率與主時(shí)鐘同步，提高變電站自動(dòng)化系統(tǒng)數(shù)據(jù)采集、微機(jī)保 護(hù)控制的實(shí)時(shí)性和歷史記錄的準(zhǔn)確性。為了實(shí)現(xiàn)上述的目的，本實(shí)用新型包括時(shí)間報(bào)文接收裝置，所述的時(shí)間報(bào)文接收 裝置連接處理器，處理器分別連接壓控晶體振蕩管的時(shí)鐘輸出端和數(shù)模轉(zhuǎn)換器輸入端，數(shù) 模轉(zhuǎn)換器的輸出端連接壓控晶體振蕩管的控制輸入端。所述的壓控晶體振蕩管的調(diào)諧范圍為士 IOOppm至士200ppm。所述的時(shí)間報(bào)文接收裝置為^IG-B解碼電路。所述的時(shí)間報(bào)文接收裝置為實(shí)時(shí)工業(yè)以太網(wǎng)接口電路。所述的時(shí)間報(bào)文接收裝置分別包括JRIG-B解碼電路和實(shí)時(shí)工業(yè)以太網(wǎng)接口電路。所述的^IG-B解碼電路由以下三部分組成標(biāo)準(zhǔn)時(shí)間信號(hào)源，標(biāo)準(zhǔn)頻率產(chǎn)生模 塊，以及處理器。所述的實(shí)時(shí)工業(yè)以太網(wǎng)接口電路為DP83640以太網(wǎng)收發(fā)器。本實(shí)用新型采用頻率可調(diào)的壓控晶體振蕩器，通過頻率的校正使本地時(shí)鐘的頻率 與主時(shí)鐘同步，提高變電站自動(dòng)化系統(tǒng)數(shù)據(jù)采集、微機(jī)保護(hù)控制的實(shí)時(shí)性和歷史記錄的準(zhǔn) 確性。當(dāng)主時(shí)鐘出現(xiàn)故障或性能下降時(shí)，本地時(shí)鐘自動(dòng)處在守時(shí)狀態(tài)。在一定時(shí)間內(nèi)依然 可以滿足時(shí)間同步精度，同時(shí)向處理器發(fā)出主時(shí)鐘校時(shí)故障報(bào)警信號(hào)。
圖1為本實(shí)用新型的一種實(shí)施方式的電路框圖。圖2為本實(shí)用新型^IG-B解碼電路框圖。圖3為本實(shí)用新型實(shí)時(shí)工業(yè)以太網(wǎng)接口電路框圖。
具體實(shí)施方式
為了能夠更清楚地理解本實(shí)用新型的技術(shù)內(nèi)容，特舉以下實(shí)施例詳細(xì)說明。如圖1、圖2以及圖3所示，本實(shí)用新型的一種實(shí)施方式包括時(shí)間報(bào)文接收裝置， 所述的時(shí)間報(bào)文接收裝置連接處理器，處理器分別連接壓控晶體振蕩管的時(shí)鐘輸出端和數(shù) 模轉(zhuǎn)換器輸入端，數(shù)模轉(zhuǎn)換器的輸出端連接壓控晶體振蕩管的控制輸入端。所述的時(shí)間報(bào) 文接收裝置分別包括JRIG-B解碼電路和實(shí)時(shí)工業(yè)以太網(wǎng)接口電路。壓控晶體振蕩管的調(diào) 諧范圍為士 IOOppm至士 200ppm。^IG-B解碼電路由以下三部分組成標(biāo)準(zhǔn)時(shí)間信號(hào)源，標(biāo)準(zhǔn)頻率產(chǎn)生模塊，以及 處理器。標(biāo)準(zhǔn)信號(hào)源由標(biāo)準(zhǔn)時(shí)間同步時(shí)鐘組成，主要傳輸標(biāo)準(zhǔn)時(shí)間的串行數(shù)據(jù)和標(biāo)準(zhǔn)IPPS 秒脈沖信號(hào)；標(biāo)準(zhǔn)頻率是B碼產(chǎn)生的關(guān)鍵，必須保證脈沖的前沿在Ius誤差之內(nèi)；處理器完 成標(biāo)準(zhǔn)時(shí)間的解碼和運(yùn)算，控制信號(hào)的輸入處理等。處理器的INTO秒中斷完成時(shí)、分、秒、 天的整合，并進(jìn)行BCD轉(zhuǎn)換，INTl的毫秒中斷完成毫秒的計(jì)數(shù)，確定B碼輸出脈沖的寬度。實(shí)時(shí)工業(yè)以太網(wǎng)接口電路采用美國(guó)國(guó)家半導(dǎo)體公司的集成IEEE 1588準(zhǔn)確時(shí)間 協(xié)議(PTP)硬件支持功能的DP83640以太網(wǎng)收發(fā)器，可確保分布式網(wǎng)絡(luò)上各節(jié)點(diǎn)能按照主 機(jī)時(shí)鐘的時(shí)間同步定時(shí)，并確保各節(jié)點(diǎn)之間的時(shí)間偏差不會(huì)超過8ns (—條鏈路)，硬件設(shè) 計(jì)簡(jiǎn)單，可方便移植到各個(gè)處理器電路中。處理器采用NXP半導(dǎo)體公司的LPC2478，其針對(duì)高級(jí)通訊、高質(zhì)量圖像顯示等應(yīng)用 場(chǎng)合，以ARM7TDMI-S為內(nèi)核的微控制器。LPC2478微控制器具有512kB片內(nèi)高速Flash存 儲(chǔ)器，該Flash存儲(chǔ)器具有特殊的1 位寬度的存儲(chǔ)器接口和加速器架構(gòu)，可使處理器以高 達(dá)72MHz的系統(tǒng)時(shí)鐘速度來按順序執(zhí)行Flash存儲(chǔ)器的指令。LPC2478微控制器包括1個(gè) IXD控制器、1個(gè)10/100的以太網(wǎng)媒體訪問控制器(MAC)、1個(gè)帶4kB終端RAM的USB全速 Device/Host/OTG 控制器、4 個(gè) UART0數(shù)模轉(zhuǎn)換器采用DAC8571，其具有一種16位單通道，具備超低干擾(0. 15nVs)、超 低功耗(2. 7V下為1. 5mff)以及溫度漂移為2ppm/C與初始精度為+/-0. 004%的內(nèi)部參考。壓控晶體振蕩管采用DS4077，其為基站、電信/數(shù)據(jù)通信以及無線應(yīng)用中的基準(zhǔn) 時(shí)鐘發(fā)生器而設(shè)計(jì)的集成壓控晶體振蕩器(VCXO)模塊。DS4077采用基頻石英晶體和獨(dú)特 的集成電路，專為那些需要低相位噪聲和低抖動(dòng)的應(yīng)用而設(shè)計(jì)的。在12kHz至80MHz范圍 內(nèi)，具有低于0. SpsRMS的抖動(dòng)性能。在IkHz頻率下，本實(shí)用新型的相位噪聲小于_125dBc/ Hz，可牽引范圍大于士 lOOppm，線性度士5%，工作于3. 3V、士5V電源。本實(shí)用新型在使用時(shí)，通過時(shí)間報(bào)文接收裝置獲得主機(jī)的時(shí)鐘頻率，通過處理器 與本地時(shí)鐘頻率的對(duì)比，來控制壓控晶體振蕩管的時(shí)鐘進(jìn)行調(diào)整，使本地時(shí)鐘頻率與主機(jī) 時(shí)鐘頻率同步。
權(quán)利要求1.一種時(shí)鐘同步裝置，包括時(shí)間報(bào)文接收裝置，其特征在于所述的時(shí)間報(bào)文接收裝 置連接處理器，處理器分別連接壓控晶體振蕩管的時(shí)鐘輸出端和數(shù)模轉(zhuǎn)換器輸入端，數(shù)模 轉(zhuǎn)換器的輸出端連接壓控晶體振蕩管的控制輸入端。
2.根據(jù)權(quán)利要求1所述的時(shí)鐘同步裝置，其特征在于所述的壓控晶體振蕩管的調(diào)諧 范圍為 士 IOOppm 至 士 200ppm。
3.根據(jù)權(quán)利要求1所述的時(shí)鐘同步裝置，其特征在于所述的時(shí)間報(bào)文接收裝置為 IRIG-B解碼電路。
4.根據(jù)權(quán)利要求1所述的時(shí)鐘同步裝置，其特征在于所述的時(shí)間報(bào)文接收裝置為實(shí) 時(shí)工業(yè)以太網(wǎng)接口電路。
5.根據(jù)權(quán)利要求1所述的時(shí)鐘同步裝置，其特征在于所述的時(shí)間報(bào)文接收裝置分別 包括JRIG-B解碼電路和實(shí)時(shí)工業(yè)以太網(wǎng)接口電路。
6.根據(jù)權(quán)利要求3或5所述的時(shí)鐘同步裝置，其特征在于所述的^IG-B解碼電路由 以下三部分組成標(biāo)準(zhǔn)時(shí)間信號(hào)源，標(biāo)準(zhǔn)頻率產(chǎn)生模塊，以及處理器。
7.根據(jù)權(quán)利要求4或5所述的時(shí)鐘同步裝置，其特征在于所述的實(shí)時(shí)工業(yè)以太網(wǎng)接 口電路為DP83640以太網(wǎng)收發(fā)器。
專利摘要本實(shí)用新型涉及數(shù)字化電站的基礎(chǔ)裝置，尤其涉及一種數(shù)字化電站時(shí)鐘同步裝置，其包括時(shí)間報(bào)文接收裝置，所述的時(shí)間報(bào)文接收裝置連接處理器，處理器分別連接壓控晶體振蕩管的時(shí)鐘輸出端和數(shù)模轉(zhuǎn)換器輸入端，數(shù)模轉(zhuǎn)換器的輸出端連接壓控晶體振蕩管的控制輸入端。其可以使本地時(shí)鐘的頻率與主時(shí)鐘同步，提高變電站自動(dòng)化系統(tǒng)數(shù)據(jù)采集、微機(jī)保護(hù)控制的實(shí)時(shí)性和歷史記錄的準(zhǔn)確性。
文檔編號(hào)H04J3/06GK201887777SQ20102063249
公開日2011年6月29日 申請(qǐng)日期2010年11月30日 優(yōu)先權(quán)日2010年11月30日
發(fā)明者曹全喜, 李鍇, 焦磊, 胡前南, 蘇建設(shè) 申請(qǐng)人:鄭州平高自動(dòng)化有限公司