專(zhuān)利名稱(chēng)：工業(yè)以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種工業(yè)以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器，主要用在對(duì)來(lái)自上層網(wǎng)絡(luò) 系統(tǒng)報(bào)文的過(guò)濾和管理。
背景技術(shù)：
目前在工業(yè)以太網(wǎng)控制系統(tǒng)中，通常沒(méi)有用于數(shù)據(jù)管理隔離功能的模塊，系統(tǒng)底 層設(shè)備節(jié)點(diǎn)都會(huì)時(shí)刻接收來(lái)自系統(tǒng)控制層的所有以太網(wǎng)報(bào)文，包括廣播、組播以及單播的 報(bào)文，但是在系統(tǒng)實(shí)際運(yùn)轉(zhuǎn)中，來(lái)自控制層的很多報(bào)文對(duì)于下層節(jié)點(diǎn)是沒(méi)有意義的，但設(shè)備 節(jié)點(diǎn)也接收到了這樣的報(bào)文去判斷處理，對(duì)于沒(méi)有用的報(bào)文則直接丟棄，這樣就大大提高 了設(shè)備層節(jié)點(diǎn)的工作量，降低CPU效率，對(duì)于設(shè)備層工作的實(shí)時(shí)性都有較大的影響。為了提高整個(gè)工業(yè)以太網(wǎng)控制系統(tǒng)性能，實(shí)現(xiàn)現(xiàn)場(chǎng)實(shí)時(shí)、安全可靠的控制功能成 為當(dāng)前工業(yè)以太網(wǎng)系統(tǒng)的主要研究方向之一。
發(fā)明內(nèi)容鑒于上述問(wèn)題的提出，本實(shí)用新型的目的是解決現(xiàn)有的技術(shù)不足，提供一種工業(yè) 以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器。本實(shí)用新型為實(shí)現(xiàn)上述目的，所采取的技術(shù)方案是一種工業(yè)以太網(wǎng)數(shù)據(jù)報(bào)文管 理隔離器，其特征在于包括分別與18. 43MHZ、PLL電路、3. 3V電源相連接的ARM芯片、與 25MHZ晶振電路連接的網(wǎng)絡(luò)芯片、網(wǎng)絡(luò)接口，所述網(wǎng)絡(luò)芯片分別與ARM芯片、網(wǎng)絡(luò)接口連接。 所述ARM芯片的電路連接為ARM芯片121腳接電阻R7、電容Cll的一端，電阻R7的另一端 通過(guò)電容C2與電容Cll連接并接地；ARM芯片的127腳接晶振時(shí)鐘Yl的1腳及電容C2的 一端，晶振時(shí)鐘Yl的2腳接ARM芯片的1 腳及電容Cl的一端，電容C2、電容Cl的另一端 相接并接ARM芯片的123腳及地；ARM芯片的33腳、34腳、35腳、36腳、37腳、38腳相接并 接電容C9、電容ClO的一端及正3. 3V，電容C9、電容ClO的另一端接地；ARM芯片的74腳、2 腳、28腳、62腳、84腳、100腳、IM腳相接并接電容C101、電容C102 —端及正3. 3V電源，電 容C101、電容C102另一端接地；ARM芯片的39腳、75腳、85腳、119腳相接并接電容C104、 電容C103的一端及正3. 3V電源，電容C104、電容C103的另一端接地；ARM芯片的15腳、32 腳、35腳相接并接電容C106、電容C105的一端及正3. 3V電源，電容C106、電容C105的另一 端接地；ARM芯片的1腳、14腳、40腳、56腳、68腳、76腳、86腳、120腳、122腳接地，ARM芯 片的69腳、83腳接正3. 3V電源；ARM芯片的1 腳接電容C7、插件KEY1、電阻R27的一端， 電容C7的另一端接插件KEYl的另一端及地，電阻R27的另一端接正3. 3V電源；JTAG電 路1腳、2腳接正3. 3V電源，5腳、7腳、9腳、13腳分別接電阻R5、電阻R4、電阻R3、電阻R2 的一端，電阻R5、電阻R4、電阻R3、電阻R2的另一端相接并接正3. 3V電源，JTAG的4腳、6 腳、8腳、10腳、12腳、14腳、16腳、18腳、20腳接地，3腳接ARM芯片79腳，5腳接AEM芯片 的116腳，7腳接ARM芯片82腳，9腳接ARM芯片81腳，13腳接ARM芯片的117腳，15腳通 過(guò)電阻R6接ARM芯片的79腳。[0006]所述網(wǎng)絡(luò)芯片的電路連接為網(wǎng)絡(luò)芯片1腳通過(guò)電容C7接網(wǎng)絡(luò)芯片的2腳、11腳、 電阻R9的一端及地，電阻R9的另一端接網(wǎng)絡(luò)芯片的14腳，網(wǎng)絡(luò)芯片的23腳、M腳與晶振 時(shí)鐘W并聯(lián)分別接電容C50、電容C51的一端，電容C50、電容C51的另一端接地；網(wǎng)絡(luò)芯片 的15腳、19腳、20腳、25腳、28腳接正3. 3V電源，18腳、21腳、22腳接地。所述網(wǎng)絡(luò)連接口的電路連接為接口 RJ2的1腳接電阻R28的一端，2腳接電阻 R29的一端，電阻R28、電阻R29的另一端通過(guò)電容C48接地，接口 RJ2的3腳接電阻R30的 一端，6腳接電阻R31的一端，電阻R30，電阻R31的另一端通過(guò)電容C49接地，接口 RJ2的4 腳、5腳相接并通過(guò)電容C78接地，接口 RJ2的13腳、14腳接地，電阻R33、電阻R32的一端 接正3. 3V電源，電阻R32的另一端與接口 RJ2的12腳相接，電阻R33的另一端與接口 RJ2 的10腳相接。本實(shí)用新型的特點(diǎn)是具有以太網(wǎng)數(shù)據(jù)報(bào)文管理與隔離功能、且體積小巧易于安 裝的新型以太網(wǎng)控制器，并通過(guò)配備一些不同的過(guò)濾器，能自動(dòng)拒絕不需要的數(shù)據(jù)包，使目 前以太網(wǎng)系統(tǒng)中節(jié)點(diǎn)的安全性、實(shí)時(shí)性、工作效率上都有較大提升。

圖1為本實(shí)用新型的電路結(jié)構(gòu)框圖。圖2為本實(shí)用新型的ARM控制器芯片及其外圍電路。圖3為本實(shí)用新型的網(wǎng)絡(luò)芯片及其外圍電路。圖4為本實(shí)用新型的網(wǎng)絡(luò)接口及其外圍電路。圖5為本實(shí)用新型的軟件流程圖。
具體實(shí)施方式
如圖1、2、3所示，工業(yè)以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器，包括分別與18. 43MHZ、PLL電 路、3. 3V電源相連接的ARM芯片、與25MHZ晶振電路連接的網(wǎng)絡(luò)芯片、網(wǎng)絡(luò)接口，網(wǎng)絡(luò)芯片分 別與ARM芯片、網(wǎng)絡(luò)接口連接。以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器核心電路部分主要由ATMEL公司一款超低功耗的ARM 芯片AT91SAM7L128、Microchip公司的網(wǎng)絡(luò)芯片EN(^8J60、RJ45采用HR911105A，其內(nèi)置網(wǎng)
絡(luò)隔離變壓器。其外圍器件PLL (18. 432MHz晶體等)、LED指示燈、25MHz晶體。電源部分由WRBM05提供5V的直流電壓、SPX1117M3-1.8提供1.8V的直流電壓、 SPX1117M3-3. 3提供3. 3V的直流電壓。AT91SAM7LU8針對(duì)工作和待機(jī)模式采用了創(chuàng)新的降低功耗技術(shù)。在工作模式下， 能通過(guò)可編程的方式設(shè)置工作電壓和工作頻率、外設(shè)時(shí)鐘活動(dòng)，并采用DMA來(lái)替代CPU完成 數(shù)據(jù)傳輸，從而優(yōu)化功耗。AT91SAM7LU8采用單電壓模式工作，在工作模式下，從閃存中執(zhí) 行代碼時(shí)，典型的電流消耗為0.5mA/MHz。在關(guān)電模式下，AT91SAM7L128的典型電流消耗 僅 IOOnA0EN(^8J60是Microchip Technology(美國(guó)微芯科技公司)近期推出的28引腳獨(dú)立 以太網(wǎng)控制器，目前市場(chǎng)上的大部分以太網(wǎng)控制器的封裝均超過(guò)48引腳，這樣可以大大簡(jiǎn) 化相關(guān)的設(shè)計(jì)，并減小占板空間。它采用業(yè)界標(biāo)準(zhǔn)的SPI串行接口，具有10 Mbps SPI接口，符合IEEE802. 3協(xié)議，內(nèi)置了 10 Mbps以太網(wǎng)物理層器件(PHY)及介質(zhì)訪問(wèn)控制器(MAC)，可 按以太網(wǎng)協(xié)議可靠地收發(fā)信息包數(shù)據(jù)。另外，它還具有可編程8 KB雙端口 SRAM緩沖器，此 緩沖存儲(chǔ)器具有靈活可靠的數(shù)據(jù)管理機(jī)制，以高效的方式進(jìn)行信息包的存儲(chǔ)、檢索和修改， 以減輕主控單片機(jī)的內(nèi)存負(fù)荷。ENC28J60有上電復(fù)位功能，RESET引腳上的低電平使EN(^8J60進(jìn)入復(fù)位模式； RESET引腳內(nèi)部有弱上拉電阻。EN(^8J60需要一個(gè)25 MHz的晶振，接在OSCl和0SC2腳上； 也可由外部時(shí)鐘信號(hào)來(lái)驅(qū)動(dòng)。此時(shí)3. 3 V的外部時(shí)鐘接在OSCl腳上，0SC2斷開(kāi)或者通過(guò) 一個(gè)電阻接地來(lái)降低系統(tǒng)噪聲。EN(^8J60內(nèi)部有一個(gè)振蕩器啟動(dòng)時(shí)鐘0ST，上電7500個(gè)時(shí) 鐘周期(300 μ s)，OST期滿(mǎn)后內(nèi)部的PHY方能正常工作。這時(shí)不能發(fā)送或者接收?qǐng)?bào)文。上 位機(jī)可通過(guò)檢測(cè)ENa8J60內(nèi)部ESTAT寄存器中的CLKRDY位的狀態(tài)來(lái)決定是否可設(shè)置發(fā)送 或接收?qǐng)?bào)文。ARM控制器芯片AT91SAM7LU8預(yù)制軟件系統(tǒng)移植有嵌入式操作系統(tǒng)uC/0S_II 和嵌入式網(wǎng)絡(luò)TCP/IP協(xié)議，并在此基礎(chǔ)上添加應(yīng)用層代碼，實(shí)現(xiàn)了 6層隔離屏蔽的功能。主電路模塊的工作電壓是3. 3V，CPU的晶振采用的頻率為18. 432MHz ； ARM控制 器芯片CPU與網(wǎng)絡(luò)芯片EN(^8J60通過(guò)SPI接口實(shí)現(xiàn)通信；網(wǎng)絡(luò)芯片EN(^8J60其外接晶振 為25MHz，然后通過(guò)TX+、TX-、RX+、RX-與RJ45網(wǎng)絡(luò)接口 HR911105A連接；主電路模塊通過(guò) 以太網(wǎng)接口 RJ45直接連接工業(yè)以太網(wǎng)控制器的上層網(wǎng)絡(luò)中。圖2是以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器的CPU部分，采用愛(ài)特梅爾公司的 AT91SAM7L128，其屬于ARM7系列芯片，是一款超低功耗的芯片，能通過(guò)可編程的方式設(shè)置 工作電壓和工作頻率、外設(shè)時(shí)鐘活動(dòng)，并采用DMA來(lái)替代CPU完成數(shù)據(jù)傳輸，從而優(yōu)化功 耗。在工作模式下，從閃存中執(zhí)行代碼時(shí)，典型的電流消耗為0.5mA/MHz，在關(guān)電模式下， AT91SAM7L的典型電流消耗僅ΙΟΟηΑ。主電路模塊的工作電壓是3. 3V，ARM控制器芯片 VDDIO端輸入電壓為3. 3V ； CPU的晶振采用的頻率為18. 432MHz ；標(biāo)準(zhǔn)JTAG電路通過(guò)連接 ARM控制器芯片AT91SAM7L128實(shí)現(xiàn)仿真調(diào)試和程序下載；ARM控制器芯片CPU與網(wǎng)絡(luò)芯片 ENC28J60通過(guò)SPI接口實(shí)現(xiàn)通信。圖3、4是以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器的網(wǎng)絡(luò)部分，其中EN(^8J60為集成MAC層和 PHY層的網(wǎng)絡(luò)芯片，其外接晶振為25MHz，其通過(guò)SPI接口與AT91SAM7LU8連接。HR911105A 為網(wǎng)絡(luò)變壓器，并內(nèi)置網(wǎng)絡(luò)隔離變壓器，這樣便大大節(jié)省了電路板的空間，對(duì)于控制電路板 體積有很大幫助。最終HR911105A直接連接工業(yè)以太網(wǎng)控制器的上層網(wǎng)絡(luò)中，實(shí)現(xiàn)系統(tǒng)的 構(gòu)成。圖5是以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器的軟件流程，整個(gè)軟件系統(tǒng)移植有嵌入式操作 系統(tǒng)UC/OS-II和嵌入式網(wǎng)絡(luò)TCP/IP協(xié)議，并在此基礎(chǔ)上編寫(xiě)應(yīng)用層代碼，實(shí)現(xiàn)了對(duì)以太網(wǎng) 數(shù)據(jù)報(bào)文的隔離屏蔽。在該模塊上電后，程序首先進(jìn)行整個(gè)硬件系統(tǒng)的初始化，使能ARM和網(wǎng)絡(luò)芯片，設(shè) 置時(shí)鐘和外圍控制器，然后初始化嵌入式操作系統(tǒng)UC/OS-II和嵌入式TCP/IP網(wǎng)絡(luò)協(xié)議，并 檢測(cè)網(wǎng)絡(luò)連接是否正常并可以實(shí)用、然后啟動(dòng)隔離器的初始化函數(shù)和隔離器的屏蔽函數(shù)。 完成以上工作后操作系統(tǒng)創(chuàng)建任務(wù)用于處理判斷來(lái)自以太網(wǎng)的數(shù)據(jù)報(bào)文。這個(gè)過(guò)程通過(guò)內(nèi) 置6層隔離屏蔽檢測(cè)函數(shù)實(shí)現(xiàn)了對(duì)以太網(wǎng)數(shù)據(jù)報(bào)文的檢測(cè)和屏蔽，當(dāng)程序遇到這6層隔離 器后對(duì)無(wú)用報(bào)文立刻進(jìn)行過(guò)濾丟棄處理，從而這部分無(wú)用的報(bào)文在隔離器內(nèi)就被屏蔽掉，無(wú)法到達(dá)現(xiàn)場(chǎng)設(shè)備層，減少現(xiàn)場(chǎng)節(jié)點(diǎn)的工作量，提高節(jié)點(diǎn)的實(shí)時(shí)性和安全性。
權(quán)利要求1.一種工業(yè)以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器，其特征在于包括分別與18. 43MHZ、PLL電 路、3. 3V電源相連接的ARM芯片、與25MHZ晶振電路連接的網(wǎng)絡(luò)芯片、網(wǎng)絡(luò)接口，所述網(wǎng)絡(luò)芯 片分別與ARM芯片、網(wǎng)絡(luò)接口連接。
2.根據(jù)權(quán)利要求1所述的工業(yè)以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器，其特征在于所述ARM芯 片的電路連接為ARM芯片121腳接電阻R7、電容Cll的一端，電阻R7的另一端通過(guò)電容 C2與電容Qi連接并接地；ARM芯片的127腳接晶振時(shí)鐘Yl的1腳及電容C2的一端，晶振 時(shí)鐘Yl的2腳接ARM芯片的1 腳及電容Cl的一端，電容C2、電容Cl的另一端相接并接 ARM芯片的123腳及地；ARM芯片的33腳、34腳、35腳、36腳、37腳、38腳相接并接電容C9、 電容ClO的一端及正3. 3V，電容C9、電容ClO的另一端接地；ARM芯片的74腳、2腳、28腳、 62腳、84腳、100腳、124腳相接并接電容C101、電容C102 一端及正3. 3V電源，電容ClOU 電容C102另一端接地；ARM芯片的39腳、75腳、85腳、119腳相接并接電容C104、電容C103 的一端及正3. 3V電源，電容C104、電容C103的另一端接地；ARM芯片的15腳、32腳、35腳 相接并接電容C106、電容C105的一端及正3. 3V電源，電容C106、電容C105的另一端接地； ARM芯片的1腳、14腳、40腳、56腳、68腳、76腳、86腳、120腳、122腳接地，ARM芯片的69 腳、83腳接正3. 3V電源；ARM芯片的1 腳接電容C7、插件KEY1、電阻R27的一端，電容C7 的另一端接插件KEYl的另一端及地，電阻R27的另一端接正3. 3V電源；JTAG電路1腳、2 腳接正3. 3V電源，5腳、7腳、9腳、13腳分別接電阻R5、電阻R4、電阻R3、電阻R2的一端，電 阻R5、電阻R4、電阻R3、電阻R2的另一端相接并接正3. 3V電源，JTAG的4腳、6腳、8腳、10 腳、12腳、14腳、16腳、18腳、20腳接地，3腳接ARM芯片79腳，5腳接AEM芯片的116腳，7 腳接ARM芯片82腳，9腳接ARM芯片81腳，13腳接ARM芯片的117腳，15腳通過(guò)電阻R6接 ARM芯片的79腳。
3.根據(jù)權(quán)利要求1所述的工業(yè)以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器，其特征在于所述網(wǎng)絡(luò)芯 片的電路連接為網(wǎng)絡(luò)芯片1腳通過(guò)電容C7接網(wǎng)絡(luò)芯片的2腳、11腳、電阻R9的一端及地， 電阻R9的另一端接網(wǎng)絡(luò)芯片的14腳，網(wǎng)絡(luò)芯片的23腳、M腳與晶振時(shí)鐘W并聯(lián)分別接電 容C50、電容C51的一端，電容C50、電容C51的另一端接地；網(wǎng)絡(luò)芯片的15腳、19腳、20腳、 25腳、28腳接正3. 3V電源，18腳、21腳、22腳接地。
4.根據(jù)權(quán)利要求1所述的工業(yè)以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器，其特征在于所述網(wǎng)絡(luò)連 接口的電路連接為接口 RJ2的1腳接電阻R28的一端，2腳接電阻R29的一端，電阻R28、 電阻R29的另一端通過(guò)電容C48接地，接口 RJ2的3腳接電阻R30的一端，6腳接電阻R31 的一端，電阻R30，電阻R31的另一端通過(guò)電容C49接地，接口 RJ2的4腳、5腳相接并通過(guò) 電容C78接地，接口 RJ2的13腳、14腳接地，電阻R33、電阻R32的一端接正3. 3V電源，電 阻R32的另一端與接口 RJ2的12腳相接，電阻R33的另一端與接口 RJ2的10腳相接。
專(zhuān)利摘要本實(shí)用新型涉及一種工業(yè)以太網(wǎng)數(shù)據(jù)報(bào)文管理隔離器，包括分別與18.43MHz、PLL電路、3.3V電源相連接的ARM芯片、與25MHz晶振電路連接的網(wǎng)絡(luò)芯片、網(wǎng)絡(luò)接口，所述網(wǎng)絡(luò)芯片分別與ARM芯片、網(wǎng)絡(luò)接口連接。本實(shí)用新型的特點(diǎn)是具有以太網(wǎng)數(shù)據(jù)報(bào)文管理與隔離功能、且體積小巧易于安裝的新型以太網(wǎng)控制器，并通過(guò)配備一些不同的過(guò)濾器，能自動(dòng)拒絕不需要的數(shù)據(jù)包，使目前以太網(wǎng)系統(tǒng)中節(jié)點(diǎn)的安全性、實(shí)時(shí)性、工作效率上都有較大提升。
文檔編號(hào)H04L12/56GK201904799SQ20102066477
公開(kāi)日2011年7月20日 申請(qǐng)日期2010年12月17日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者徐志山, 李萌, 楊彬, 邴哲松 申請(qǐng)人:中環(huán)天儀股份有限公司