專利名稱：信號(hào)傳遞裝置的制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)涉及一種將被輸入至發(fā)送電路的信號(hào)傳遞至與該發(fā)送電路電絕緣的接收電路的信號(hào)傳遞裝置。
背景技術(shù)：
已知一種將經(jīng)由變壓器等的隔離絕緣罩而對(duì)信號(hào)進(jìn)行發(fā)送接收的非光學(xué)隔離器以H橋的方式進(jìn)行驅(qū)動(dòng)的技術(shù)。在圖14中圖示了現(xiàn)有技術(shù)的信號(hào)傳遞裝置100的示例。在信號(hào)傳遞裝置100中，被輸入至輸入端子IN中的信號(hào)將被發(fā)送至發(fā)送電路130。發(fā)送側(cè)的接地電位GNDL和接收側(cè)的接地電位GNDH被分離。通過晶體管P1、P2、N1、N2而形成H橋。變壓器TR具備發(fā)送線圈LI和接收線圈L2。根據(jù)被輸入至輸入端子IN的信號(hào)來對(duì)H橋的晶體管PI、P2、NI、N2進(jìn)行導(dǎo)通-斷開控制。通過這種方式，而使電流流入變壓器TR的發(fā)送線圈LI，并由此而使電流流入接收線圈L2。接收電路130根據(jù)流入接收線圈L2的電流來對(duì)被輸入至輸入端子的信號(hào)進(jìn)行檢測。另外，在圖中將發(fā)送線圈LI的串聯(lián)電阻成分設(shè)定為Rsl及Rs2，且將接收線圈L2的串聯(lián)電阻成分設(shè)定為Rs3及Rs4。此外，將發(fā)送線圈LI和發(fā)送線圈L2之間的寄生電容設(shè)定為Ccl及Cc2。此外，將各個(gè)寄生電容Ccl、Cc2的電容值設(shè)定為電容C，且將串聯(lián)電阻成分Rs3、Rs4的各自的電阻值設(shè)定為電阻R。此外，在專利文獻(xiàn)I至專利文獻(xiàn)3中公開了與本申請(qǐng)相關(guān)的技術(shù)。在先技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)I :美國專利第6720816號(hào)說明書專利文獻(xiàn)2 :日本特表2003-523147號(hào)公報(bào)專利文獻(xiàn)3 日本特開2007-123650號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明所要解決的課題在發(fā)送側(cè)的接地電位GNDL的供給端子和接收側(cè)的接地電位GNDH的供給端子之間，有時(shí)會(huì)施加有共模電壓VCM。此時(shí)，設(shè)定為共模電壓VCM的電壓變化率為(dv/dt)。于是，在寄生電容Cd、Cc2中流通有位移電流i (=電容CXdv/dt)。并且，例如在發(fā)送側(cè)的接地電位GNDL的電位低于接收側(cè)的接地電位GNDH的電位的情況下，在晶體管NI置于導(dǎo)通時(shí)，在路徑il中流通有位移電流i。路徑il為，從接收線圈L2的一端起經(jīng)由寄生電容Cd、串聯(lián)電阻成分Rsl、晶體管NI而到達(dá)地面接地電位GNDL的路徑。并且，路徑il為，關(guān)于變壓器TR而非對(duì)稱的電流路徑。另一方面，在發(fā)送側(cè)的接地電位GNDL的電位低于接收側(cè)的接地電位GNDH的電位的情況下，在晶體管N2置于導(dǎo)通時(shí)，在路徑i2中流通有位移電流i。路徑i2為，從接收線圈L2的另一端起經(jīng)由寄生電容Cc2、串聯(lián)電阻成分Rs2、晶體管N2而到達(dá)接地電位GNDL的路徑。并且，路徑i2也是關(guān)于變壓器TR而非對(duì)稱的電流路徑。由于流通于該非對(duì)稱的路徑中的位移電流i，從而在接收線圈L2側(cè)將產(chǎn)生與信號(hào)成分無關(guān)的噪聲電壓(=位移電流iX電阻R)。于是，因?yàn)樵肼曤妷簳?huì)重疊在信號(hào)電壓上，所以在接收電路130中有時(shí)會(huì)誤檢測出信號(hào)。用于解決課題的方法本申請(qǐng)所公開的信號(hào)傳遞裝置為，具備發(fā)送線圈和接收線圈、且發(fā)送線圈和接收線圈被電絕緣、并且從發(fā)送線圈向接收線圈傳遞信號(hào)的裝置。信號(hào)傳遞裝置具備上側(cè)第一開關(guān)，其被連接在發(fā)送線圈的第一端部和高基準(zhǔn)電位的供給端子之間；下側(cè)第一開關(guān)，其被連接在發(fā)送線圈的第一端部和低基準(zhǔn)電位的供給端子之間。信號(hào)傳遞裝置具備上側(cè)第二開關(guān)，其被連接在發(fā)送線圈的第二端部和高基準(zhǔn)電位的供給端子之間；下側(cè)第二開關(guān)，其被連接在發(fā)送線圈的第二端部和低基準(zhǔn)電位的供給端子之間。信號(hào)傳遞裝置還具備開關(guān)控制部，所述開關(guān)控制部對(duì)上側(cè)第一開關(guān)、下側(cè)第一開關(guān)、上側(cè)第二開關(guān)、下側(cè)第二開關(guān)中的各個(gè)開關(guān)進(jìn)行控制。開關(guān)控制部實(shí)施如下的第一控制，即，通過將上側(cè)第一開關(guān)和下側(cè)第二開關(guān)置于導(dǎo)通并將上側(cè)第二開關(guān)和下側(cè)第一開關(guān)置于斷開，從而使發(fā)送線圈中于第一方向上產(chǎn)生線圈電流，之后響應(yīng)將上側(cè)第一開關(guān)置于斷開的情況而將下側(cè)第一開關(guān)置于導(dǎo)通。此外，開關(guān)控制部實(shí)施如下的第二控制，即，通過將上側(cè)第一開關(guān)和下側(cè)第二開關(guān)置于斷開 并將上側(cè)第二開關(guān)和下側(cè)第一開關(guān)置于導(dǎo)通，從而使發(fā)送線圈中于第二方向上產(chǎn)生線圈電流，之后響應(yīng)將上側(cè)第二開關(guān)置于斷開的情況而將下側(cè)第二開關(guān)置于導(dǎo)通。在該信號(hào)傳遞裝置中，發(fā)送線圈和接收線圈被電絕緣，且發(fā)送線圈的低基準(zhǔn)電位和接收線圈的低基準(zhǔn)電位被分離。通過發(fā)送線圈和接收線圈從而形成了變壓器。此外，在發(fā)送線圈和接收線圈之間存在寄生電容。并且，當(dāng)在發(fā)送線圈的低基準(zhǔn)電位的供給端子和接收線圈的低基準(zhǔn)電位的供給端子之間施加有共模電壓時(shí)，在寄生電容中將流通有位移電流。例如，當(dāng)在發(fā)送線圈的低基準(zhǔn)電位低于接收線圈的低基準(zhǔn)電位的狀態(tài)下施加有共模電壓時(shí)，位移電流將從接收線圈起經(jīng)由寄生電容及發(fā)送線圈而流向發(fā)送電路的低基準(zhǔn)電位。因?yàn)樵诎l(fā)送線圈的兩端存在串聯(lián)電阻成分，所以當(dāng)位移電流流動(dòng)于發(fā)送線圈中時(shí)，會(huì)由于串聯(lián)電阻成分而產(chǎn)生噪聲電壓。在本申請(qǐng)的信號(hào)傳遞裝置中，當(dāng)?shù)谝豢刂茣r(shí)響應(yīng)將上側(cè)第一開關(guān)置于斷開的情況而將下側(cè)第一開關(guān)置于導(dǎo)通。此外，當(dāng)?shù)诙刂茣r(shí)響應(yīng)將上側(cè)第二開關(guān)置于斷開的情況而將下側(cè)第二開關(guān)置于導(dǎo)通。于是，將存在下側(cè)第一開關(guān)及下側(cè)第二開關(guān)的雙方均被置于導(dǎo)通的期間。在該期間內(nèi)，發(fā)送線圈的第一端部及第二端部的雙方的電位均被設(shè)定為低基準(zhǔn)電位，從而被設(shè)定為低阻抗?fàn)顟B(tài)。并且，因?yàn)榈谝欢瞬考暗诙瞬康碾p方均被設(shè)定為低阻抗?fàn)顟B(tài)，所以由共模電壓引起的位移電流將在第一電流路徑(從接收線圈的一端起經(jīng)由寄生電容、發(fā)送線圈的第一端部、下側(cè)第一開關(guān)而到達(dá)發(fā)送線圈的低基準(zhǔn)電位的路徑)和第二電流路徑(從接收線圈的另一端起經(jīng)由寄生電容、發(fā)送線圈的第二端部、下側(cè)第二開關(guān)而到達(dá)發(fā)送線圈的低基準(zhǔn)電位的路徑)的雙方的路徑內(nèi)流通。因此，因?yàn)樵诮邮站€圈的兩端流有相互反向的位移電流，所以能夠抵消位移電流的影響。因?yàn)橥ㄟ^這種方式能夠抑制接收線圈側(cè)產(chǎn)生噪聲電壓的現(xiàn)象，所以能夠防止在接收電路中誤檢測出信號(hào)的情況。在本申請(qǐng)所公開的信號(hào)傳遞裝置中，開關(guān)控制部還可以具備第一脈沖輸出部，其檢測出所輸入的信號(hào)的上升沿而輸出第一脈沖信號(hào)；第二脈沖輸出部，其檢測出所輸入的信號(hào)的下降沿而輸出第二脈沖信號(hào)；第一反相部，其生成使第一脈沖信號(hào)反相而成的反相第一脈沖信號(hào)；第二反相部，其生成使第二脈沖信號(hào)反相而成的反相第二脈沖信號(hào)。此外，可以采用如下方式，即，第一脈沖信號(hào)被供給至上側(cè)第一開關(guān)，反相第一脈沖信號(hào)被供給至下側(cè)第一開關(guān)，并且，第二脈沖信號(hào)被供給至上側(cè)第二開關(guān)，反相第二脈沖信號(hào)被供給至下側(cè)第二開關(guān)。第一脈沖信號(hào)被供給至上側(cè)第一開關(guān)，反相第一脈沖信號(hào)被供給至下側(cè)第一開關(guān)。第一脈沖信號(hào)和反相第一脈沖信號(hào)為互補(bǔ)的信號(hào)。因此，在第一控制時(shí)，能夠?qū)嵤╉憫?yīng)將上側(cè)第一開關(guān)置于斷開的情況而將下側(cè)第一開關(guān)置于導(dǎo)通的控制。同樣，第二脈沖信號(hào)被供給至上側(cè)第二開關(guān)，反相第二脈沖信號(hào)被供給至下側(cè)第二開關(guān)。第二脈沖信號(hào)和反相第二脈沖信號(hào)為互補(bǔ)的信號(hào)。因此，在第二控制時(shí)，能夠?qū)嵤╉憫?yīng)將上側(cè)第二開關(guān)置于斷開的情況而將下側(cè)第二開關(guān)置于導(dǎo)通的控制。通過這種方式能夠?qū)嵤╅_關(guān)控制，以使得存在下側(cè)第一開關(guān)及下側(cè)第二開關(guān)的雙方均置于導(dǎo)通的期間。
在本申請(qǐng)所公開的信號(hào)傳遞裝置中，開關(guān)控制部還可以具備延遲電路，所述延遲電路為，使第一脈沖信號(hào)、第二脈沖信號(hào)、反相第一脈沖信號(hào)、反相第二脈沖信號(hào)的上升沿延遲預(yù)定時(shí)間的延遲電路。此外，可以采用如下方式，即，從延遲電路中輸出的第一脈沖信號(hào)及第二脈沖信號(hào)被供給至上側(cè)第一開關(guān)及上側(cè)第二開關(guān)，且從延遲電路中輸出的反相第一脈沖信號(hào)及反相第二脈沖信號(hào)被供給至下側(cè)第一開關(guān)及下側(cè)第二開關(guān)。當(dāng)通過延遲電路而使反相第一脈沖信號(hào)的上升沿被延遲時(shí)，在第一脈沖信號(hào)的下降沿和反相第一脈沖信號(hào)的上升沿之間，會(huì)產(chǎn)生第一脈沖信號(hào)及反相第一脈沖信號(hào)均被設(shè)定為低電平的中斷時(shí)間期間。因?yàn)樵谥袛鄷r(shí)間期間內(nèi)，上側(cè)第一開關(guān)及下側(cè)第一開關(guān)的雙方均被置于斷開，所以能夠防止直通電流從上側(cè)第一開關(guān)流向下側(cè)第一開關(guān)的現(xiàn)象。此外，以同樣的方式，通過延遲電路而能夠使第二脈沖信號(hào)的下降沿和反相第二脈沖信號(hào)的上升沿之間產(chǎn)生中斷時(shí)間期間。由此，能夠防止直通電流從上側(cè)第二開關(guān)流向下側(cè)第二開關(guān)的現(xiàn)象。本申請(qǐng)所公開的信號(hào)傳遞裝置還可以具備下側(cè)第一電流路徑，其與下側(cè)第一開關(guān)并聯(lián)連接；下側(cè)第二電流路徑，其與下側(cè)第二開關(guān)并聯(lián)連接。此外，還可以采用如下方式，即，下側(cè)第一電流路徑的阻抗被設(shè)定為，與下側(cè)第一開關(guān)的導(dǎo)通時(shí)的阻抗相比較高，下側(cè)第二電流路徑的阻抗被設(shè)定為，與下側(cè)第二開關(guān)的導(dǎo)通時(shí)的阻抗相比較高。下側(cè)第一電流路徑始終將發(fā)送線圈的第一端部連接在低基準(zhǔn)電位的供給端子上。此外，下側(cè)第二電流路徑始終將發(fā)送線圈的第二端部連接在低基準(zhǔn)電位的供給端子上。因此，即使在將下側(cè)第一開關(guān)與下側(cè)第二開關(guān)置于斷開的期間內(nèi)，也能夠?qū)l(fā)送線圈的第一端部及第二端部的雙方始終維持在低阻抗?fàn)顟B(tài)。通過這種方式，能夠跨及使信號(hào)傳遞裝置動(dòng)作的整個(gè)期間，來抑制在發(fā)送線圈側(cè)產(chǎn)生由共模電壓引起的噪聲電壓的現(xiàn)象。此外，下側(cè)第一電流路徑的阻抗被設(shè)定為，與下側(cè)第一開關(guān)的導(dǎo)通時(shí)的阻抗相比較高，下側(cè)第二電流路徑的阻抗被設(shè)定為，與下側(cè)第二開關(guān)的導(dǎo)通時(shí)的阻抗相比較高。由此，能夠?qū)纳蟼?cè)第一開關(guān)流入下側(cè)第一電流路徑內(nèi)的直通電流、與從上側(cè)第二開關(guān)流入下側(cè)第二電流路徑內(nèi)的直通電流的值設(shè)定得充分小。在本申請(qǐng)所公開的信號(hào)傳遞裝置中還可以設(shè)定為，下側(cè)第一開關(guān)、下側(cè)第二開關(guān)、下側(cè)第一電流路徑、下側(cè)第二電流路徑各自具備N溝道金屬氧化物半導(dǎo)體晶體管。下側(cè)第一電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管的尺寸可以被設(shè)定為，與下側(cè)第一開關(guān)的N溝道金屬氧化物半導(dǎo)體晶體管的尺寸相比較小。下側(cè)第二電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管的尺寸可以被設(shè)定為，與下側(cè)第二開關(guān)的N溝道金屬氧化物半導(dǎo)體晶體管的尺寸相比較小。此外，開關(guān)控制部可以將下側(cè)第一電流路徑及下側(cè)第二電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管常時(shí)控制為導(dǎo)通狀態(tài)。通過晶體管能夠形成下側(cè)第一電流路徑及下側(cè)第二電流路徑。因此，因?yàn)椴恍枰硗庵谱鞲咦杩沟碾娏髀窂?，所以能夠簡化電路設(shè)計(jì)與制造工序。此外，下側(cè)第一電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管的導(dǎo)通時(shí)的阻抗被設(shè)定為，與下側(cè)第一開關(guān)的N溝道金屬氧化物半導(dǎo)體晶體管的導(dǎo)通時(shí)的阻抗相比較高。此外，下側(cè)第二電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管的導(dǎo)通時(shí)的阻抗被設(shè)定為，與下側(cè)第二開關(guān)的N溝道金屬氧化物半導(dǎo)體晶體管的導(dǎo)通時(shí)的阻抗相比較高。由此，能夠?qū)纳蟼?cè)第一開關(guān)流入下側(cè)第一電流路徑內(nèi)的直通電流、與從上側(cè)第二開關(guān)流入下側(cè)第二電流路徑內(nèi)的直通電流的值設(shè)定得充分小。本申請(qǐng)所公開的信號(hào)傳遞裝置可以設(shè)定為，下側(cè)第一開關(guān)、下側(cè)第二開關(guān)、下側(cè)第一電流路徑、下側(cè)第二電流路徑各自具備N溝道金屬氧化物半導(dǎo)體晶體管。下側(cè)第一電流 路徑還可以具備第一電阻，所述第一電阻被連接在N溝道金屬氧化物半導(dǎo)體晶體管的漏極端子上。下側(cè)第二電流路徑還可以具備第二電阻，所述第二電阻被連接在N溝道金屬氧化物半導(dǎo)體晶體管的漏極端子上。此外，開關(guān)控制部可以將下側(cè)第一電流路徑及下側(cè)第二電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管常時(shí)控制為導(dǎo)通狀態(tài)。通過在下側(cè)第一電流路徑及下側(cè)第二電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管的漏極端子上連接電阻，從而能夠增加這些晶體管的導(dǎo)通時(shí)的阻抗。由此，能夠?qū)纳蟼?cè)第一開關(guān)流入下側(cè)第一電流路徑內(nèi)的直通電流、與從上側(cè)第二開關(guān)流入下側(cè)第二電流路徑內(nèi)的直通電流的值設(shè)定得充分小。本申請(qǐng)所公開的信號(hào)傳遞裝置還可以具備并聯(lián)第一開關(guān)，其與上側(cè)第一開關(guān)并聯(lián)連接；并聯(lián)第二開關(guān)，其與上側(cè)第二開關(guān)并聯(lián)連接。在第一控制中，開關(guān)控制部可以實(shí)施如下的控制，即，將上側(cè)第一開關(guān)和并聯(lián)第一開關(guān)同時(shí)置于導(dǎo)通，之后將上側(cè)第一開關(guān)和并聯(lián)第一開關(guān)在不同的正時(shí)置于斷開。此外，在第二控制中，開關(guān)控制部可以實(shí)施如下的控制，即，將上側(cè)第二開關(guān)和并聯(lián)第二開關(guān)同時(shí)置于導(dǎo)通，之后將上側(cè)第二開關(guān)和并聯(lián)第二開關(guān)在不同的正時(shí)置于斷開。接收線圈電壓與流通于發(fā)送線圈中的電流的時(shí)間變化率(di/dt)成正比。并且，在第一控制中，以如下方式實(shí)施控制，即，將上側(cè)第一開關(guān)以及并聯(lián)第一開關(guān)在導(dǎo)通時(shí)同時(shí)置于導(dǎo)通，并且在斷開時(shí)于不同的正時(shí)置于斷開。此外，同樣地，在第二控制中，以如下方式實(shí)施控制，即，將上側(cè)第二開關(guān)以及并聯(lián)第二開關(guān)在導(dǎo)通時(shí)同時(shí)置于導(dǎo)通，并且在斷開時(shí)于不同的正時(shí)置于斷開。于是，能夠?qū)⒘魍ㄓ诎l(fā)送線圈中的電流的時(shí)間變化率控制為，斷開時(shí)的減少率變得小于導(dǎo)通時(shí)的增加率。通過這種方式，能夠使對(duì)應(yīng)于開關(guān)的導(dǎo)通時(shí)而產(chǎn)生在接收線圈中的脈沖電壓的振幅值，大于對(duì)應(yīng)于開關(guān)的斷開時(shí)而產(chǎn)生在接收線圈中的脈沖電壓的振幅值。由此，在接收線圈中，能夠容易檢測出開關(guān)的導(dǎo)通情況。此外，在通過緩慢地將開關(guān)置于斷開，從而對(duì)流通于發(fā)送線圈中的電流的時(shí)間變化率進(jìn)行控制的情況下，需要利用開關(guān)的導(dǎo)通/斷開電壓的中間電位。因?yàn)橹虚g電位為開關(guān)不穩(wěn)定的狀態(tài)，所以會(huì)產(chǎn)生噪音，從而有時(shí)會(huì)使信號(hào)被誤傳遞。另一方面，本申請(qǐng)的信號(hào)傳遞裝置因?yàn)椴恍枰獙?shí)施如緩慢地將開關(guān)置于斷開這種控制，所以不需要利用開關(guān)的導(dǎo)通/斷開電壓的中間電位。因?yàn)橥ㄟ^這種方式，能夠以開關(guān)穩(wěn)定的狀態(tài)來實(shí)現(xiàn)對(duì)流通于發(fā)送線圈中的電流的時(shí)間變化率的控制，所以能夠抑制噪音的產(chǎn)生。在本申請(qǐng)所公開的信號(hào)傳遞裝置中，上側(cè)第一開關(guān)、并聯(lián)第一開關(guān)、上側(cè)第二開關(guān)、并聯(lián)第二開關(guān)可以各自具備P溝道金屬氧化物半導(dǎo)體晶體管。并聯(lián)第一開關(guān)的P溝道金屬氧化物半導(dǎo)體晶體管的尺寸可以被設(shè)定為，與上側(cè)第一開關(guān)的P溝道金屬氧化物半導(dǎo)體晶體管的尺寸相比較小。并聯(lián)第二開關(guān)的P溝道金屬氧化物半導(dǎo)體晶體管的尺寸可以被設(shè)定為，與上側(cè)第二開關(guān)的P溝道金屬氧化物半導(dǎo)體晶體管的尺寸相比較小。此外，在第一控制中，開關(guān)控制部可以實(shí)施如下 的控制，即，在將并聯(lián)第一開關(guān)置于斷開之后，將上側(cè)第一開關(guān)置于斷開。此外，在第二控制中，所述開關(guān)控制部可以實(shí)施如下的控制，即，在將并聯(lián)第二開關(guān)置于斷開之后，將上側(cè)第二開關(guān)置于斷開。上側(cè)第一開關(guān)的晶體管的尺寸被設(shè)定為，大于并聯(lián)第一開關(guān)的晶體管的尺寸。并且，并聯(lián)第一開關(guān)首先被置于斷開，然后上側(cè)第一開關(guān)被置于斷開。同樣，上側(cè)第二開關(guān)的晶體管的尺寸被設(shè)定為，大于并聯(lián)第二開關(guān)的晶體管的尺寸。并且，并聯(lián)第二開關(guān)首先被置于斷開，然后上側(cè)第二開關(guān)被置于斷開。通過這種方式，能夠?qū)⒘魍ㄓ诎l(fā)送線圈中的電流的時(shí)間變化率控制為，斷開時(shí)的減少率變得小于導(dǎo)通時(shí)的增加率。在本申請(qǐng)所公開的信號(hào)傳遞裝置中，接收線圈的匝數(shù)可以被設(shè)定為，大于發(fā)送線圈的匝數(shù)。由于當(dāng)使變壓器小型化時(shí)，隨著結(jié)合系數(shù)的惡化會(huì)使信號(hào)成分也惡化，因此信號(hào)傳遞變得困難。因此，在本申請(qǐng)的信號(hào)傳遞裝置中，通過增加接收線圈的匝數(shù)，從而能夠增加接收線圈的阻抗，并且增加信號(hào)成分。因此，能夠?qū)崿F(xiàn)變壓器的小型化，并且能夠?qū)崿F(xiàn)信號(hào)傳遞裝置的低成本化。另外，由于當(dāng)增加接收線圈的匝數(shù)時(shí)，串聯(lián)阻抗成分也會(huì)增加，因此噪聲電壓也會(huì)增加。但是，在本申請(qǐng)的信號(hào)傳遞裝置中，因?yàn)槟軌驅(qū)υ肼曤妷旱漠a(chǎn)生本身進(jìn)行抑制，所以能夠增加接收線圈的匝數(shù)。發(fā)明的效果根據(jù)本申請(qǐng)，能夠在如下的信號(hào)傳遞裝置中，對(duì)因共模電壓而導(dǎo)致的噪聲電壓的產(chǎn)生進(jìn)行抑制，所述信號(hào)傳遞裝置為，將被輸入至發(fā)送電路中的信號(hào)傳遞至與該發(fā)送電路被電絕緣的接收電路中的裝置。


圖I為實(shí)施例I的電機(jī)驅(qū)動(dòng)系統(tǒng)的電路圖。圖2為實(shí)施例I的信號(hào)傳遞電路的電路圖。圖3為實(shí)施例I的上升延遲電路的電路圖。圖4為實(shí)施例I的上升延遲電路的動(dòng)作波形圖。圖5為實(shí)施例I的接收電路的電路圖。圖6為根據(jù)實(shí)施例I的信號(hào)傳遞電路的本申請(qǐng)的動(dòng)作方法而產(chǎn)生的動(dòng)作波形圖。圖7為根據(jù)實(shí)施例I的信號(hào)傳遞電路的通常的動(dòng)作方法而產(chǎn)生的動(dòng)作波形圖。圖8為實(shí)施例2的發(fā)送電路的電路圖。圖9為實(shí)施例3的發(fā)送電路的電路圖。圖10為實(shí)施例3的下降延遲電路的電路圖。
圖11為實(shí)施例3的下降延遲電路的動(dòng)作波形圖。圖12為實(shí)施例3的發(fā)送電路的動(dòng)作波形圖。圖13為表示H橋電路的改變例的圖。圖14為現(xiàn)有技術(shù)的信號(hào)傳遞裝置的電路圖。
具體實(shí)施例方式下面，列舉了實(shí)施例的主要的特征。(第一方式)通過開關(guān)控制部可以實(shí)施如下的控制，即，通過將上側(cè)第一開關(guān)和下 側(cè)第二開關(guān)置于導(dǎo)通、并將上側(cè)第二開關(guān)和下側(cè)第一開關(guān)置于斷開，從而使發(fā)送線圈中于第一方向上產(chǎn)生線圈電流，之后響應(yīng)將下側(cè)第二開關(guān)置于斷開的情況而將上側(cè)第二開關(guān)置于導(dǎo)通。此外，可以實(shí)施如下的控制，即，通過將上側(cè)第一開關(guān)和下側(cè)第二開關(guān)置于斷開、并將上側(cè)第二開關(guān)和下側(cè)第一開關(guān)置于導(dǎo)通，從而使發(fā)送線圈中于第二方向上產(chǎn)生線圈電流，之后響應(yīng)將下側(cè)第一開關(guān)置于斷開的情況而將上側(cè)第一開關(guān)置于導(dǎo)通。通過這種方式，也能夠達(dá)成將發(fā)送線圈的兩端電位設(shè)定為低阻抗的目的。實(shí)施例I參照附圖，對(duì)本申請(qǐng)的實(shí)施例I進(jìn)行說明。在圖I中，圖示了電機(jī)驅(qū)動(dòng)系統(tǒng)50。電機(jī)驅(qū)動(dòng)系統(tǒng)50具備低壓系統(tǒng)電路60和高壓系統(tǒng)電路70。低壓系統(tǒng)電路60和高壓系統(tǒng)電路70之間被絕緣。低壓系統(tǒng)電路60具備低壓蓄電池61、微型計(jì)算機(jī)62。微型計(jì)算機(jī)62輸出控制信號(hào)CS?？刂菩盘?hào)CS為，用于對(duì)開關(guān)電路72的開關(guān)動(dòng)作進(jìn)行控制的信號(hào)。高壓系統(tǒng)電路70具備控制電路71、開關(guān)電路72、電機(jī)73、高壓蓄電池74?？刂齐娐?1具備信號(hào)傳遞電路I和驅(qū)動(dòng)電路75。信號(hào)傳遞電路I為具備了絕緣信號(hào)器件的電路。信號(hào)傳遞電路I在保持了絕緣的狀態(tài)下將從微型計(jì)算機(jī)62中輸出的控制信號(hào)CS傳遞至驅(qū)動(dòng)電路75中。此外，作為絕緣信號(hào)器件而利用了單片變壓器等的小型器件，從而使控制電路71作為一體的IC而被形成。由此，實(shí)現(xiàn)了小型化、低成本化。驅(qū)動(dòng)電路75根據(jù)控制信號(hào)CS而對(duì)開關(guān)電路72進(jìn)行驅(qū)動(dòng)。通過這種方式，能夠控制電動(dòng)機(jī)73的旋轉(zhuǎn)。在圖2中，圖示了信號(hào)傳遞電路I的詳細(xì)電路圖。信號(hào)傳遞電路I具備輸入端子IN、發(fā)送電路10、變壓器TR、接收電路30、輸出端子OUT。發(fā)送電路10和接收電路30通過變壓器TR而被絕緣。此外，發(fā)送電路10的接地電位GNDL和變壓器TR的接地電位GNDH被分離。輸入端子IN中被輸入有輸入電壓VIN，并從輸出端子OUT輸出有輸出電壓VOUT。發(fā)送電路10具備開關(guān)控制電路20、逆變器15及16、緩沖器17及18、H橋電路19。對(duì)開關(guān)控制電路20進(jìn)行說明。開關(guān)控制電路20具備脈沖發(fā)生器11及12、逆變器13、延遲控制電路14。在脈沖發(fā)生器11中輸入有輸入電壓VIN，且輸出有脈沖信號(hào)PS1。在脈沖發(fā)生器12中輸入有通過逆變器13反相而成的輸入電壓VIN，且輸出有脈沖信號(hào)PS2。延遲控制電路14具備上升延遲電路21至24、逆變器25及26。在上升延遲電路21中輸入有脈沖信號(hào)PS2，且輸出有柵極控制信號(hào)SP2。在上升延遲電路22中輸入有脈沖信號(hào)PSl，且輸出有柵極控制信號(hào)SPl。在逆變器25中輸入有脈沖信號(hào)PSl，且輸出有反相脈沖信號(hào)PS1B。在上升延遲電路23中輸入有反相脈沖信號(hào)PS1B，且輸出有柵極控制信號(hào)SN1。在逆變器26中輸入有脈沖信號(hào)PS2，且輸出有反相脈沖信號(hào)PS2B。在上升延遲電路24中輸入有反相脈沖信號(hào)PS2B，且輸出有柵極控制信號(hào)SN2。
在圖3中，圖示了上升延遲電路21的框圖。上升延遲電路21具備逆變器41、電容器42、施密特觸發(fā)逆變器43。逆變器41具備作為PMOS (P溝道金屬氧化物半導(dǎo)體)晶體管的晶體管P41、和作為NMOS (N溝道金屬氧化物半導(dǎo)體)晶體管的晶體管N41。晶體管P41的柵極端子和晶體管N41的柵極端子被共同連接，并被設(shè)定為輸入端子。在晶體管P41的源極端子上輸入有電源電位VDDL。在晶體管N41的源極端子上輸入有接地電位GNDL。晶體管P41的漏極端子和晶體管N41的漏極端子被共同連接，并被設(shè)定為輸出端子。此外，晶體管P41的尺寸被設(shè)定為大于晶體管N41的尺寸。由此，晶體管P41的導(dǎo)通時(shí)的阻抗被設(shè)定為，與晶體管N41的導(dǎo)通時(shí)的阻抗相比較低。在逆變器41的輸入端子中，輸入有脈沖信號(hào)PS2。在電容器42的第一端上,連接有逆變器41的輸出端子和施密特觸發(fā)逆變器43的輸入端子。在電容器42的第二端上，輸入有電源電位VDDL。從施密特觸發(fā)逆變器43中輸出有柵極控制信號(hào)SP2。在圖4中，圖示了上升延遲電路21的動(dòng)作波形圖。當(dāng)在時(shí)刻t41處，脈沖信號(hào)PS2從低電平向高電平轉(zhuǎn)化時(shí)，逆變器41的輸出會(huì)從高電平向低電平轉(zhuǎn)化。于是，通過電容器42、晶體管N41、接地電位GNDL的電流路徑而使電容器42被放電。并且，當(dāng)電容器42的輸 出電壓低于施密特觸發(fā)逆變器43的閾值電壓時(shí)，在時(shí)刻t42處，柵極控制信號(hào)SP2從低電平向高電平轉(zhuǎn)化。同樣，當(dāng)在時(shí)刻t43處，脈沖信號(hào)PS2從高電平向低電平轉(zhuǎn)化時(shí)，逆變器41的輸出從低電平向高電平轉(zhuǎn)化。于是，通過電源電位VDDL、晶體管P41、電容器42的電流路徑而使電容器42被充電。并且，當(dāng)電容器42的輸出電壓高于施密特觸發(fā)逆變器43的閾值電壓時(shí)，在時(shí)刻t43處，柵極控制信號(hào)SP2從高電平向低電平轉(zhuǎn)化。并且，晶體管P41的導(dǎo)通時(shí)的阻抗被設(shè)定為，與晶體管N41的導(dǎo)通時(shí)的阻抗相比較低。由此,與電容器42的充電時(shí)間相比，能夠延長放電時(shí)間。通過這種方式，上升延遲電路21能夠?qū)嵤┤缦碌膭?dòng)作，即，將脈沖信號(hào)PS2的上升沿以與延遲時(shí)間DTl相對(duì)應(yīng)的量而延遲并進(jìn)行輸出，而下降沿在不進(jìn)行延遲的條件下進(jìn)行輸出。另外，延遲時(shí)間DTl的長度能夠通過對(duì)晶體管N41的電阻值和電容器42的電容值進(jìn)行調(diào)節(jié)，從而設(shè)定為任意的值。另外，因?yàn)樯仙舆t電路22至24的結(jié)構(gòu)也和上升延遲電路21相同，所以在此省略詳細(xì)的說明。H橋電路19 (圖2)具備，晶體管P1、P2、N1、N2。晶體管Pl及P2為PMOS晶體管，且晶體管NI及N2為NMOS晶體管。晶體管Pl的漏極端子被連接在變壓器TR的第一輸入端子Tll上。在晶體管Pl的源極端子上輸入有電源電位VDDL。在晶體管Pl的柵極端子上輸入有通過逆變器16反相而成的柵極控制信號(hào)SPl。晶體管Pl在柵極控制信號(hào)SPl為高電平時(shí)成為導(dǎo)通狀態(tài)，且在柵極控制信號(hào)SPl為低電平時(shí)成為斷開狀態(tài)。晶體管NI的漏極端子被連接在變壓器TR的第一輸入端子Tll上。在晶體管NI的源極端子上輸入有接地電位GNDL。在晶體管NI的柵極端子上，經(jīng)由緩沖器17而輸入有柵極控制信號(hào)SN1。晶體管NI在柵極控制信號(hào)SNl為高電平時(shí)成為導(dǎo)通狀態(tài)，且在柵極控制信號(hào)SNl為低電平時(shí)成為斷開狀態(tài)。晶體管P2的漏極端子被連接在變壓器TR的第二輸入端子T12上。在晶體管P2的源極端子上輸入有電源電位VDDL。在晶體管P2的柵極端子上輸入有通過逆變器15反相而成的柵極控制信號(hào)SP2。晶體管P2在柵極控制信號(hào)SP2為高電平時(shí)成為導(dǎo)通狀態(tài)，且在柵極控制信號(hào)SP2為低電平時(shí)成為斷開狀態(tài)。晶體管N2的漏極端子被連接在變壓器TR的第二輸入端子T12上。在晶體管N2的源極端子上輸入有接地電位GNDL。在晶體管N2的柵極端子上經(jīng)由緩沖器18而輸入有柵極控制信號(hào)SN2。晶體管N2在柵極控制信號(hào)SN2為高電平時(shí)成為導(dǎo)通狀態(tài)，且在柵極控制信號(hào)SN2為低電平時(shí)成為斷開狀態(tài)。此外，晶體管Pl的漏極端子和晶體管NI的漏極端子通過節(jié)點(diǎn)NDl而相連接。同樣，晶體管P2的漏極端子和晶體管N2的漏極端子通過節(jié)點(diǎn)ND2而相連接。下面對(duì)變壓器TR進(jìn)行說明。圖2的變壓器TR為等效電路。變壓器TR具備發(fā)送線圈LI和接收線圈L2。發(fā)送線圈LI和接收線圈L2被電絕緣。此外，接收線圈L2的匝數(shù)被設(shè)定為，大于發(fā)送線圈LI的匝數(shù)。在變壓器TR的第一輸入端子Tll上連接有節(jié)點(diǎn)NDl，且在第二輸入端子T12上連接有節(jié)點(diǎn)ND2。此外，在變壓器TR的第一輸出端子T21上連接有接收電路30。此外，在第二輸出端子T22上供給有接地電位GNDH。此外，將流通于發(fā)送線圈LI中的電流定義為線圈電流II，并將流通于接收線圈L2中的電流定義為線圈電流12。 在發(fā)送線圈LI的第一端部Ell和第一輸入端子Tll之間的連接路徑中存在串聯(lián)電阻成分Rsl。在第二端部E12和第二輸入端子T12之間的連接路徑中存在串聯(lián)電阻成分Rs2。同樣，在接收線圈L2的第一端部E21和第一輸出端子T21之間的連接路徑中存在串聯(lián)電阻成分Rs3。在第二端部E22和第二輸出端子T22之間的連接路徑中存在串聯(lián)電阻成分Rs4。此外，在發(fā)送線圈LI的第一端部Ell和接收線圈L2的第一端部E21之間存在寄生電容Ccl。在發(fā)送線圈LI的第二端部E12和接收線圈L2的第二端部E22之間存在寄生電容Cc2。此外，在發(fā)送線圈LI的配線間存在分布電容Csl，且在接收線圈L2的配線之間存在分布電容Cs2。在此，將寄生電容Cd、Cc2的各自的電容值定義為電容C。此外，將串聯(lián)電阻成分Rs3、Rs4的各自的電阻值定義為電阻R。在圖5中，圖示了接收電路30。接收電路30具備低通濾波器31、高通濾波器32、比較器cmpl及cmp2、信號(hào)處理電路33、RS雙穩(wěn)態(tài)多諧振蕩器34。在低通濾波器31的輸入端子上連接有變壓器TR的第一輸出端子T21。低通濾波器31的輸出端子與高通濾波器32的輸入端子相連接。從高通濾波器32的輸出端子輸出有接收線圈電壓Vd。在比較器cmpl 的非反相輸入端子上輸入有接收線圈電壓Vd，且在反相輸入端子上輸入有閾值Vthp，且從輸出端子輸出有輸出信號(hào)Vcl。此外，在比較器cmp2的非反相輸入端子上輸入有接收線圈電壓Vd,且在反相輸入端子上輸入有閾值Vthn,且從輸出端子輸出有輸出信號(hào)Vc2。在信號(hào)處理電路33中輸入有輸出信號(hào)Vcl及Vc2,且輸出有脈沖信號(hào)Vs及脈沖信號(hào)Vr。信號(hào)處理電路33為，對(duì)輸入電壓VIN的上升沿及下降沿進(jìn)行檢測的電路。具體而言，當(dāng)信號(hào)處理電路33中以輸出信號(hào)Vcl在先、輸出信號(hào)Vc2在后的順序而被連續(xù)地輸入了上述信號(hào)時(shí)，判斷為產(chǎn)生了正向(圖2中，與線圈電流Il的箭頭標(biāo)記相同的方向)的線圈電流Il的情況。由此而判斷為，輸入電壓VIN的上升沿被輸入到發(fā)送電路10中的情況，從而從信號(hào)處理電路33輸出有脈沖信號(hào)Vs。此外，當(dāng)信號(hào)處理電路33中以輸出信號(hào)Vc2在先、輸出信號(hào)Vcl在后的順序而被連續(xù)地輸入了上述信號(hào)時(shí)，判斷為產(chǎn)生了負(fù)向(圖2中，與線圈電流Il的箭頭標(biāo)記相反的方向)的線圈電流Il的情況。由此而判斷為，輸入電壓VIN的下降沿被輸入到發(fā)送電路10中的情況，從而從信號(hào)處理電路33輸出有脈沖信號(hào)Vr。在RS雙穩(wěn)態(tài)多諧振蕩器34的固定端子上輸入有脈沖信號(hào)Vs，且在復(fù)位端子上輸入脈沖信號(hào)Vr。RS雙穩(wěn)態(tài)多諧振蕩器34在被輸入脈沖信號(hào)Vs時(shí)將輸出高電平的輸出電壓V0UT，而在被輸入脈沖信號(hào)Vr時(shí)將輸出低電平的輸出電壓V0UT。
利用圖6的動(dòng)作波形圖，來對(duì)信號(hào)傳遞電路I的動(dòng)作進(jìn)行說明。期間PEl為輸入電壓VIN為高電平的期間，且期間PE2為輸入電壓VIN為低電平的期間。對(duì)期間PEl內(nèi)的動(dòng)作進(jìn)行說明。在時(shí)刻tl處，響應(yīng)輸入電壓VIN的上升沿，脈沖信號(hào)PSl向高電平轉(zhuǎn)化(箭頭標(biāo)記Yl)。響應(yīng)脈沖信號(hào)PSl的上升沿，柵極控制信號(hào)SNl轉(zhuǎn)化為低電平(箭頭標(biāo)記Y2)。由此，在時(shí)刻tl處晶體管NI被置于斷開。此外，從脈沖信號(hào)PSl的上升沿起以延遲時(shí)間DTl延遲，而使柵極控制信號(hào)SPl轉(zhuǎn)化為高電平(箭頭標(biāo)記Y3)。由此，在時(shí)刻t2處晶體管Pl成為導(dǎo)通。此外，在時(shí)刻t2處，晶體管P2被置于斷開，且晶體管N2被置于導(dǎo)通。由此，形成了電源電位VDDL、晶體管P1、節(jié)點(diǎn)NDl、發(fā)送線圈LI、節(jié)點(diǎn)ND2、晶體管N2、接地電位GNDL的電流路徑，且線圈電流Il開始向正向增加。即，響應(yīng)輸入電壓VIN的上升沿，從而流通有正向的線圈電流II。在接收線圈L2中，通過電磁感應(yīng)而產(chǎn)生與線圈電流Il的增加率(di/dt)成正比的二次電壓。二次電壓被輸入至低通濾波器31及高通濾波器32，從而被去除噪聲。從高通濾波器32輸出有去除噪聲后的二次電壓作為接收線圈電壓Vd。并且，在接收線圈電壓Vd 高于閾值Vthp的期間內(nèi)，比較器cmpl的輸出信號(hào)Vcl成為高電平(箭頭標(biāo)記Y4)。在時(shí)刻t3處，響應(yīng)脈沖信號(hào)PSl的下降沿而使柵極控制信號(hào)SPl向低電平轉(zhuǎn)化(箭頭標(biāo)記Y5)。由此，因?yàn)樵跁r(shí)刻t3處晶體管Pl被置于斷開，從而電流路徑被切斷，所以線圈電流Il開始減少。此外，從脈沖信號(hào)PSl的下降沿起以延遲時(shí)間DTl延遲，而使柵極控制信號(hào)SNl向高電平轉(zhuǎn)化(箭頭標(biāo)記Y6)。由此，在時(shí)刻t4處晶體管NI成為導(dǎo)通。從高通濾波器32輸出有與線圈電流Il的減少率(di/dt)成正比的接收線圈電壓Vd0并且，在接收線圈電壓Vd低于閾值Vthn的期間內(nèi)，比較器cmp2的輸出信號(hào)Vc2成為低電平(箭頭標(biāo)記Y7)。在接收電路30的信號(hào)處理電路33 (圖5)中，檢測出以輸出信號(hào)Vcl的脈沖在先、輸出信號(hào)Vc2的脈沖在后的順序而連續(xù)地輸入了上述信號(hào)的情況。由此，在信號(hào)處理電路33中，判斷為輸入電壓VIN的上升沿被輸入到發(fā)送電路10中的情況，從而輸出電壓VOUT被設(shè)定為高電平(箭頭標(biāo)記Y8)。由此，通過將輸入電壓VIN的時(shí)刻tl處的上升沿復(fù)原為輸出電壓VOUT,從而實(shí)施信號(hào)傳遞。此外，對(duì)延遲控制電路14的作用進(jìn)行說明。通過延遲控制電路14，從而在時(shí)刻tl處的柵極控制信號(hào)SNl的下降沿、和時(shí)刻t2處的柵極控制信號(hào)SPl的上升沿之間形成了延遲時(shí)間DTl的中斷時(shí)間。此外，通過延遲控制電路14，從而在時(shí)刻t3處的柵極控制信號(hào)SPl的下降沿、和時(shí)刻t4處的柵極控制信號(hào)SNl的上升沿之間形成了延遲時(shí)間DTl的中斷時(shí)間。因?yàn)樵谥袛鄷r(shí)間期間內(nèi)，晶體管Pl及NI的雙方均被置于斷開，所以能夠防止直流電流從晶體管Pl向晶體管NI流動(dòng)的情況。下面，對(duì)期間PE2內(nèi)的動(dòng)作進(jìn)行說明。在時(shí)刻t6處，響應(yīng)輸入電壓VIN的下降沿而使脈沖信號(hào)PS2向高電平轉(zhuǎn)化(箭頭標(biāo)記YlI)。響應(yīng)脈沖信號(hào)PS2的上升沿而使柵極控制信號(hào)SN2轉(zhuǎn)化為低電平(箭頭標(biāo)記Y12)。由此，在時(shí)刻t6處晶體管N2被置于斷開。此夕卜，從脈沖信號(hào)PS2的上升沿起以延遲時(shí)間DTl延遲，而使柵極控制信號(hào)SP2轉(zhuǎn)化為高電平(箭頭標(biāo)記Y13)。由此，在時(shí)刻t7處晶體管P2成為導(dǎo)通。此外，在時(shí)刻t7處晶體管Pl被置于斷開，且晶體管NI被置于導(dǎo)通。由此，形成了電源電位VDDL、晶體管P2、節(jié)點(diǎn)ND2、發(fā)送線圈LI、節(jié)點(diǎn)ND1、晶體管NI、接地電位GNDL的電流路徑，且線圈電流Il開始向負(fù)向增加。即，響應(yīng)輸入電壓VIN的下降沿，從而流通有負(fù)向的線圈電流11。從高通濾波器32輸出與線圈電流Il電流的增加率(di/dt)成正比的接收線圈電壓Vd。并且，在接收線圈電壓Vd低于閾值Vthn的期間內(nèi)，比較器cmp2的輸出信號(hào)Vc2成為低電平(箭頭標(biāo)記Y14)。在時(shí)刻t8處，響應(yīng)脈沖信號(hào)PS2的下降沿而使柵極控制信號(hào)SP2向低電平轉(zhuǎn)化(箭頭標(biāo)記Y15)。由此，因?yàn)樵跁r(shí)刻t8處晶體管P2被置于斷開，從而電流路徑被切斷，所以線圈電流Il開始減少。此外，從脈沖信號(hào)PS2的下降沿起以延遲時(shí)間DTl延遲，而使柵極控制信號(hào)SN2向高電平轉(zhuǎn)化(箭頭標(biāo)記Y16)。因此，在時(shí)刻t9處晶體管N2成為導(dǎo)通。從高通濾波器32輸出與線圈電流Il電流的減少率(di/dt)成正比的接收線圈電壓Vd。并且，在接收線圈電壓Vd高于閾值Vthp的期間內(nèi)，比較器cmpl的輸出信號(hào)Vcl成為高電平(箭頭標(biāo)記Y17)。在接收電路30的信號(hào)處理電路33 (圖5)中，檢測出以輸出信號(hào)Vc2的脈沖在先、 輸出信號(hào)Vcl的脈沖在后的順序而被連續(xù)輸入了上述信號(hào)的情況。由此，在信號(hào)處理電路33中，判斷為輸入電壓VIN的下降沿被輸入到發(fā)送電路10中的情況，從而輸出電壓VOUT被設(shè)定為低電平(箭頭標(biāo)記Y18)。由此，通過將輸入電壓VIN的時(shí)刻t6處的下降沿復(fù)原為輸出電壓VOUT，從而實(shí)施信號(hào)傳遞。下面對(duì)實(shí)施例I所涉及的信號(hào)傳遞電路I中的第一效果進(jìn)行說明。作為示例，對(duì)在發(fā)送側(cè)的接地電位GNDL的供給端子和接收側(cè)的接地電位GNDH的供給端子之間施加有共模電壓VCM的情況進(jìn)行說明。此外，對(duì)共模電壓VCM的電壓變化率為(dv/dt)的情況進(jìn)行說明。此外,作為示例,對(duì)發(fā)送側(cè)的接地電位GNDL的電位低于接收側(cè)的接地電位GNDH的電位的情況進(jìn)行說明。首先，為了比較，對(duì)通常的動(dòng)作方法進(jìn)行說明。圖7為，通過通常的方法而使信號(hào)傳遞電路I進(jìn)行了動(dòng)作時(shí)的波形圖。在通常的方法中，在期間PEl內(nèi)，通過將柵極控制信號(hào)SNl維持在低電平、且將柵極控制信號(hào)SN2維持在高電平，從而將晶體管NI維持在斷開狀態(tài)，且將晶體管N2維持在導(dǎo)通狀態(tài)。此外，在期間PE2內(nèi)，通過將柵極控制信號(hào)SNl維持在高電平，且將柵極控制信號(hào)SN2維持在低電平，從而將晶體管NI維持在導(dǎo)通狀態(tài)，且將晶體管N2維持在斷開狀態(tài)。即，在通常的動(dòng)作方法中，晶體管NI及N2不同時(shí)被置于導(dǎo)通狀態(tài)(低阻抗?fàn)顟B(tài))。并且，由于共模電壓VCM，使得寄生電容Ccl、Cc2中流有位移電流i (=CX dv/dt)。在期間PEl中，位移電流i所流過的路徑成為圖2的路徑Ri2。路徑Ri2為，從接收線圈L2的第二端部E22起經(jīng)由寄生電容Cc2、串聯(lián)電阻成分Rs2、第二輸入端子T12、節(jié)點(diǎn)ND2、晶體管N2而到達(dá)接地電位GNDL的路徑。此外，路徑Ri2為關(guān)于變壓器TR而非對(duì)稱的路徑。此外，在期間PE2中，位移電流i所流過的路徑成為圖2的路徑Ri I。路徑Ri I為，從接收線圈L2的第一端部E21起經(jīng)由寄生電容Ce I、串聯(lián)電阻成分Rs I、第一輸入端子T11、節(jié)點(diǎn)ND I、晶體管NI而到達(dá)接地電位GNDL的路徑。此外，路徑Ril為關(guān)于變壓器TR而非對(duì)稱的路徑。當(dāng)通過流通于該非對(duì)稱的路徑中的位移電流i，而使輸入電壓VIN在高電平和低電平之間轉(zhuǎn)換時(shí)，噪聲電壓(=位移電流iX電阻R)會(huì)產(chǎn)生在接收線圈L2側(cè)。于是，因?yàn)樵肼曤妷褐丿B在接收線圈電壓Vd上(圖7中為，區(qū)域All及區(qū)域A12)，所以在接收電路30中有時(shí)會(huì)誤檢測出輸入電壓VIN的上升沿及下降沿。
另一方面，在本申請(qǐng)的動(dòng)作方法(圖6)中，存在如下的期間，S卩，在從期間PEl中的時(shí)刻t4至?xí)r刻t6的期間(區(qū)域Al)、以及從期間PE2中的時(shí)刻t9至?xí)r刻tlO的期間(區(qū)域A2)內(nèi)，柵極控制信號(hào)SNl及SN2共同被設(shè)定為高電平，從而晶體管NI及N2的雙方均被置于導(dǎo)通的期間。在該期間內(nèi)，發(fā)送線圈LI的第一端部Ell及第二端部E12的雙方的電位均被設(shè)定為低阻抗?fàn)顟B(tài)。并且，因?yàn)榈谝欢瞬縀ll及第二端部E12的雙方均被設(shè)定為低阻抗?fàn)顟B(tài)，所以通過共模電壓VCM而產(chǎn)生的位移電流i會(huì)在路徑Ril和路徑Ri2的雙方的路徑中流通。即，在本申請(qǐng)的信號(hào)傳遞電路I中，如圖7的通常的動(dòng)作方法所示，位移電流的電流路徑不會(huì)成為路徑Ri2和Ril中的任何一方。于是，通過變壓器TR能夠使位移電流i的電流路徑對(duì)稱。由此，因?yàn)橄嗷シ聪虻奈灰齐娏髁魍ㄓ诮邮站€圈L2的兩端處，所以能夠抵消位移電流的影響。由此，能夠抑制在接收線圈L2側(cè)產(chǎn)生噪聲電壓的情況(圖7中為，區(qū)域A3及區(qū)域A4)。由此，因?yàn)槟軌蛞种圃肼曤妷褐丿B在接收線圈電壓Vd上的情況，所以在接收電路30中能夠更準(zhǔn)確地檢測出輸入電壓VIN的上升沿及下降沿。
此外，對(duì)實(shí)施例I所涉及的信號(hào)傳遞電路I中的第二效果進(jìn)行說明。當(dāng)使變壓器TR小型化時(shí)，因?yàn)殡S著結(jié)合系數(shù)的惡化，接收信號(hào)成分也會(huì)惡化，所以信號(hào)傳遞將變得困難。因此，在實(shí)施例I的信號(hào)傳遞電路I中，通過使接收線圈L2的匝數(shù)多于發(fā)送線圈LI的匝數(shù)，從而能夠使接收線圈L2的電感增加，進(jìn)而提高接收信號(hào)的強(qiáng)度。由此，能夠?qū)崿F(xiàn)變壓器TR的小型化，且能夠?qū)崿F(xiàn)信號(hào)傳遞電路I的低成本化。另外，因?yàn)楫?dāng)增加接收線圈L2的匝數(shù)時(shí)，串聯(lián)電阻成分Rs3、Rs4也會(huì)增加，所以因共模電壓VCM而產(chǎn)生的噪聲電壓也會(huì)增力口。但是，在實(shí)施例I的信號(hào)傳遞電路I中，因?yàn)槟軌驅(qū)σ蚬材ｋ妷篤CM而產(chǎn)生的噪聲電壓的產(chǎn)生本身進(jìn)行抑制，所以能夠增加接收線圈L2的匝數(shù)。實(shí)施例2參照附圖，對(duì)本申請(qǐng)的實(shí)施例2進(jìn)行說明。在圖8中圖示了實(shí)施例2所涉及的發(fā)送電路IOa的詳細(xì)電路圖。另外，因?yàn)樽儔浩鱐R、接收電路30的結(jié)構(gòu)與實(shí)施例I (圖2)相同，所以在此省略詳細(xì)的說明。發(fā)送電路IOa具備開關(guān)控制電路20a、逆變器15及16、緩沖器17及18、H橋電路19a。此外，開關(guān)控制電路20a具備脈沖發(fā)生器11及12、逆變器13、延遲控制電路14a。延遲控制電路14a將電源電位VDDL作為柵極控制信號(hào)SN3來進(jìn)行輸出。另外，因?yàn)檠舆t控制電路14a的其他結(jié)構(gòu)和實(shí)施例I的延遲控制電路14 (圖2)相同，所以在此省略詳細(xì)的說明。H橋電路19a具備晶體管Pl及P2、晶體管NI至N4。晶體管Pl及P2為PMOS晶體管，晶體管NI至N4為NMOS晶體管。H橋電路19a為在實(shí)施例I的H橋電路19 (圖2)中增加了晶體管N3、N4而構(gòu)成的結(jié)構(gòu)。晶體管N3和晶體管NI并聯(lián)連接。晶體管N3的漏極端子與節(jié)點(diǎn)NDl相連接。在晶體管N3的源極端子上輸入有接地電位GNDL，且在柵極端子上輸入有柵極控制信號(hào)SN3。晶體管N3常時(shí)被置于導(dǎo)通狀態(tài)。晶體管N4和晶體管N2并聯(lián)連接。晶體管N4的漏極端子與節(jié)點(diǎn)ND2相連接。在晶體管N4的源極端子上輸入有接地電位GNDL，且在柵極端子上輸入有柵極控制信號(hào)SN3。晶體管N4常時(shí)被置于導(dǎo)通狀態(tài)。晶體管N3的尺寸被設(shè)定為，與晶體管NI的尺寸相比較小。由此，晶體管N3的導(dǎo)通時(shí)的阻抗被設(shè)定為，與晶體管NI的導(dǎo)通時(shí)的阻抗相比較高。通過這種方式，能夠在晶體管Pl被置于導(dǎo)通的期間內(nèi)減少從晶體管Pl流向N3的直通電流。此外，晶體管N4的尺寸被設(shè)定為，與晶體管N2的尺寸相比較小。由此，晶體管N4的導(dǎo)通時(shí)的阻抗被設(shè)定為，與晶體管N2的導(dǎo)通時(shí)的阻抗相比較高。通過這種方式，能夠在晶體管P2被置于導(dǎo)通的期間內(nèi)減小從晶體管P2流向N4的直通電流。另外，雖然越減小晶體管N3、N4的尺寸，則越能夠減小直通電流，但是后述的噪聲電壓的產(chǎn)生抑制效果會(huì)越弱。由此，需要取得直通電流的容許值和噪聲電壓的容許值之間的平衡，而決定晶體管N3、N4的尺寸。例如，優(yōu)選為將晶體管N3及N4的尺寸設(shè)定在晶體管NI及N2的尺寸的1/10 1/50左右。另外，因?yàn)槠渌慕Y(jié)構(gòu)和實(shí)施例I的H橋電路19(圖2)相同，所以在此省略詳細(xì)的說明。
下面對(duì)實(shí)施例2所涉及的發(fā)送電路IOa的效果進(jìn)行說明。對(duì)于晶體管Pl和NI的驅(qū)動(dòng)，需要經(jīng)過晶體管Pl及NI的雙方被置于斷開的中斷時(shí)間。這是為了防止直通電流從晶體管Pl流向NI的情況。但是，當(dāng)晶體管N3置于斷開狀態(tài)時(shí)，在中斷時(shí)間期間內(nèi)，發(fā)送線圈LI的第一端部Ell的電位將成為高阻抗?fàn)顟B(tài)。于是，在中斷時(shí)間期間內(nèi)產(chǎn)生的位移電流i僅流通在路徑Ri2內(nèi)。因?yàn)槁窂絉i2是關(guān)于變壓器TR非對(duì)稱的電流路徑，所以將產(chǎn)生噪聲電壓。以同樣的方式，在晶體管P2和N2的驅(qū)動(dòng)中，也需要經(jīng)過晶體管P2及N2的雙方被置于斷開的中斷時(shí)間。并且，當(dāng)晶體管N4處于斷開狀態(tài)時(shí)，在中斷時(shí)間期間內(nèi)產(chǎn)生的位移電流i僅流通于路徑Ril內(nèi)，且產(chǎn)生噪聲電壓。從上述說明中可以得知，中斷時(shí)間越長，則越容易受到噪聲電壓的影響。但是，在實(shí)施例2的發(fā)送電路IOa中，晶體管N3及N4常時(shí)被置于導(dǎo)通狀態(tài)。因此，能夠?qū)l(fā)送線圈LI的第一端部Ell及第二端部E12的雙方均始終維持在低阻抗?fàn)顟B(tài)下。通過這種方式，而使由共模電壓VCM產(chǎn)生的位移電流i流通于路徑Rila和路徑Ri2a (圖8)的雙方的路徑內(nèi)。于是，因?yàn)槲灰齐娏鱥的電流路徑關(guān)于變壓器TR而成為對(duì)稱，所以能夠抑制在接收線圈L2側(cè)產(chǎn)生噪聲電壓的情況。通過這種方式，能夠在接收電路30中始終抑制由共模電壓VCM引起的噪聲電壓的產(chǎn)生。由此，能夠?qū)χ袛鄷r(shí)間期間的長度自由地進(jìn)行設(shè)定。此外，在發(fā)送電路IOa中，由晶體管N3形成路徑Rila，且由晶體管N4形成路徑Ri2a。以這種方式，能夠通過利用與制造晶體管NI與N2的工序相同的工序，來制作路徑Rila、Ri2a。因此，因?yàn)椴恍枰硗鉁?zhǔn)備用于形成路徑Rila、Ri2a的專用的工序等，所以能夠使電路設(shè)計(jì)與制造工序簡化。實(shí)施例3參照附圖，對(duì)本申請(qǐng)的實(shí)施例3進(jìn)行說明。在圖9中圖示了實(shí)施例3所涉及的發(fā)送電路IOb的詳細(xì)電路圖。另外，因?yàn)樽儔浩鱐R、接收電路30的結(jié)構(gòu)與實(shí)施例I (圖2)相同，所以在此省略詳細(xì)的說明。發(fā)送電路IOb具備開關(guān)控制電路20b、逆變器15、16、57、58、緩沖器17、18、53至56、H橋電路19b。此外，開關(guān)控制電路20b具備脈沖發(fā)生器11及12、逆變器13、延遲控制電路14b。延遲控制電路14b具備上升延遲電路21至24、27及28、51及52、逆變器25及26。在上升延遲電路27中輸入有脈沖信號(hào)PS1，且輸出有柵極控制信號(hào)SPlb。在下降延遲電路51中輸入有脈沖信號(hào)PS1，且輸出有延遲脈沖信號(hào)PS1D。在上升延遲電路22中輸入有延遲脈沖信號(hào)PS1D，且輸出有柵極控制信號(hào)SPl。在逆變器25中輸入有延遲脈沖信號(hào)PS1D，且輸出有反相延遲脈沖信號(hào)PS1DB。在上升延遲電路23中輸入有反相延遲脈沖信號(hào)PS1DB，且輸出有柵極控制信號(hào)SNl。此外，在上升延遲電路28中輸入有脈沖信號(hào)PS2，且輸出有柵極控制信號(hào)SP2b。在下降延遲電路52中輸入有脈沖信號(hào)PS2，且輸出有延遲脈沖信號(hào)PS2D。在上升延遲電路21中輸入有延遲脈沖信號(hào)PS2D，且輸出有柵極控制信號(hào)SP2。在逆變器26中輸入有延遲脈沖信號(hào)PS2D，且輸出有反相延遲脈沖信號(hào)PS2DB。在上升延遲電路24中輸入有反相延遲脈沖信號(hào)PS2DB，且輸出有柵極控制信號(hào)SN2。
在圖10中，圖示了下降延遲電路51的框圖。下降延遲電路51具備逆變器45、電容器46、施密特觸發(fā)逆變器47。逆變器45具備作為PMOS晶體管的晶體管P45、和作為NMOS晶體管的晶體管N45。晶體管N45的尺寸被設(shè)定為，大于晶體管P45的尺寸。因此，晶體管N45的導(dǎo)通時(shí)的阻抗被設(shè)定為，低于晶體管P45的導(dǎo)通時(shí)的阻抗。在逆變器45的輸入端子上輸入有脈沖信號(hào)PSl。在電容器46的第一端上連接有逆變器45的輸出端子、和施密特觸發(fā)逆變器47的輸入端子。在電容器42的第二端上輸入有接地電位GNDL。從施密特觸發(fā)逆變器47輸出有延遲柵極控制信號(hào)PS1D。在圖11中，圖示了下降延遲電路51的動(dòng)作波形圖。當(dāng)在時(shí)刻t51處，脈沖信號(hào)PSl從低電平向高電平轉(zhuǎn)化時(shí)，通過電容器46、晶體管N45、接地電位GNDL的電流路徑而使電容器42被放電。同樣，當(dāng)在時(shí)刻t52處，脈沖信號(hào)PSl從高電平向低電平轉(zhuǎn)化時(shí)，通過電源電位VDDL、晶體管P45、電容器46的電流路徑而使電容器46被充電。并且，晶體管N45的導(dǎo)通時(shí)的阻抗被設(shè)定為，低于晶體管P45的導(dǎo)通時(shí)的阻抗。由此，與電容器46的放電時(shí)間相比，能夠延長充電時(shí)間。通過這種方式，下降延遲電路51能夠?qū)嵤┤缦聞?dòng)作，即，將脈沖信號(hào)PSl的下降沿以與延遲時(shí)間DT2相對(duì)應(yīng)的量延遲而進(jìn)行輸出，且上升沿在不延遲的條件下進(jìn)行輸出。此外，延遲時(shí)間DT2的長度能夠通過對(duì)晶體管P45的電阻值和電容器46的電容值進(jìn)行調(diào)節(jié)從而設(shè)定為任意的值。另外，因?yàn)橄陆笛舆t電路52的結(jié)構(gòu)也和下降延遲電路51相同，所以在此省略詳細(xì)的說明。此外，因?yàn)檠舆t控制電路14b的其他的結(jié)構(gòu)和實(shí)施例I的延遲控制電路14 (圖2)相同，所以在此省略詳細(xì)的說明。H 橋電路 19b (圖 9)具備晶體管 Pl、P2、Plb、P2b、Nl、N2。晶體管 Plb、P2b 為 PMOS晶體管。H橋電路19B具有，與實(shí)施例I的H橋電路19 (圖2)相比增加了晶體管Plb、P2b的結(jié)構(gòu)。晶體管Plb和晶體管Pl并聯(lián)連接。晶體管Plb的漏極端子被連接在節(jié)點(diǎn)NDl上。在晶體管Plb的源極端子上輸入有電源電位VDDL。在晶體管Plb的柵極端子上，經(jīng)由緩沖器53而輸入有通過逆變器57被反相而成的柵極控制信號(hào)SPlb。晶體管Plb在柵極控制信號(hào)SPlb為高電平時(shí)成為導(dǎo)通狀態(tài)，且在柵極控制信號(hào)SPlb為低電平時(shí)成為斷開狀態(tài)。晶體管P2b和晶體管P2并聯(lián)連接。晶體管P2b的漏極端子被連接在節(jié)點(diǎn)ND2上。在晶體管P2b的源極端子上輸入有電源電位VDDL。在晶體管P2b的柵極端子上，經(jīng)由緩沖器55而輸入有通過逆變器58被反相而成的柵極控制信號(hào)SP2b。晶體管Plb的尺寸被設(shè)定為，小于晶體管Pl的尺寸。由此，晶體管Plb的導(dǎo)通時(shí)的阻抗被設(shè)定為，高于晶體管Pl的導(dǎo)通時(shí)的阻抗。同樣，晶體管P2b的尺寸被設(shè)定為，小于晶體管P2的尺寸。由此，晶體管P2b的導(dǎo)通時(shí)的阻抗被設(shè)定為，高于晶體管P2的導(dǎo)通時(shí)的阻抗。另外，因?yàn)镠橋電路19b的其他的結(jié)構(gòu)和實(shí)施例I的H橋電路19 (圖2)相同，所以在此省略詳細(xì)的說明。利用圖12的動(dòng)作波形圖，來對(duì)發(fā)送電路IOb的動(dòng)作進(jìn)行說明。期間PEl為輸入電壓VIN為高電平的期間，且期間PE2為輸入電壓VIN為低電平的期間。另外，通過延遲控制電路14b的上升延遲電路21至24、27、28而形成與延遲時(shí)間DTl相對(duì)應(yīng)的量的中斷時(shí)間。中斷時(shí)間形成的機(jī)理和在實(shí)施例I中所說明的機(jī)理相同。因此，在圖12中，為了使說明易于理解，省略了對(duì)中斷時(shí)間的記載而進(jìn)行說明。下面對(duì)期間PEl的動(dòng)作進(jìn)行說明。在時(shí)刻t21處，響應(yīng)輸入電壓VIN的上升沿，而使脈沖信號(hào)PSl向高電平轉(zhuǎn)化(箭頭標(biāo)記Y20)。響應(yīng)脈沖信號(hào)PSl的上升沿，而使柵極控制信號(hào)SPl及SPlb同時(shí)向高電平轉(zhuǎn)化(箭頭標(biāo)記Y21)。由此，晶體管Pl及Plb被置于導(dǎo)通。此外，響應(yīng)脈沖信號(hào)PSl的上升沿，而使柵極控制信號(hào)SNl向低電平轉(zhuǎn)化。由此，晶體管NI被置于斷開。通過這種方式而形成了經(jīng)過晶體管Pl的第一電流路徑、和經(jīng)過晶體管 Plb的第二電流路徑。第一電流路徑為，從電源電位VDDL起經(jīng)由晶體管P1、節(jié)點(diǎn)ND1、變壓器TR、節(jié)點(diǎn)ND2、晶體管N2而到達(dá)接地電位GNDL的路徑。此外，第二電流路徑為，從電源電位VDDL起經(jīng)由晶體管Plb、節(jié)點(diǎn)ND1、變壓器TR、節(jié)點(diǎn)ND2、晶體管N2而到達(dá)接地電位GNDL的路徑。并且，在第一電流路徑及第二電流路徑的雙方的路徑內(nèi)流通有線圈電流II。此時(shí)，因?yàn)樵趦蓚€(gè)路徑內(nèi)流通有線圈電流II，所以電流路徑的合成阻抗被置于較低狀態(tài)。由此，線圈電流Il的增加率(di/dt)變大。在接收線圈L2中，與流通于發(fā)送線圈LI內(nèi)的線圈電流Il的增加率成正比，而能夠獲得接收線圈電壓Vd (箭頭標(biāo)記Y22)。接收線圈電壓Vd的波形成為向圖中上側(cè)突出的山形形狀，且該振幅成為振幅AMl。并且，當(dāng)通過cmpl而檢測出接收線圈電壓Vd高于閾值Vthp的情況時(shí)，在接收電路30中判斷為產(chǎn)生了正向(圖2中為，與線圈電流Il的箭頭標(biāo)記相同的方向)的線圈電流II。通過這種方式，從而檢測出輸入電壓VIN的上升沿被輸入到發(fā)送電路10中的情況，進(jìn)而使輸出電壓VOUT被置于高電平(箭頭標(biāo)記Y23)。在時(shí)刻t22處，響應(yīng)脈沖信號(hào)PSl的下降沿，而使柵極控制信號(hào)SPlb向低電平轉(zhuǎn)化(箭頭標(biāo)記Y24)。由此，因?yàn)榫w管Plb被置于斷開，且第二電流路徑被切斷，所以線圈電流Il的電流路徑僅被設(shè)定為第一電流路徑這一個(gè)路徑。于是，因?yàn)殡娏髀窂降暮铣勺杩贡辉O(shè)定為較高的狀態(tài)，所以線圈電流Il開始減少。此外，在時(shí)刻t23處，從脈沖信號(hào)PSlb的下降沿起以延遲時(shí)間DT2延遲，而使柵極控制信號(hào)SPl向低電平轉(zhuǎn)化。由此，晶體管Pl被置于斷開，從而第一電流路徑被切斷。由此，因?yàn)榈谝浑娏髀窂郊暗诙娏髀窂降碾p方均被切斷，所以線圈電流Ii以更大的斜率而開始減少。此外，在時(shí)刻t23處，通過使柵極控制信號(hào)SNl向高電平轉(zhuǎn)化，從而將晶體管NI置于導(dǎo)通。并且，在時(shí)刻t24處，線圈電流Il成為O。從高通濾波器32中，與線圈電流Il的減少率(di/dt)成正比而能夠得到接收線圈電壓Vd (箭頭標(biāo)記Y25)。接收線圈電壓Vd的波形成為向圖中下側(cè)突出的谷形形狀，且該振幅成為振幅AM2。并且，相對(duì)于從時(shí)刻t21至t22的線圈電流Il的增加斜率，從時(shí)刻t22至t24的線圈電流Ii的減少斜率被設(shè)定為較小。由此，在接收線圈電壓Vd中，與線圈電流Il的增加時(shí)的振幅AMl相比，線圈電流11減少時(shí)的振幅AM2減小。另外，晶體管Pl的尺寸被設(shè)定為，大于晶體管Plb的尺寸。并且，晶體管Plb先被置于斷開，且晶體管Pl后被置于斷開。由此，能夠?qū)臅r(shí)刻t22至t23的線圈電流Il的減少率控制為，小于從時(shí)刻t23至t24的線圈電流Il的減少率。另外，在期間PE2內(nèi)也實(shí)施與期間PEl相同的動(dòng)作。由此，與從時(shí)刻t26至t27的線圈電流Il的增加斜率相比，從時(shí)刻t27至t29的線圈電流Il的減少斜率被設(shè)定為較小。由此,在接收線圈電壓Vd中，線圈電流Il的減少時(shí)的振幅AM2小于線圈電流Il的增加時(shí)的振幅AMl。另外，因?yàn)槠陂gPE2內(nèi)的動(dòng)作內(nèi)容和期間PEl內(nèi)的動(dòng)作內(nèi)容相同，所以在此省略詳細(xì)的說明。
下面對(duì)實(shí)施例3所涉及的發(fā)送電路IOa的效果進(jìn)行說明。接收線圈電壓Vd與流通于發(fā)送線圈LI內(nèi)的線圈電流Il的時(shí)間變化率(di/dt)成正比。并且，在期間PEl內(nèi)，將晶體管Pl及Plb控制成，在導(dǎo)通時(shí)(時(shí)刻t21)同時(shí)置于導(dǎo)通，且在斷開時(shí)于不同的正時(shí)(時(shí)刻t22、t23)處置于斷開。此外，同樣，在期間PE2內(nèi)，將晶體管P2及P2a控制成，在導(dǎo)通時(shí)(時(shí)刻t21)同時(shí)置于導(dǎo)通，且在斷開時(shí)于不同的正時(shí)(時(shí)刻t22、t23)處置于斷開。于是，能夠?qū)⒘魍ㄓ诎l(fā)送線圈LI內(nèi)的線圈電流Il的時(shí)間變化率控制成，晶體管的斷開時(shí)的減少率小于晶體管的導(dǎo)通時(shí)的增加率。通過這種方式，能夠使晶體管的導(dǎo)通時(shí)產(chǎn)生的接收線圈電壓Vd的振幅AMl大于晶體管的斷開時(shí)產(chǎn)生的接收線圈電壓Vd的振幅AM2。由此，能夠?qū)⑴c輸入電壓VIN的上升時(shí)(時(shí)刻t21)相對(duì)應(yīng)而在接收線圈電壓Vd中呈現(xiàn)出的波形設(shè)定為，具有較大的振幅的山形形狀(從時(shí)刻t21至t22)。此外，能夠?qū)⑴c輸入電壓VIN的下降時(shí)(時(shí)刻t26)相對(duì)應(yīng)而在接收線圈電壓Vd中呈現(xiàn)出的波形設(shè)定為，具有較大的振幅的谷形形狀(時(shí)刻t26至t27)。于是，通過利用具有閾值Vthp的比較器cmpl來檢測出接收線圈電壓Vd高于閾值Vthp的情況,從而能夠檢測出輸入電壓VIN的上升的情況。此外,通過利用具有閾值Vth的比較器cmp2來檢測出接收線圈電壓Vd低于閾值Vthn的情況，從而能夠檢測出輸入電壓VIN的下降的情況。由此，在接收線圈L2中，能夠使晶體管的導(dǎo)通的情況容易檢測。通過這種方式，能夠更可靠地復(fù)原輸出電壓V0UT。此外，在通過將晶體管緩慢地置于斷開，從而對(duì)流通于發(fā)送線圈LI內(nèi)的線圈電流Il的時(shí)間變化率進(jìn)行控制時(shí)，通常情況下需要利用晶體管的導(dǎo)通/斷開電壓的中間電位。因?yàn)橹虚g點(diǎn)位是晶體管不穩(wěn)定的狀態(tài)，所以有時(shí)會(huì)產(chǎn)生噪音，從而誤傳遞信號(hào)。另一方面，因?yàn)楸旧暾?qǐng)的發(fā)送電路IOb不需要實(shí)施將晶體管緩慢地置于斷開的控制，所以不需要利用晶體管的導(dǎo)通/斷開電壓的中間電位。由此，因?yàn)槟軌蛟诰w管穩(wěn)定的狀態(tài)下實(shí)現(xiàn)對(duì)流通于發(fā)送線圈LI內(nèi)的線圈電流Il的時(shí)間變化率的控制，所以能夠抑制噪音的產(chǎn)生。雖然在上文中對(duì)本申請(qǐng)的具體例詳細(xì)地進(jìn)行了說明，但是這些只不過是例示，而并不是對(duì)專利的權(quán)利要求進(jìn)行限定的說明。在專利權(quán)利要求所記載的技術(shù)中包括對(duì)上文例示的具體示例施以各種變形、變更的技術(shù)。在實(shí)施例2的H橋電路19a中設(shè)定為，具備與晶體管NI并聯(lián)連接的晶體管N3、和與晶體管N2并聯(lián)連接的晶體管N4。并且設(shè)定為，將晶體管N3及N4常時(shí)控制在導(dǎo)通狀態(tài)。在此，如圖13的H橋電路19c所示，可以在晶體管N3、N4的漏極端子上增加電阻R3、R4。通過這種方式，能夠?qū)⒕w管N3、N4的導(dǎo)通時(shí)的阻抗設(shè)定為較高。由此，能夠?qū)木w管Pl流向晶體管N3的直通電流、與從晶體管P2流向晶體管N4的直通電流的值設(shè)定為充分小。此外，能夠通過電阻R3、R4而對(duì)晶體管N3、N4的導(dǎo)通時(shí)的阻抗進(jìn)行調(diào)節(jié)。由此，不需要通過晶體管的尺寸調(diào)節(jié)來對(duì)導(dǎo)通時(shí)的阻抗進(jìn)行調(diào)節(jié)。通過這種方式，能夠?qū)w管N3、N4的尺寸任意地進(jìn)行設(shè)定。此外，雖然在圖13的H橋電路19c中，對(duì)具備常時(shí)被置于導(dǎo)通的晶體管N3、N4的情況進(jìn)行了說明，但是并不限定于這種方式。在H橋電路19c中可以采用如下的結(jié)構(gòu)，即，不具備晶體管N3而僅通過電阻R3來將節(jié)點(diǎn)NDl連接在接地電位GNDL上的結(jié)構(gòu)。此外，也可以采用如下的結(jié)構(gòu)，即，不具備晶體管N4而僅通過電阻R4來將節(jié)點(diǎn)NDl連接在接地電位GNDL上的結(jié)構(gòu)。通過這種方式，也能夠?qū)l(fā)送線圈LI的第一端部Ell及第二端部E12的雙方始終維持在低阻抗?fàn)顟B(tài)。此外，雖然在實(shí)施例I (圖6)中，對(duì)在期間PEl中的從時(shí)刻t4至?xí)r刻t6的期間(區(qū)域Al)、以及期間PE2中的從時(shí)刻t9至?xí)r刻tlO的期間(區(qū)域A2)內(nèi)，實(shí)施將晶體管NI及N2的雙方置于導(dǎo)通的控制的情況進(jìn)行了說明，但是并不限于這種方式。在這些期間內(nèi)， 也可以實(shí)施將晶體管Pl及P2的雙方置于導(dǎo)通的控制。通過這種方式，也能夠達(dá)成將發(fā)送線圈LI的兩端電位設(shè)定為低阻抗的目的。但是，在這些期間內(nèi)更優(yōu)選為，使晶體管NI及N2置于導(dǎo)通。其理由為，晶體管NI及N2的源極電壓通過接地電位GNDL而被設(shè)定為固定。由此，因?yàn)榧词乖谛盘?hào)傳遞電路I的起動(dòng)時(shí)和下降時(shí)等的、電源電位VDDL不穩(wěn)定的狀態(tài)下，也能夠使晶體管NI及N2可靠地工作，所以能夠期待H橋電路19的穩(wěn)定的工作。此外，雖然在實(shí)施例2中，對(duì)將發(fā)送線圈LI的兩端的電位始終維持在接地電位GNDL上的情況進(jìn)行了說明，但是并不限定于這種方式。可以將發(fā)送線圈LI的兩端的電位始終維持在電源電位VDDL上。通過這種方式，也能夠達(dá)成將發(fā)送線圈LI的兩端電位設(shè)定為較低的阻抗的目的。由此，能夠獲得如下這種本申請(qǐng)的效果，即，對(duì)由共模電壓VCM引起的噪聲電壓的產(chǎn)生進(jìn)行抑制。此外，雖然在實(shí)施例3中，對(duì)在晶體管Pl上并聯(lián)連接一個(gè)晶體管Plb，且在晶體管P2上并聯(lián)連接一個(gè)晶體管P2b的情況進(jìn)行了說明，但是并不限定于這種方式。也可以在晶體管Pl上并聯(lián)連接兩個(gè)以上的晶體管，且在晶體管P2上并聯(lián)連接兩個(gè)以上的晶體管。并且，可以將已并聯(lián)連接的晶體管分別于不同的正時(shí)處置于斷開。通過這種方式，能夠?qū)€圈電流Il的時(shí)間變化率細(xì)致地進(jìn)行控制。此外，如果使與晶體管Pl及P2并聯(lián)連接的晶體管的尺寸各自不同，則能夠更細(xì)致地實(shí)施對(duì)線圈電流Il的時(shí)間變化率的控制。此外，雖然在實(shí)施例3中，對(duì)通過將晶體管Pl及Plb在導(dǎo)通時(shí)同時(shí)置于導(dǎo)通，且在斷開時(shí)于不同的正時(shí)處置于斷開，從而對(duì)斷開時(shí)的時(shí)間變化率進(jìn)行控制的情況進(jìn)行了說明，但是并不限定于這種方式。也可以通過將晶體管Pi及Pib在導(dǎo)通時(shí)于不同的正時(shí)處置于導(dǎo)通，且在斷開時(shí)同時(shí)置于斷開，從而對(duì)導(dǎo)通時(shí)的時(shí)間變化率進(jìn)行控制。此外，在本說明書或附圖中進(jìn)行了說明的技術(shù)要素為，以單獨(dú)或者各種組合的方式而發(fā)揮技術(shù)上的有用性的要素，而并不限定于申請(qǐng)時(shí)權(quán)利要求項(xiàng)中所記載的組合。此外，在本說明書或附圖中例示的技術(shù)為，能夠同時(shí)達(dá)成多個(gè)目的的技術(shù)，且為達(dá)成其中的一個(gè)目的本身也具有技術(shù)上的有用性的技術(shù)。符號(hào)說明11、12脈沖發(fā)生器；
20開關(guān)控制電路；21 24、27、28 延遲電路；25、26 逆變器；LI發(fā)送線圈；L2接收線圈；Ell 第一端部；E12 第二端部；VDDL 電源電位；
GNDL接地電位；Pl、P2、Plb、P2b、Nl、N2 晶體管；VIN輸入電壓；VOUT輸出電壓。
權(quán)利要求
1.一種信號(hào)傳遞裝置，其具備發(fā)送線圈和接收線圈，且發(fā)送線圈和接收線圈被電絕緣，并且從發(fā)送線圈向接收線圈傳遞信號(hào)， 所述信號(hào)傳遞裝置的特征在于， 具備 上側(cè)第一開關(guān)，其被連接在發(fā)送線圈的第一端部和高基準(zhǔn)電位的供給端子之間； 下側(cè)第一開關(guān)，其被連接在第一端部和低基準(zhǔn)電位的供給端子之間； 上側(cè)第二開關(guān)，其被連接在發(fā)送線圈的第二端部和高基準(zhǔn)電位的供給端子之間； 下側(cè)第二開關(guān)，其被連接在第二端部和低基準(zhǔn)電位的供給端子之間； 開關(guān)控制部，其對(duì)上側(cè)第一開關(guān)、下側(cè)第一開關(guān)、上側(cè)第二開關(guān)、下側(cè)第二開關(guān)中的各個(gè)開關(guān)進(jìn)行控制， 并且，開關(guān)控制部實(shí)施第一控制和第二控制，其中，所述第一控制為，通過將上側(cè)第一開關(guān)和下側(cè)第二開關(guān)置于導(dǎo)通并將上側(cè)第二開關(guān)和下側(cè)第一開關(guān)置于斷開，從而使發(fā)送線圈中于第一方向上產(chǎn)生線圈電流，之后響應(yīng)將上側(cè)第一開關(guān)置于斷開的情況而將下側(cè)第一開關(guān)置于導(dǎo)通；所述第二控制為，通過將上側(cè)第一開關(guān)和下側(cè)第二開關(guān)置于斷開并將上側(cè)第二開關(guān)和下側(cè)第一開關(guān)置于導(dǎo)通，從而使發(fā)送線圈中于第二方向上產(chǎn)生線圈電流，之后響應(yīng)將上側(cè)第二開關(guān)置于斷開的情況而將下側(cè)第二開關(guān)置于導(dǎo)通。
2.如權(quán)利要求I所述的信號(hào)傳遞裝置，其特征在于， 開關(guān)控制部還具備 第一脈沖輸出部，其檢測出所輸入的信號(hào)的上升沿而輸出第一脈沖信號(hào)； 第二脈沖輸出部，其檢測出所輸入的信號(hào)的下降沿而輸出第二脈沖信號(hào)； 第一反相部，其生成使第一脈沖信號(hào)反相而成的反相第一脈沖信號(hào)； 第二反相部，其生成使第二脈沖信號(hào)反相而成的反相第二脈沖信號(hào)， 第一脈沖信號(hào)被供給至上側(cè)第一開關(guān)，反相第一脈沖信號(hào)被供給至下側(cè)第一開關(guān)， 并且，第二脈沖信號(hào)被供給至上側(cè)第二開關(guān)，反相第二脈沖信號(hào)被供給至下側(cè)第二開關(guān)。
3.如權(quán)利要求2所述的信號(hào)傳遞裝置，其特征在于， 開關(guān)控制部還具備延遲電路，所述延遲電路為，使第一脈沖信號(hào)、第二脈沖信號(hào)、反相第一脈沖信號(hào)、反相第二脈沖信號(hào)的上升沿延遲預(yù)定時(shí)間的電路， 從延遲電路中輸出的第一脈沖信號(hào)及第二脈沖信號(hào)被供給至上側(cè)第一開關(guān)及上側(cè)第二開關(guān)， 從延遲電路中輸出的反相第一脈沖信號(hào)及反相第二脈沖信號(hào)被供給至下側(cè)第一開關(guān)及下側(cè)第二開關(guān)。
4.如權(quán)利要求I至權(quán)利要求3中的任意一項(xiàng)所述的信號(hào)傳遞裝置，其特征在于， 還具備 下側(cè)第一電流路徑，其與下側(cè)第一開關(guān)并聯(lián)連接； 下側(cè)第二電流路徑，其與下側(cè)第二開關(guān)并聯(lián)連接， 下側(cè)第一電流路徑的阻抗被設(shè)定為，與下側(cè)第一開關(guān)的導(dǎo)通時(shí)的阻抗相比較高， 下側(cè)第二電流路徑的阻抗被設(shè)定為，與下側(cè)第二開關(guān)的導(dǎo)通時(shí)的阻抗相比較高。
5.如權(quán)利要求4所述的信號(hào)傳遞裝置，其特征在于，下側(cè)第一開關(guān)、下側(cè)第二開關(guān)、下側(cè)第一電流路徑、下側(cè)第二電流路徑各自具備N溝道金屬氧化物半導(dǎo)體晶體管， 下側(cè)第一電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管的尺寸被設(shè)定為，與下側(cè)第一開關(guān)的N溝道金屬氧化物半導(dǎo)體晶體管的尺寸相比較小， 下側(cè)第二電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管的尺寸被設(shè)定為，與下側(cè)第二開關(guān)的N溝道金屬氧化物半導(dǎo)體晶體管的尺寸相比較小， 開關(guān)控制部將下側(cè)第一電流路徑及下側(cè)第二電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管常時(shí)控制為導(dǎo)通狀態(tài)。
6.如權(quán)利要求4或權(quán)利要求5所述的信號(hào)傳遞裝置，其特征在于， 下側(cè)第一開關(guān)、下側(cè)第二開關(guān)、下側(cè)第一電流路徑、下側(cè)第二電流路徑各自具備N溝道金屬氧化物半導(dǎo)體晶體管， 下側(cè)第一電流路徑還具備第一電阻，所述第一電阻被連接在N溝道金屬氧化物半導(dǎo)體晶體管的漏極端子上， 下側(cè)第二電流路徑還具備第二電阻，所述第二電阻被連接在N溝道金屬氧化物半導(dǎo)體晶體管的漏極端子上， 開關(guān)控制部將下側(cè)第一電流路徑及下側(cè)第二電流路徑的N溝道金屬氧化物半導(dǎo)體晶體管常時(shí)控制為導(dǎo)通狀態(tài)。
7.如權(quán)利要求I至權(quán)利要求3中的任意一項(xiàng)所述的信號(hào)傳遞裝置，其特征在于， 還具備 并聯(lián)第一開關(guān)，其與上側(cè)第一開關(guān)并聯(lián)連接； 并聯(lián)第二開關(guān)，其與上側(cè)第二開關(guān)并聯(lián)連接， 在第一控制中，開關(guān)控制部實(shí)施如下的控制，即，將上側(cè)第一開關(guān)和并聯(lián)第一開關(guān)同時(shí)置于導(dǎo)通，之后將上側(cè)第一開關(guān)和并聯(lián)第一開關(guān)在不同的正時(shí)置于斷開， 在第二控制中，開關(guān)控制部實(shí)施如下的控制，即，將上側(cè)第二開關(guān)和并聯(lián)第二開關(guān)同時(shí)置于導(dǎo)通，之后將上側(cè)第二開關(guān)和并聯(lián)第二開關(guān)在不同的正時(shí)置于斷開。
8.如權(quán)利要求7所述的信號(hào)傳遞裝置，其特征在于， 上側(cè)第一開關(guān)、并聯(lián)第一開關(guān)、上側(cè)第二開關(guān)、并聯(lián)第二開關(guān)各自具備P溝道金屬氧化物半導(dǎo)體晶體管， 并聯(lián)第一開關(guān)的P溝道金屬氧化物半導(dǎo)體晶體管的尺寸被設(shè)定為，與上側(cè)第一開關(guān)的P溝道金屬氧化物半導(dǎo)體晶體管的尺寸相比較小， 并聯(lián)第二開關(guān)的P溝道金屬氧化物半導(dǎo)體晶體管的尺寸被設(shè)定為，與上側(cè)第二開關(guān)的P溝道金屬氧化物半導(dǎo)體晶體管的尺寸相比較小， 在第一控制中，所述開關(guān)控制部實(shí)施如下的控制，即，在將并聯(lián)第一開關(guān)置于斷開之后，將上側(cè)第一開關(guān)置于斷開， 在第二控制中，所述開關(guān)控制部實(shí)施如下的控制，即，在將并聯(lián)第二開關(guān)置于斷開之后，將上側(cè)第二開關(guān)置于斷開。
9.如權(quán)利要求I至權(quán)利要求8中的任意一項(xiàng)所述的信號(hào)傳遞裝置，其特征在于， 接收線圈的匝數(shù)被設(shè)定為，大于發(fā)送線圈的匝數(shù)。
全文摘要
本發(fā)明提供一種能夠抑制由共模電壓引起的噪聲電壓的產(chǎn)生的信號(hào)傳遞裝置。晶體管(P1)被連接在發(fā)送線圈(L1)的第一端部(E11)和電源電位(VDDL)之間。晶體管(N1)被連接在第一端部(E11)和接地電位(GNDL)之間。晶體管(P2)被連接在發(fā)送線圈(L1)的第二端部(E12)和電源電位(VDDL)之間。晶體管(N2)被連接在第二端部(E12)和接地電位(GNDL)之間。在期間(PE1)內(nèi)實(shí)施如下的控制，即，通過將晶體管(P1)和(N2)置于導(dǎo)通并將(P2)和(N1)置于斷開，從而產(chǎn)生正向的線圈電流(I1)，之后響應(yīng)將(P1)置于斷開的情況而將(N1)置于導(dǎo)通。在期間(PE2)內(nèi)實(shí)施如下的控制，即，通過將晶體管(P1)和(N2)置于斷開并將(P2)和(N1)置于導(dǎo)通，從而產(chǎn)生負(fù)向的線圈電流(I1)，之后響應(yīng)將(P2)置于斷開的情況而將(N2)置于導(dǎo)通。
文檔編號(hào)H04L25/02GK102763387SQ20108006271
公開日2012年10月31日 申請(qǐng)日期2010年2月1日 優(yōu)先權(quán)日2010年2月1日
發(fā)明者早稻倉真樹, 森下英俊 申請(qǐng)人:豐田自動(dòng)車株式會(huì)社