專利名稱：糾錯編碼裝置和方法、及糾錯解碼裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及例如數(shù)字傳送系統(tǒng)等中的糾錯編碼方法、糾錯解碼方法及其裝置。
背景技術(shù)：
在以往的例如光通信用的糾錯編碼方法(參照專利文獻1)中，如該文獻中的圖2、 5、6、7所示，通過針對每個列進行位移(bit shift)的操作，來執(zhí)行在外碼與內(nèi)碼之間進行 交織(interleaving)的功能。在該情況下，對于依照ITU-T推薦G. 709 (參照非專利文獻 1)的OTUk (Optical channel Transport Unit-k 光通道傳送單元_k(k根據(jù)傳送速度而被 分類為1、2、3、4))幀，能夠以每一列1 行的并行處理，進行該交織操作。此時，當(dāng)觀察針 對4個內(nèi)部幀(此處稱為FECO^orward Error Correction 前向糾錯)幀)的每一個進行 了分割的信息序列區(qū)域和奇偶序列區(qū)域的分配時，在所有的1 行中均勻地被分布。專利文獻1專利第43821M號公報非專利文獻1ITU-T推薦G.709

發(fā)明內(nèi)容
以往的糾錯編碼方法及其裝置構(gòu)成為如上所述，所以在例如針對每一列進行512 行的并行處理、并且導(dǎo)入ITU-T推薦G. 709的Appendix記載的OTUkV幀(使奇偶序列長度 比OTOk幀長)的情況下，各內(nèi)部幀的奇偶序列長度需要被512除盡。在不滿足該條件的情 況下，信息序列區(qū)域和奇偶序列區(qū)域的分配針對每行變得不均勻，因此，橫向排列的代碼字 序列的分布變得不均勻。如上所述，在以往的糾錯編碼方法及其裝置中，存在導(dǎo)致產(chǎn)生針對奇偶序列長度 的限制這樣的問題。即，存在如下問題點在用于增加處理并行數(shù)而提高處理吞吐量、并且 提高糾錯能力的幀結(jié)構(gòu)中，產(chǎn)生限制。本發(fā)明是為了解決所述問題點而完成的，目的在于提供一種糾錯編碼方法、糾錯 解碼方法、糾錯編碼裝置及糾錯解碼裝置，通過實施將并行輸入序列分類為特定的通道 (lane)、并針對每個內(nèi)部幀進行特定的桶形移位(barrel shift)的交織，從而可以使信息 序列區(qū)域和奇偶序列區(qū)域的分配變得均勻，可以提高處理吞吐量，并且提高糾錯能力。本發(fā)明的糾錯編碼方法具備外編碼步驟，進行外碼的編碼處理；內(nèi)編碼步驟，進 行內(nèi)碼的編碼處理；以及交織處理步驟，將并行輸入序列分類為特定的通道，針對每個內(nèi)部 幀進行特定的桶形移位。本發(fā)明的糾錯編碼方法具備外編碼步驟，進行外碼的編碼處理；內(nèi)編碼步驟，進 行內(nèi)碼的編碼處理；以及交織處理步驟，將并行輸入序列分類為特定的通道，針對每個內(nèi)部 幀進行特定的桶形移位，因此，由于實施將并行輸入序列分類為特定的通道并針對每個內(nèi) 部幀進行特定的桶形移位的交織，所以可以使信息序列區(qū)域和奇偶序列區(qū)域的分配變得均 勻，可以避免幀結(jié)構(gòu)的限制，實現(xiàn)提高處理吞吐量并且提高糾錯能力的糾錯編碼方法。


圖1是示出本發(fā)明的實施方式1的糾錯編碼方法及其裝置的電路結(jié)構(gòu)的說明圖。圖2是示出本發(fā)明的實施方式1的糾錯解碼方法及其裝置的電路結(jié)構(gòu)的說明圖。圖3是示出本發(fā)明的實施方式1的糾錯編碼方法及其裝置的電路結(jié)構(gòu)的說明圖。圖4是示出本發(fā)明的實施方式1的糾錯解碼方法及其裝置的電路結(jié)構(gòu)的說明圖。圖5是示出本發(fā)明的實施方式1的數(shù)字傳送系統(tǒng)的結(jié)構(gòu)的框圖。圖6是示出糾錯編碼方法中的標(biāo)準(zhǔn)的幀格式的說明圖。圖7是示出本發(fā)明的實施方式1的糾錯編碼方法的幀格式的說明圖。圖8是示出本發(fā)明的實施方式1的糾錯編碼方法的幀格式的說明圖。圖9是示出本發(fā)明的實施方式1的糾錯編碼方法的幀格式的說明圖。圖10是示出本發(fā)明的實施方式1的糾錯編碼方法的幀格式的說明圖。圖11是示出本發(fā)明的實施方式1的糾錯編碼方法的幀格式的說明圖。圖12是示出本發(fā)明的實施方式1的糾錯編碼方法的幀格式的說明圖。圖13是示出本發(fā)明的實施方式1的糾錯編碼方法的幀格式的說明圖。圖14是示出本發(fā)明的實施方式1的糾錯編碼方法的幀格式的說明圖。(附圖標(biāo)記說明)11 糾錯編碼器；12 :D/A變換器；13 調(diào)制器；14 通信路徑；21 解調(diào)器；22 :A/D 變換器；23 糾錯解碼器；31 發(fā)送側(cè)復(fù)用分離電路；32 幀生成電路；33 外編碼電路；34 內(nèi)編碼電路；35 發(fā)送側(cè)復(fù)用電路；41 幀同步電路；42 接收側(cè)復(fù)用分離電路；43 內(nèi)解碼 電路；44 外解碼電路；45 幀分離電路；46 接收側(cè)復(fù)用電路；51 外編碼輸入電路；52 外 編碼運算電路；53 外編碼輸出電路；54 內(nèi)編碼輸入電路；55 內(nèi)編碼運算電路；56 內(nèi)編 碼輸出電路；61 內(nèi)解碼輸入電路；62 內(nèi)解碼運算電路；63 內(nèi)解碼輸出電路；64 外解碼 輸入電路；65 外解碼運算電路；66 外解碼輸出電路；71 內(nèi)編碼輸入I/F(接口)電路； 72 第1-1交織電路；73 第1-2交織電路；74 第1-2解交織電路；75 第1-1解交織電路； 76 內(nèi)編碼輸出I/F電路；81 內(nèi)解碼輸入I/F電路；82 軟輸入值(soft input value)運 算電路；83 第2-1交織電路；84 第2-2交織電路；85 第2-2解交織電路；86 第2-1解交 織電路；87 內(nèi)解碼輸出I/F電路。
具體實施例方式實施方式1.圖5是示出本發(fā)明的一個實施方式的具備糾錯編碼裝置以及糾錯解碼裝置的數(shù) 字傳送系統(tǒng)(以下，簡稱為“傳送系統(tǒng)”)的結(jié)構(gòu)的框圖。在圖5中，傳送系統(tǒng)包括與信息 源連接的糾錯編碼器11 (糾錯編碼裝置)；與糾錯編碼器11連接的D/A(數(shù)字/模擬)變 換器12 ；與D/A變換器12連接的調(diào)制器13 ；與調(diào)制器13連接的通信路徑14 ；經(jīng)由通信路 徑14而與調(diào)制器13連接的解調(diào)器21 ；與解調(diào)器21連接的A/D (模擬/數(shù)字)變換器22 ； 以及與A/D變換器22連接的糾錯解碼器23 (糾錯解碼裝置)，其中，糾錯解碼器23與接收 者側(cè)連接。此處，D/A變換器12、調(diào)制器13、通信路徑14、解調(diào)器21以及A/D變換器22分 別由在數(shù)字傳送系統(tǒng)中通常利用的裝置機構(gòu)來構(gòu)成。另外，D/A變換器12在2值以上的多 值調(diào)制的情況下是必要的，但在2值調(diào)制的情況下未必是必要的。
圖1是示出圖5的糾錯編碼器11的具體的結(jié)構(gòu)例的框圖。在圖1中，糾錯編碼器 11具備發(fā)送側(cè)復(fù)用分離電路31、幀生成電路32、外編碼輸入電路51、外編碼運算電路52、外 編碼輸出電路53、內(nèi)編碼輸入電路54、內(nèi)編碼運算電路55、內(nèi)編碼輸出電路56、以及發(fā)送側(cè) 復(fù)用電路35。另外，包括外編碼輸入電路51、外編碼運算電路52以及外編碼輸出電路53 的部分是外編碼電路33 (外碼的編碼單元)，另外，包括內(nèi)編碼輸入電路54、內(nèi)編碼運算電 路陽以及內(nèi)編碼輸出電路56的部分是內(nèi)編碼電路34(內(nèi)碼的編碼單元)。圖3是示出圖1的內(nèi)編碼電路34的具體的結(jié)構(gòu)例的框圖。在圖3中，內(nèi)編碼電路 34具備內(nèi)編碼輸入I/F(接口)電路71、第1-1交織電路72、第1-2交織電路73、內(nèi)編碼運 算電路55、第1-2解交織電路74、第1-1解交織電路75、以及內(nèi)編碼輸出I/F電路76。另 外，包括內(nèi)編碼輸入I/F電路71、第1-1交織電路72以及第1-2交織電路73的部分是內(nèi)編 碼輸入電路M，另外，包括第1-2解交織電路74、第1-1解交織電路75以及內(nèi)編碼輸出I/ F電路76的部分是內(nèi)編碼輸出電路56。圖2是示出圖5的糾錯解碼器23的具體的結(jié)構(gòu)例的框圖。在圖2中，糾錯解碼器 23具備幀同步電路41、接收側(cè)復(fù)用分離電路42、內(nèi)解碼輸入電路61、內(nèi)解碼運算電路62、內(nèi) 解碼輸出電路63、外解碼輸入電路64、外解碼運算電路65、外解碼輸出電路66、幀分離電路 45、以及接收側(cè)復(fù)用電路46。另外，包括內(nèi)解碼輸入電路61、內(nèi)解碼運算電路62以及內(nèi)解 碼輸出電路63的部分是內(nèi)解碼電路43 (內(nèi)碼的解碼單元)，另外，包括外解碼輸入電路64、 外解碼運算電路65以及外解碼輸出電路66的部分是外解碼電路44(外碼的解碼單元)。圖4是示出圖2的內(nèi)解碼電路43的具體的結(jié)構(gòu)例的框圖。在圖4中，內(nèi)解碼電路 43具備內(nèi)解碼輸入I/F電路81、軟輸入值運算電路82、第2_1交織電路83、第2_2交織電 路84、內(nèi)解碼運算電路62、第2-2解交織電路85、第2-1解交織電路86、以及內(nèi)解碼輸出I/ F電路87。另外，包括內(nèi)解碼輸入I/F電路81、軟輸入值運算電路82、第2_1交織電路83 以及第2-2交織電路84的部分是內(nèi)解碼輸入電路61，另外，包括第2-2解交織電路85、第 2-1解交織電路86以及內(nèi)解碼輸出I/F電路87的部分是內(nèi)解碼輸出電路63。另外，此處省略了圖1以及圖2所示的外編碼電路33以及外解碼電路44的詳細 圖，但在說明實施本發(fā)明的實施方式1的特征、即實施將并行輸入序列分類為特定的通道 并針對每個內(nèi)部幀進行特定的桶形移位的交織的功能時，優(yōu)選使用在內(nèi)編碼電路34以及 內(nèi)解碼電路43側(cè)搭載該功能的事例，所以省略了外編碼電路33以及外解碼電路44的詳細 說明。另外，在本發(fā)明的實施方式1中，如果使幀格式的條件一致，則當(dāng)然也可以在外編碼 電路33以及外解碼電路44側(cè)搭載該功能。接下來，對糾錯編碼器11的動作進行說明。在圖1中，首先，對于糾錯編碼器11 以串行的順序或者SFIGerdes Framer hterface Jerdes成幀器接口)等規(guī)定的接口規(guī) 格輸入的信息序列，通過發(fā)送側(cè)復(fù)用分離電路31變換為并行的順序。將此時的并行數(shù)定義 為“η”。該并行數(shù)η可以根據(jù)規(guī)定的幀格式而用任意的整數(shù)來定義，但在本實施方式1中， 設(shè)想考慮了依照OTUkV幀的幀的情況，視為η = 512而進行說明。通過發(fā)送側(cè)復(fù)用分離電 路31變換為并行的順序的信息序列，通過幀生成電路32而變換為規(guī)定的幀的順序。當(dāng)考慮了例如在光通信中標(biāo)準(zhǔn)地利用的依照ITU-T推薦G. 709 (參照非專利文獻 1)的OTOk幀的情況下，成為圖6所示的幀格式。圖6示出了 ITU幀圖像，在該例子中，從OTU 排(Row) 1排列至排4，對各排分配控制用的開銷(OH)信號(每個排的長度1 X 16字節(jié))、相當(dāng)于信息序列的有效載荷(每個排的長度238X16字節(jié))、碼奇偶序列(每個排的長度 16X16字節(jié))這樣的區(qū)域。另外，在考慮了 ITU-T推薦G. 709的Appendix中記載的OTUkV 幀的情況下，成為圖7所示的幀格式。在圖7中，OH和有效載荷是與OTOk幀相同的長度， 使奇偶序列長度任意地長于OTOk幀，并將其分配給內(nèi)碼的奇偶序列。而且，在作為外碼而 使用ITU-T推薦G. 975. 1的Appendix中記載那樣的依照OTUk幀的鏈接碼(concatenated code)、乘積碼(product code)等并進一步連接內(nèi)碼的情況下，成為圖8所示的幀格式。另外，幀生成電路32在考慮所述OTUkV幀等幀格式的情況下成為必要的電路，但 在無需識別幀格式的可以連續(xù)地編碼的數(shù)字傳送系統(tǒng)中未必是必要的?；氐綀D1，接下來，外編碼電路33進行外編碼處理(外碼的編碼處理)。對從幀生 成電路32輸入的幀序列，由外編碼輸入電路51進行輸入定時調(diào)整、輸入序列順序調(diào)整(包 括交織處理)等，由外編碼運算電路52進行外編碼運算，由外編碼輸出電路53進行輸出定 時調(diào)整、輸出序列順序調(diào)整(包括交織處理)、擾頻(scrambling)處理等，并將其結(jié)果作為 外編碼輸出序列(并行)而輸出。另外，作為由外編碼運算電路52進行的外編碼運算的方法，適用 硬判定解碼，并適用可以相對減小電路規(guī)模的塊碼(block code)、特別是 BCH(Bose-Chaudhuri-Hocquenghem)碼、RS(Reed-Solomon)碼等。另外，還可以使用糾錯能 力比塊碼單體高的鏈接碼、乘積碼等。特別是如圖8中所說明那樣，優(yōu)選為使用ITU-T推薦 G. 975. 1的Appendix中記載那樣的依照OTOk幀的鏈接碼、乘積碼等(塊碼的BCH碼、RS碼 等多種組合)那樣的結(jié)構(gòu)例。另外，還可以使用塊碼和卷積碼的組合來構(gòu)成。另外，外編碼輸入電路51以及外編碼輸出電路53中的定時調(diào)整、序列順序調(diào)整等 根據(jù)所采用的外碼的形式、交織的有無及其結(jié)構(gòu)、擾頻的有無及其形式等而不同，但不論是 什么樣的結(jié)構(gòu)，都可以構(gòu)成本發(fā)明的實施方式1。另外，外編碼輸出電路53的輸出以η并行 的通常的總線信號的形式構(gòu)成，但也可以變換為例如SFI等規(guī)定的接口規(guī)格后輸出。在該 情況下，可以將外編碼電路33和內(nèi)編碼電路34安裝到不同的設(shè)備中。返回圖1，接下來，內(nèi)編碼電路34進行內(nèi)編碼處理(內(nèi)碼的編碼處理)。以下，使 用圖3進行內(nèi)編碼處理的說明。對于從外編碼電路33輸入的外編碼輸出序列(并行)，通 過內(nèi)編碼輸入I/F電路71，進行輸入定時調(diào)整、解擾頻(de-scrambling)處理等。在外編碼 輸出電路53的輸出變換為SFI等規(guī)定的接口規(guī)格后輸出的情況下，還進行其逆變換。內(nèi)編 碼輸入I/F電路71以N并行的信號的形式輸出處理結(jié)果。該并行數(shù)N可以根據(jù)規(guī)定的幀 格式而用任意的整數(shù)來定義，但在本實施方式1中，設(shè)想考慮了依照OTUkV幀的幀的情況， 視為N= 512來進行說明。進行以上那樣的處理，將N并行的信號輸出到第1-1交織電路 72。在第1-1交織電路72以及第1-2交織電路73中，根據(jù)規(guī)定的幀格式，進行序列的 重新排列的處理，并將其結(jié)果的內(nèi)編碼輸入序列輸出到內(nèi)編碼運算電路陽。在此，“重新排 列”是在交織電路中進行的處理，是將所輸入的序列的順序按照某個規(guī)則變更為其它順序 的處理。在后面敘述該具體的重新排列方法。在內(nèi)編碼運算電路55中，對內(nèi)編碼輸入序列進行內(nèi)編碼運算，將其結(jié)果的內(nèi)編碼 輸出序列輸出到內(nèi)編碼輸出電路56。另外，作為內(nèi)編碼運算的方法，可以應(yīng)用BCH碼或RS 碼等塊碼、卷積碼、卷積型Turbo碼、塊Turbo碼或LDPC(Low-Density Parity-Check，低密度奇偶校驗)碼等。其中，作為內(nèi)碼，應(yīng)用可實現(xiàn)糾錯能力高的軟判定解碼的碼，特別是在 本實施方式1中，使用LDPC碼來進行說明。在內(nèi)編碼輸出電路56中，首先，通過第1-2解交織電路74以及第1_1解交織電路 75，進行針對內(nèi)編碼輸出序列的重排處理，并將其結(jié)果傳送到內(nèi)編碼輸出I/F電路76。在 此，“重排”是在解交織電路中進行的處理，且是如下處理進行與由交織電路進行的重新排 列的處理相逆的操作，返回到進行重新排列的處理之前的原來的順序。在后面敘述該具體 的重排方法。另外，此處設(shè)想進行重排處理，但根據(jù)規(guī)定的幀格式的條件，未必需要進行重 排處理。另外，也可以并非是重排處理，而是進行按照與內(nèi)編碼電路34的輸入時刻不同的 順序來重新排列的處理。在內(nèi)編碼輸出I/F電路76中，進行輸出定時調(diào)整、擾頻處理等，并將其結(jié)果作為代 碼字序列(并行)而輸出。另外，內(nèi)編碼輸出電路56的輸出以N并行的通常的總線信號的 形式來構(gòu)成，但也可以例如變換為SFI等規(guī)定的接口規(guī)格后輸出。在該情況下，可以將內(nèi)編 碼電路34和發(fā)送側(cè)復(fù)用電路35安裝到不同的設(shè)備中。最后，發(fā)送側(cè)復(fù)用電路35對代碼字序列(并行)進行復(fù)用的變換，生成代碼字序 列(串行)而輸出到D/A變換器12。另外，關(guān)于在糾錯編碼器11內(nèi)的各電路31 35之間、在內(nèi)部的各電路51 56 之間、71 73之間以及74 76之間傳遞的信息(數(shù)據(jù))，既可以構(gòu)成為以經(jīng)由連接各電 路之間的總線的流水線(pipeline)方式交換，或者也可以構(gòu)成為設(shè)置從鄰接的前后的電 路可參照的作業(yè)用存儲區(qū)域來進行交換。另外，例如也可以通過SFI等規(guī)定的接口規(guī)格來 連接特定的區(qū)間、例如外編碼電路33與內(nèi)編碼電路34之間。接下來，對糾錯解碼器23的動作進行說明。另外，糾錯解碼器23由與糾錯編碼器 11對應(yīng)的電路結(jié)構(gòu)構(gòu)成，具有對由糾錯編碼器11編碼了的糾錯碼進行解碼的功能。在圖2中，首先，輸入到糾錯解碼器23的量化接收序列(串行)在通過幀同步電 路41調(diào)整了規(guī)定的幀的同步定時之后，輸入到接收側(cè)復(fù)用分離電路42。另外，幀同步電路41在考慮所述OTOk幀、OTUkV幀等幀格式的情況下，成為用于 檢測對量化接收序列附加的OH來確定幀的開頭位置而所需的電路，但在無需識別幀格式 的可以連續(xù)編碼的數(shù)字傳送系統(tǒng)中是未必需要的。接收側(cè)復(fù)用分離電路42將量化接收序列(串行)變換為并行的順序。將變換后 的量化接收序列(并行)輸出到內(nèi)解碼電路43。將此時的并行數(shù)定義為“N”。該并行數(shù)N 可以根據(jù)規(guī)定的幀格式而用任意的整數(shù)來定義，但優(yōu)選與發(fā)送側(cè)一致，在本實施方式1中 由于與發(fā)送側(cè)一致，所以視為N = 512而進行說明。另外，在由A/D變換器22處理后的量化接收序列針對每1個發(fā)送符號被量化為q 比特(bit)的情況下，將q = 1的情況稱為“硬判定”，將q > 1的情況稱為“軟判定”，在本 實施方式1中，設(shè)想軟判定。對于先前定義的并行數(shù)N，針對每1個發(fā)送符號將q個比特視 為1個符號，將該符號集中為一個而進行處理，因此為便于說明記載為N符號并行。接下來，內(nèi)解碼電路43進行內(nèi)解碼處理(內(nèi)碼的解碼)。以下，使用圖4說明內(nèi) 解碼處理。對于從接收側(cè)復(fù)用分離電路42輸入的量化接收序列(并行)，通過內(nèi)解碼輸入 I/F電路81來進行輸入定時調(diào)整、解擾頻處理等。在接收側(cè)復(fù)用分離電路42的輸出變換 為SFI等規(guī)定的接口規(guī)格后輸出的情況下，還進行其逆變換。以N并行的信號的形式來輸
7出處理結(jié)果。在軟輸入值運算電路82中，將每1個發(fā)送符號是q比特的量化接收序列(并行) 變換為每1個發(fā)送符號是Q比特的軟輸入值(并行)。關(guān)于該變換，在選擇了適合軟判定 解碼的碼、例如卷積碼、卷積型Turbo碼、塊Turbo碼、LDPC碼等的情況下成為必要的處理。 在進行硬判定解碼的情況下不需要。另外，在能夠?qū)⒚?個發(fā)送符號是q比特的量化接收 序列(并行)直接視為軟輸入值(并行)而進行處理的情況下，也同樣地不需要。具體的 處理方法根據(jù)所采用的碼、通信路徑模型等而不同。在本發(fā)明的實施方式1中，不論是什么 樣的方法，都可以應(yīng)用。在第2-1交織電路83以及第2-2交織電路84中，根據(jù)規(guī)定的幀格式進行序列的 重新排列的處理，將其結(jié)果的內(nèi)解碼輸入序列輸出到內(nèi)解碼運算電路62。在后面敘述該具 體的重新排列方法。另外，關(guān)于該重新排列的順序，根據(jù)由發(fā)送側(cè)的第1-2解交織電路74 以及第1-1解交織電路75處理后的重新排列順序來進行。因此，在發(fā)送側(cè)沒有進行重排處 理的情況下、或重排處理不同的情況下等，無需與其對應(yīng)地使重新排列的順序一致。在內(nèi)解碼運算電路62中，對內(nèi)解碼輸入序列進行內(nèi)解碼運算，并將其結(jié)果的內(nèi)解 碼輸出序列輸出到內(nèi)解碼輸出電路63。根據(jù)內(nèi)編碼的方法進行該內(nèi)解碼的處理。在選擇 了 BCH碼、RS碼等塊碼的情況下優(yōu)選進行硬判定解碼，在選擇了卷積碼的情況下優(yōu)選進行 軟判定解碼，在使用了卷積型Turbo碼、塊Turbo碼、LDPC碼等的情況下優(yōu)選進行軟判定反 復(fù)解碼。特別是在本實施方式1中，設(shè)為使用針對LDPC碼的軟判定反復(fù)解碼而進行說明。內(nèi)解碼輸出電路63首先通過第2-2解交織電路85以及第2_1解交織電路86，進 行針對內(nèi)解碼輸出序列的重排的處理，并將其結(jié)果傳送到內(nèi)解碼輸出I/F電路87。在后面 敘述該具體的重排方法。另外，此處設(shè)想進行重排處理，但根據(jù)規(guī)定的幀格式的條件，未必 進行重排處理。根據(jù)發(fā)送側(cè)的重新排列處理進行即可，最終返回到第1-1交織電路72的輸 入時刻的順序即可。在內(nèi)解碼輸出I/F電路87中，進行輸出定時調(diào)整、擾頻處理等。并將其結(jié)果作為內(nèi) 解碼輸出序列(并行)而輸出。另外，內(nèi)解碼輸出電路63的輸出與發(fā)送側(cè)對應(yīng)地以η并行 的通常的總線信號的形式來構(gòu)成，但也可以變換為例如SFI等規(guī)定的接口規(guī)格后輸出。在 該情況下，可以將內(nèi)解碼電路43和外解碼電路44安裝到不同的設(shè)備中。返回圖2，接下來，外解碼電路44進行外解碼處理(外碼的解碼)。對于從內(nèi)解碼 電路43輸入的內(nèi)解碼輸出序列(并行)，由外解碼輸入電路64進行輸入定時調(diào)整、輸入序 列順序調(diào)整(包括交織處理)、解擾頻處理等，由外解碼運算電路65進行外解碼運算，由外 解碼輸出電路66進行輸出定時調(diào)整、輸出序列順序調(diào)整(包括交織處理)等，并將其結(jié)果 作為推定代碼字序列(并行)而輸出。另外，在作為外編碼的方法而選擇了適合硬判定解碼的塊碼、特別是BCH碼、RS碼 等的情況下，在由外解碼運算電路65進行的外解碼處理中，進行與外編碼對應(yīng)的硬判定界 限距離解碼。另外，在作為外編碼的方法而使用了鏈接碼、乘積碼等的情況下，在外解碼運 算電路65中，優(yōu)選進行硬判定反復(fù)解碼。另外，作為內(nèi)解碼結(jié)果，還可以輸出軟判定信息 (每1個發(fā)送符號是Q’比特，Q’ > 1)，利用外碼進行軟判定反復(fù)解碼。另外，作為內(nèi)解碼 結(jié)果，也可以還追加輸出消失標(biāo)志(如果1個發(fā)送符號消失則設(shè)為1、否則設(shè)為0的標(biāo)志)， 利用外碼進行基于消失修正的解碼。其中，外解碼處理優(yōu)選根據(jù)硬判定信息(Q’= 1)來進行硬判定解碼。另外，外解碼輸入電路64以及外解碼輸出電路66中的定時調(diào)整、序列順序調(diào)整等 根據(jù)所采用的外碼的形式、交織的有無及其結(jié)構(gòu)、擾頻的有無及其形式等而不同，但不論是 什么樣的形式，都可以構(gòu)成本發(fā)明的實施方式1。另外，外解碼輸入電路64的輸入以η并行 的通常的總線信號的形式來構(gòu)成，但也可以變換為例如SFI等規(guī)定的接口規(guī)格后輸出。在 該情況下，可以將內(nèi)解碼電路43和外解碼電路44安裝到不同的設(shè)備中。幀分離電路45(對應(yīng)于發(fā)送側(cè)的幀生成電路32)從推定代碼字序列中去除與OH 信號(開銷信號)對應(yīng)的比特、與奇偶序列對應(yīng)的比特，輸出推定信息序列(并行)。并且 在最后，接收側(cè)復(fù)用電路46對推定信息序列(并行)進行復(fù)用的變換，生成推定信息序列 (串行)而以并行的順序或者依照SFI等規(guī)定的接口規(guī)格的形式來輸出。另外，幀分離電路45在考慮所述OTOk幀、OTUkV幀等幀格式的情況下是必要的電 路，但在無需識別幀格式的可以連續(xù)編碼的數(shù)字傳送系統(tǒng)中未必需要。另外，在糾錯編碼器23內(nèi)的各電路41 46之間、在內(nèi)部的各電路61 66之間、 81 84之間以及85 87之間傳遞的信息(數(shù)據(jù))既可以構(gòu)成為以經(jīng)由連接各電路之間 的總線的流水線方式交換，或者也可以構(gòu)成為設(shè)置從鄰接的前后的電路可參照的作業(yè)用存 儲區(qū)域而進行交換。另外，例如也可以通過SFI等規(guī)定的接口規(guī)格來連接特定的區(qū)間、例如 內(nèi)解碼電路43與外解碼電路44之間。此處，說明由內(nèi)編碼電路34以及內(nèi)解碼電路43進行的交織處理以及解交織處理。圖9是以N并行、N = 512的內(nèi)部數(shù)據(jù)總線圖像示出了圖7或者圖8所示的OTUkV 幀的圖，左側(cè)/列編號0的最上位比特是最初發(fā)送的比特，按照發(fā)送順序朝向下側(cè)依次排 列，512比特以后從下一列編號1的上側(cè)依次朝向下側(cè)依次排列。OTOk幀的各排的長度是 4080字節(jié)，所以在512并行中，填充至列編號63的第384比特。OTUkV幀的奇偶序列長度 可以任意設(shè)定，但在本實施方式1的說明中，設(shè)定為256字節(jié)(OTOk幀的奇偶序列)+5 字 節(jié)。在該情況下，內(nèi)碼的奇偶序列被填充列編號63的下側(cè)128比特、和列編號64 71。在 排2以后，排列在列編號72以后，最終在1個OTUkV幀中排列512并行X^S列。此處成為問題的是，用第63列、第135列、第207列、第279列的黑色的塊示出的 變得不均勻的內(nèi)碼奇偶序列區(qū)域。該128比特X4列的區(qū)域是由于OTOk幀的幀長以及并 行數(shù)N = 512這樣的限制條件而產(chǎn)生的區(qū)域。在作為內(nèi)碼而使用LDPC碼的情況下，如果考 慮電路規(guī)模，則對OTUkV幀只分配1個LDPC碼的代碼字是不現(xiàn)實的，而需要分配為多個代 碼字。即，需要將開銷、有效載荷、外碼奇偶序列的各區(qū)域分配到多個LDPC代碼字的信息序 列，將用黑色以及濃的灰色表示的內(nèi)碼奇偶序列區(qū)域分配到多個LDPC代碼字的奇偶序列。 關(guān)于分配方法，例如針對每行分割為不同的代碼字的情況下，在上側(cè)384行和下側(cè)1 行 中，信息序列區(qū)域和奇偶序列區(qū)域的分配變得不均勻。作為它的解決方法之一，考慮在上側(cè)和下側(cè)分配不同的信息長以及奇偶長的LDPC 碼。但是，在該情況下，需要安裝2種內(nèi)編碼器、內(nèi)解碼器，所以效率不那么高。因此，在本發(fā)明的實施方式1中，通過實施將并行輸入序列分類為特定的L個通道 并針對每個內(nèi)部幀進行特定的桶形移位的交織，從而使信息序列區(qū)域和奇偶序列區(qū)域的分 配變得均勻。首先，將并行數(shù)N = 512的并行輸入序列分類為特定的通道。此處，針對每1 比特設(shè)為1個通道，而設(shè)為合計L = 4通道的結(jié)構(gòu)。另外，該4通道結(jié)構(gòu)與將正在最近的光通 信中成為主流的4相相位調(diào)制(QPSK Quadrature Phase Shift Keying (正交相移鍵控)) 等多值調(diào)制和偏振波信道(X偏振波、Y偏振波)的偏振波復(fù)用進行了組合的調(diào)制方式，親 和性良好。另外，該通道數(shù)L可以根據(jù)規(guī)定的幀格式而用任意的整數(shù)來定義，但不論是什么 樣的數(shù)字都可以構(gòu)成本發(fā)明的實施方式1。接下來，針對每列進行通道的轉(zhuǎn)換處理。該每列的轉(zhuǎn)換方法可以實施各種形式，例 如，考慮針對每列通過桶形移位重新排列為通道單位(1 比特單位)。另外，考慮針對在 1個OTUkV幀中包含4個的FEC幀的每一個，使該桶形移位的移位量變動。圖10是示出其 一個例子的圖，示出了通過桶形移位進行了重新排列后的狀態(tài)。此處，將OTUkV幀中包含的 開頭的FEC幀的各列的桶形移位量設(shè)為0比特，將第2個FEC幀的各列的桶形移位量設(shè)為 128比特下側(cè)，將第3個FEC幀的各列的桶形移位量設(shè)為256比特下側(cè)，將最后的FEC幀的 各列的桶形移位量設(shè)為384比特下側(cè)。觀看圖可知，黑色的塊針對每個通道出現(xiàn)1次。因 此，可以使每行的信息序列區(qū)域和奇偶序列區(qū)域的分配變得均勻。圖11是示出由第1-1交織電路72轉(zhuǎn)換順序前的外編碼輸出序列(并行)的圖。 在圖中，如511-0、510-1那樣，以“R-C”的形式示出的是表示OTOk幀的各比特的位置的數(shù) 字，R是行編號(上側(cè)是511)，C是列編號(左側(cè)是0)。在第1-1交織電路72中，對于N = 512并行的外編碼輸出序列(并行)的輸入時刻的順序(對應(yīng)于各列)，不進行轉(zhuǎn)換，而針對 每個輸入時刻(針對每列)閉合而轉(zhuǎn)換順序。該每列的轉(zhuǎn)換方法可以實施各種形式，但在 本發(fā)明的實施方式1中，作為一個例子，針對每列通過桶形移位重新排列為通道單位(1 比特單位)。圖12是示出這樣轉(zhuǎn)換了順序后的OTOk幀的序列的排列的圖。接下來，決定LDPC碼的各代碼字的分配方法。該分配方法可以根據(jù)規(guī)定的幀格式 實施各種形式，此處，設(shè)想將LDPC碼的代碼字序列針對每行分配為不同的代碼字的形式。圖13是示出第1-2交織電路73中的順序的轉(zhuǎn)換的圖。在圖中，如000-4607、 001-4591那樣，以“L#-B#”的形式示出的是，表示LDPC碼的代碼字編號以及各代碼字的 比特的位置的數(shù)字，L#是代碼字編號(最初的代碼字是0)，B#是比特編號(開頭比特是 4607)。此處，設(shè)想針對每個OTUkV幀分配32個(針對每通道是8個)的LDPC碼的代碼 字。列編號0的行編號511至504分配為不同的代碼字L# = 000 007，將它們分布到代 碼字的開頭比特B# = 4607。另外，將列編號0的行編號503至496分別分布到代碼字L# =000 007的比特B# = 4606。另外，針對每個通道分配不同的代碼字。根據(jù)該步驟，各 列中包含的同一代碼字的比特成為16比特。1個OTUkV幀由288列構(gòu)成，所以LDPC碼的碼 長成為4608比特。另外，在該例子中，信息序列長成為4080比特，奇偶序列長成為528比 特。本發(fā)明的實施方式1的一個優(yōu)點是可以容易地擴展交織級數(shù)。在前面的段落中， 將交織級數(shù)設(shè)定為1個OTUkV幀，但也可以將其設(shè)定為2個OTUkV幀、4個OTUkV幀。圖14 是示出將交織級數(shù)設(shè)定為4個OTUkV幀的情況下的第1-2交織電路73中的順序的轉(zhuǎn)換的 圖。如果使LDPC碼的參數(shù)與前面的段落的參數(shù)相同，則需要在4個OTUkV幀內(nèi)分布1 個 代碼字。關(guān)于該分布方法，如圖14所示實施如下的步驟針對列編號0、1、2、3這樣的相鄰 的每列分配不同的代碼字，在列編號0和列編號4中將同一行的部分分配為同一代碼字，在 列編號1和列編號5中將同一行的部分分配為同一代碼字。即，不用大幅改變各個代碼字的分配規(guī)則而能夠增加交織級數(shù)。另外，圖14示出了 4個OTUkV幀中的開頭的OTUkV幀， 第2個以后也成為與它同樣的分布。另外，在將交織級數(shù)設(shè)為4個OTUkV幀的情況下，關(guān)于第1-1交織電路72中的重新 排列，除了針對每個FEC幀設(shè)定不同的桶形移位量的方法以外，還可以實施針對每個OTUkV 幀設(shè)定不同的桶形移位量的方法。第1-2解交織電路74進行使內(nèi)編碼輸出序列即LDPC代碼字序列返回到第1_2交 織電路73的輸入時刻的序列順序的處理。另外，第1-1解交織電路75進行如下處理進行 第1-1交織電路72中的桶形移位操作的逆操作，返回到第1-1交織電路72的輸入時刻的 序列順序。另外，此處設(shè)想進行重排處理，但根據(jù)規(guī)定的幀格式的條件，未必需要進行重排 處理。另外，也可以并非是重排處理，而是進行按照與內(nèi)編碼電路34的輸入時刻不同的順 序進行重新排列的處理。第2-1交織電路83針對量化接收序列(并行)，進行與第1-1交織電路72中的 桶形移位操作同樣的操作，第2-2交織電路84進行與第1-2交織電路73中的LDPC代碼字 序列分配操作同樣的操作，輸出內(nèi)解碼輸入序列即LDPC碼的每個代碼字的軟輸入序列。另 外，關(guān)于該重新排列的順序，是根據(jù)由發(fā)送側(cè)的第1-2解交織電路74以及第1-1解交織電 路75處理后的重新排列順序來進行的。因此，在發(fā)送側(cè)沒有進行重排處理的情況下、或重 排處理不同的情況下等，需要與其對應(yīng)地使重新排列的順序一致。第2-2解交織電路85進行使內(nèi)解碼輸出序列即LDPC推定代碼字序列返回到第 2-2交織電路84的輸入時刻的序列順序的處理。另外，第2-1解交織電路86進行如下處 理進行第2-1交織電路83中的桶形移位操作的逆操作，返回到第2-1交織電路83的輸入 時刻的序列順序。另外，此處設(shè)想進行重排處理，但根據(jù)規(guī)定的幀格式的條件，未必需要進 行重排處理。根據(jù)發(fā)送側(cè)的重新排列處理進行即可，并最終返回到第1-1交織電路72的輸 入時刻的順序即可。另外，所述實施方式不受到所述具體例示出的參數(shù)的限制，只要是將糾錯編碼的 方法、幀格式的長度、輸入輸出并行數(shù)、傳送速度等進行很好地套用的組合，則當(dāng)然可以適 當(dāng)?shù)剡M行組合來實現(xiàn)。另外，不限于應(yīng)用于光傳送系統(tǒng)，也可以應(yīng)用于加入者系統(tǒng)有線通信、移動無線通 信、衛(wèi)星通信等各種種類的傳送系統(tǒng)。另外，在所述實施方式中，示出了在糾錯編碼器11中進行了外碼的編碼處理之后 進行內(nèi)碼的編碼處理的例子，但不限于該情況，而也可以在進行了內(nèi)碼的編碼處理之后進 行外碼的編碼處理。另外，同樣地，在所述實施方式中，示出了在糾錯解碼器23中進行了內(nèi) 碼的解碼處理之后進行外碼的解碼處理的例子，但不限于該情況，而也可以在進行了外碼 的解碼處理之后進行內(nèi)碼的解碼處理。如上所述，根據(jù)本發(fā)明的實施方式1，具備外編碼電路33、內(nèi)編碼電路34、內(nèi)解碼 電路43、外解碼電路44、具有進行特定的桶形移位的交織功能的各輸入電路及輸出電路、 以及具有進行特定的桶形移位的解交織功能的各輸入電路及輸出電路，所以通過這樣構(gòu) 成，可以使信息序列區(qū)域和奇偶序列區(qū)域的分配變得均勻，因此可以避免幀結(jié)構(gòu)的限制，提 高處理吞吐量，并且提高糾錯能力。
權(quán)利要求
1.一種糾錯編碼方法，其特征在于，具備 外編碼步驟，進行外碼的編碼處理； 內(nèi)編碼步驟，進行內(nèi)碼的編碼處理；以及交織處理步驟，將并行輸入序列分類為特定的通道，針對每個內(nèi)部幀進行特定的桶形 移位。
2.根據(jù)權(quán)利要求1所述的糾錯編碼方法，其特征在于， 在所述交織處理步驟中，將多個幀作為1個單位來處理。
3.根據(jù)權(quán)利要求2所述的糾錯編碼方法，其特征在于，所述交織處理步驟具有將特定的桶形移位的順序以幀單位進行轉(zhuǎn)換的方法、和針對每 個內(nèi)部幀進行轉(zhuǎn)換的方法。
4.一種糾錯解碼方法，其特征在于，具備 外解碼步驟，進行外碼的解碼處理； 內(nèi)解碼步驟，進行內(nèi)碼的解碼處理；以及交織處理步驟，將并行輸入序列分類為特定的通道，針對每個內(nèi)部幀進行特定的桶形 移位。
5.根據(jù)權(quán)利要求4所述的糾錯解碼方法，其特征在于， 在所述交織處理步驟中，將多個幀作為1個單位來處理。
6.根據(jù)權(quán)利要求5所述的糾錯解碼方法，其特征在于，所述交織處理步驟具有將特定的桶形移位的順序以幀單位進行轉(zhuǎn)換的方法、和針對每 個內(nèi)部幀進行轉(zhuǎn)換的方法。
7.一種糾錯編碼裝置，其特征在于，具備 外編碼電路，進行外碼的編碼處理； 內(nèi)編碼電路，進行內(nèi)碼的編碼處理；以及交織電路，將并行輸入序列分類為特定的通道，針對每個內(nèi)部幀進行特定的桶形移位。
8.一種糾錯解碼裝置，其特征在于，具備 外解碼電路，進行外碼的解碼處理； 內(nèi)解碼電路，進行內(nèi)碼的解碼處理；以及交織電路，將并行輸入序列分類為特定的通道，針對每個內(nèi)部幀進行特定的桶形移位。
全文摘要
提供一種糾錯編碼裝置和方法、及糾錯解碼裝置和方法，提高處理吞吐量，并且提高糾錯能力。具備進行外碼的編碼處理的外編碼電路(33)和進行內(nèi)碼的編碼處理的內(nèi)編碼電路(34)，而且具備進行將并行輸入序列分類為特定的通道并針對每個內(nèi)部幀進行特定的桶形移位的交織處理的內(nèi)編碼輸入電路(54)，通過實施將并行輸入序列分類為特定的通道并針對每個內(nèi)部幀進行特定的桶形移位的交織，使信息序列區(qū)域和奇偶序列區(qū)域的分配變得均勻，提高處理吞吐量并且提高糾錯能力。
文檔編號H04L1/00GK102130742SQ20111000588
公開日2011年7月20日 申請日期2011年1月13日 優(yōu)先權(quán)日2010年1月14日
發(fā)明者久保和夫, 吉田英夫, 宮田好邦, 水落隆司 申請人:三菱電機株式會社