專利名稱：通用數(shù)字圖像處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字圖像處理系統(tǒng)，特別涉及一種針對數(shù)字視頻的通用圖像處理系統(tǒng)，屬于圖像處理領(lǐng)域。
背景技術(shù)：
當(dāng)今的圖像處理基本都是采用數(shù)字處理技術(shù)。但是在現(xiàn)有技術(shù)中，都是針對專門的應(yīng)用，設(shè)計專用的數(shù)字圖像處理電路。這種針對不同系統(tǒng)設(shè)計不同專用電路的做法將會大大增加項目開發(fā)的時間、風(fēng)險以及成本。在數(shù)字圖像處理電路中，雖然不同的系統(tǒng)存在不同的需求，但是在不同的專用系統(tǒng)之間其實存在著一些共性的需求和設(shè)計。如果能對這些共性的需求和設(shè)計進行分析和提取，設(shè)計一款小型化，通用性及功能性強的數(shù)字處理核心系統(tǒng)，針對不同應(yīng)用環(huán)境只需配以少量外圍電路，即可滿足具體項目要求，將是十分有意義的。但是在現(xiàn)有技術(shù)中，還未見有相關(guān)通用數(shù)字圖像處理電路的報道。

發(fā)明內(nèi)容
本發(fā)明的目的是針對現(xiàn)有技術(shù)的問題，設(shè)計一款小型化，通用性及功能性強的數(shù)字處理核心電路，使其能夠適應(yīng)不同項目的需求。本發(fā)明提供了一種通用數(shù)字圖像處理系統(tǒng)，包括數(shù)字處理模塊、存儲模塊、VGA模塊、PAL模塊、通用輸入輸出接口模塊、通用異步串行收發(fā)器，其中數(shù)字處理模塊用于根據(jù)具體應(yīng)用編制處理程序并實現(xiàn)核心的計算和處理；存儲模塊用于存儲圖像以及參數(shù)數(shù)據(jù)；VGA模塊用于將數(shù)字處理模塊輸出的數(shù)字信號轉(zhuǎn)換成VGA信號并輸出；PAL模塊用于將數(shù)字處理模塊輸出的數(shù)字信號轉(zhuǎn)換成PAL信號并輸出；通用輸入輸出接口模塊為用戶提供與數(shù)字處理模塊連接的用戶可以自定義的I/O 接口 ；通用異步串行收發(fā)器實現(xiàn)RS422差分電平與單端電平間的轉(zhuǎn)換，實現(xiàn)與上位機的全雙工通信。優(yōu)選的，本發(fā)明所述各模塊均集成在一塊電路板上。這樣可以實現(xiàn)系統(tǒng)的小型化和使用的便捷性。為方便各種圖像處理算法以及使用要求，優(yōu)選的，存儲模塊包括多個外圍存儲器。 為滿足高實時性的要求，需要配備SRAM ；為滿足某些算法需要存儲大量圖像的要求，需要配備大容量SDRAM ；為滿足某些數(shù)據(jù)掉電不丟失，以及能夠存儲圖像數(shù)據(jù)，需要配備flash。數(shù)字處理模塊與所有外圍存儲器的拓?fù)浣Y(jié)構(gòu)為星型，即所有外圍存儲器都只與數(shù)字處理模塊相連接，互相之間均為獨立。與現(xiàn)有技術(shù)不同，系統(tǒng)中的多個外圍存儲器之間不共用地址線和數(shù)據(jù)線，這樣數(shù)字處理模塊可以方便的對任何一個外圍存儲器進行操作。如果需要對外圍存儲器進行聯(lián)合操作，可以通過在數(shù)字處理模塊內(nèi)部進行信號合并來實現(xiàn)。優(yōu)選的，通用輸入輸出接口模塊包括兩個通用輸入輸出接口。當(dāng)系統(tǒng)提供的資源
3不夠需要擴展的時候，可以將一個接口作為輸入接口，另一個接口作為輸出接口，并將一個系統(tǒng)的輸入接口與另一個系統(tǒng)的輸出接口連接，這樣通過級聯(lián)的形式，實現(xiàn)資源的擴展。有益效果本發(fā)明提供了一種小型化的通用數(shù)字圖像處理系統(tǒng)，可靈活接收多路數(shù)字視頻， 處理結(jié)果可以數(shù)字視頻的形式送出，也可以PAL或VGA模擬信號的形式輸出，并且可通過 UART實現(xiàn)與計算機的通信。本發(fā)明電路占用空間小，功能完善，能滿足各種情況下的應(yīng)用。


圖1為一種通用數(shù)字圖像處理系統(tǒng)的拓?fù)浣Y(jié)構(gòu)圖。圖2為一種通用數(shù)字圖像處理系統(tǒng)頂層關(guān)鍵芯片分布示意圖(電路頂視圖)。圖3為一種通用數(shù)字圖像處理系統(tǒng)底層關(guān)鍵芯片分布示意圖(電路底視圖)。
具體實施例方式下面結(jié)合附圖和實施例對本發(fā)明作進一步說明。圖1為根據(jù)本發(fā)明實現(xiàn)的一種通用數(shù)字圖像處理系統(tǒng)的拓?fù)浣Y(jié)構(gòu)圖。數(shù)字處理模塊是系統(tǒng)的核心器件，應(yīng)該選擇功能性強，通用性強，設(shè)計可方便更改的數(shù)字處理器件。高性能的FPGA(I)，是滿足該條件的首選器件。如圖1所示，整個系統(tǒng)以FPGA(I)為核心處理器件，外圍包括4片同步SRAMO)，一片 NAND flash (7)，一片 SDRAM (6)，一片 VGA DA (3)，一片 PALDA (4)，兩片 RS422 差分電平轉(zhuǎn)換芯片(5)，兩路各60腳數(shù)字接口(8)。所有器件均集成在一塊電路板上。可以對電路板進行設(shè)計，使各器件合理分布在電路板的正反兩面。整個電路板長12cm，寬7cm。FPGA放置于電路板正面中央，如圖2所示，由于外圍設(shè)備較多且均獨立連接，因此主芯片需要選擇IO管腿較多的型號。當(dāng)前具體使用型號為 )(C5VLX50T-FF1136(9)，該型芯片用戶可用IO達(dá)480個。在具體應(yīng)用時可根據(jù)情況選擇規(guī)模適當(dāng)?shù)腇PGA。同步SRAM型號為IDT71V65803，該型SRAM的讀寫速度可達(dá)到150MHz，數(shù)據(jù)寬度 16bit。由于電路板面積有限，兩塊放置于正面FPGA右側(cè)，如圖2(13) (14)；另外兩塊放置于對應(yīng)背面，如圖3(18) (19)。Nand flash型號K9F4G08U0A，位置如圖3 (21)，容量4Gbit，最小讀寫周期可達(dá) 25ns，數(shù)據(jù)寬度8bit。SDRAM型號MT48LC4M32B2P-6，位置如圖3 (20)，容量128Mbit，讀寫速度可達(dá)到 166MHz，數(shù)據(jù)寬度 32bit。RS422接口采用MAX3077EESA芯片(15) (16)進行單端電平至差分電平的轉(zhuǎn)換， RS422接口最高波特率可達(dá)115200，傳輸最遠(yuǎn)距離約1219米。PAL制DA選擇SAA7121H(11)，可將CCIR656數(shù)字視頻轉(zhuǎn)換為PAL模擬視頻。其參數(shù)可通過I2C總線，進行配置。VGA模擬信號選擇ADV7123 (12)，該型DA不需要配置，只需要提供相應(yīng)的同步時鐘，RGB數(shù)字信號，即可轉(zhuǎn)換為對應(yīng)RGB模擬信號。對外數(shù)字接口，采用路60腳接插件，管腿間距1. 27mm，其中自定義信號38路TTL
4電平，還可提供12V，3. 3V電源。兩個接插件分別位于圖2(10)，圖3(17)。電路正常工作時供電12V，功耗約5W，電路資源足以實現(xiàn)多種圖像處理功能的實現(xiàn)，當(dāng)資源不足時還可通過數(shù)字視頻輸出交給后級電路處理。應(yīng)該理解的是，本實施例只是本發(fā)明實施的具體實例，不應(yīng)該是本發(fā)明保護范圍的限制。在不脫離本發(fā)明的精神與范圍的情況下，對上述內(nèi)容進行等效的修改或變更均應(yīng)包含在本發(fā)明所要求保護的范圍之內(nèi)。
權(quán)利要求
1.一種通用數(shù)字圖像處理系統(tǒng)，包括數(shù)字處理模塊、存儲模塊、VGA模塊、PAL模塊、通用輸入輸出接口模塊、通用異步串行收發(fā)器，其中數(shù)字處理模塊用于根據(jù)具體應(yīng)用編制處理程序并實現(xiàn)核心的計算和處理； 存儲模塊用于存儲圖像以及參數(shù)數(shù)據(jù)；VGA模塊用于將數(shù)字處理模塊輸出的數(shù)字信號轉(zhuǎn)換成VGA信號并輸出； PAL模塊用于將數(shù)字處理模塊輸出的數(shù)字信號轉(zhuǎn)換成PAL信號并輸出； 通用輸入輸出接口模塊為用戶提供與數(shù)字處理模塊連接的用戶可以自定義的I/O接口；通用異步串行收發(fā)器實現(xiàn)RS422差分電平與單端電平間的轉(zhuǎn)換，實現(xiàn)與上位機的全雙工通信。
2.根據(jù)權(quán)利要求1所述的一種通用數(shù)字圖像處理系統(tǒng)，其特征在于，所有模塊均集成在一塊電路板的正反兩面。
3.根據(jù)權(quán)利要求1或2所述的一種通用數(shù)字圖像處理系統(tǒng)，其特征在于，所述存儲模塊包括至少一個 SRAM (2)、SDRAM (6)和 flash (7)。
4.根據(jù)權(quán)利要求3所述的一種通用數(shù)字圖像處理系統(tǒng)，其特征在于，所述數(shù)字處理模塊與存儲模塊中的有外圍存儲器的拓?fù)浣Y(jié)構(gòu)為星型，即所有外圍存儲器都只與數(shù)字處理模塊相連接，互相之間均為獨立，外圍存儲器之間不共用地址線和數(shù)據(jù)線。
5.根據(jù)權(quán)利要求1或2所述的一種通用數(shù)字圖像處理系統(tǒng)，其特征在于，所述通用輸入輸出接口模塊包括兩個通用輸入輸出接口，一個提供系統(tǒng)的輸入信號(10)，一個提供系統(tǒng)的輸出信號(17)。
6.根據(jù)權(quán)利要求3所述的一種通用數(shù)字圖像處理系統(tǒng)，其特征在于，所述數(shù)字處理模土夬采用 XC5VLX50T-FF1136 芯片(9)，同步 SRAM 型號為 IDT71V65803，Nand flash 型號為 K9F4G08U0A(21)，SDRAM 型號為 MT48LC4M32B2P-6 (20)，VGA 模塊選擇 ADV7123 (12)，PAL 模塊選擇SAA7121H(11)，通用輸入輸出接口模塊采用路60腳接插件(10)，通用異步串行收發(fā)器采用 MAX3077EESA 芯片(15)。
全文摘要
本發(fā)明涉及一種通用數(shù)字圖像處理系統(tǒng)，包括數(shù)字處理模塊、存儲模塊、VGA模塊、PAL模塊、通用輸入輸出接口模塊、通用異步串行收發(fā)器，其中數(shù)字處理模塊用于根據(jù)具體應(yīng)用編制處理程序并實現(xiàn)核心的計算和處理；存儲模塊用于存儲圖像以及參數(shù)數(shù)據(jù)；VGA模塊用于將數(shù)字處理模塊輸出的數(shù)字信號轉(zhuǎn)換成VGA信號并輸出；PAL模塊用于將數(shù)字處理模塊輸出的數(shù)字信號轉(zhuǎn)換成PAL信號并輸出；通用輸入輸出接口模塊為用戶提供與數(shù)字處理模塊連接的用戶可以自定義的I/O接口；通用異步串行收發(fā)器實現(xiàn)RS422差分電平與單端電平間的轉(zhuǎn)換，實現(xiàn)與上位機的全雙工通信。本發(fā)明提供了一種小型化的通用數(shù)字圖像處理系統(tǒng)，電路占用空間小，功能完善，能滿足各種情況下的應(yīng)用。
文檔編號H04N5/14GK102158679SQ20111008746
公開日2011年8月17日 申請日期2011年4月8日 優(yōu)先權(quán)日2011年4月8日
發(fā)明者范永杰, 金偉其 申請人:北京理工大學(xué)