專利名稱：多路uart總線與can總線之間協(xié)議轉(zhuǎn)換控制器的制作方法
技術(shù)領域：
本發(fā)明涉及一種協(xié)議轉(zhuǎn)換控制器，特別是，一種多路UART串行總線與CAN總線之間協(xié)議轉(zhuǎn)換控制器。
背景技術(shù)：
目前市場上UART串行總線與CAN總線一些轉(zhuǎn)換器大都是模塊化結(jié)構(gòu)，并且基本上都是單路UART與CAN進行轉(zhuǎn)換例如一種CAN與UART協(xié)議轉(zhuǎn)換器模塊，有兩個通道，向上通道為CAN接口，向下通道為RS232與RS485協(xié)議接口 ；再如專利號ZL200820188879. 7的一種小型嵌入式UART接口轉(zhuǎn)CAN-bus網(wǎng)絡模塊，雖然是單片封裝的形式，大小差不多一個 DIP28的電路，但是串聯(lián)接口也只有一個，而且價格比較昂貴，不能夠滿足多路串行總線與 CAN總線協(xié)議轉(zhuǎn)換的要求。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種多路UART總線與CAN總線之間協(xié)議轉(zhuǎn)換控制器。為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案
一種多路UART總線與CAN總線之間協(xié)議轉(zhuǎn)換控制器，其特征在于包括 UART模塊，包括多個UART總線接口、與每個所述的UART總線接口一一對應連接的能夠?qū)⒋袛?shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)的接收移位寄存器、與每個所述的接收移位寄存器一一對應連接的接收FIFO緩存器，每個所述的UART總線接口具有接收端口(RXD)和發(fā)送端口(TXD)； CAN模塊，包括CAN總線控制器、CAN總線接口、與所述的CAN總線接口相連接的能夠?qū)⒉⑿袛?shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)的發(fā)送移位寄存器、發(fā)送FIFO緩存器，所述的CAN總線接口具有發(fā)送端口(TX)和接收端口(RX)；
邏輯控制單元，其電連接在所述的UART模塊與所述的CAN模塊之間，用于協(xié)調(diào)所述的 UART模塊與所述的CAN模塊之間的通信控制信號、管理及雙向輸送數(shù)據(jù)；
所述的UART模塊、所述的CAN模塊與所述的邏輯控制單元集成在一塊芯片上。優(yōu)選地，所述的UART模塊包括四個所述的UART總線接口，對應的包括四個接收移位寄存器及四個接收FIFO緩存器。優(yōu)選地，該協(xié)議轉(zhuǎn)換控制器包括對其初始化設置的接口管理單元，所述的初始化設置包括設置這些所述的UART總線的波特率、選擇數(shù)據(jù)通信的格式及選擇CAN總線的模式，所述的接口管理單元、所述的UART模塊、所述的CAN模塊及所述的邏輯控制單元集成在一塊芯片上。優(yōu)選地，所述的CAN總線接口內(nèi)部具有驗收濾波器、位時序邏輯和位流處理器及內(nèi)部接收FIFO緩存器。當所述的UART模塊中任意一個或多個所述的UART總線接口的接收端口(RXD)接收到的串行數(shù)據(jù)時，由對應的所述的接收移位寄存器轉(zhuǎn)換成并行數(shù)據(jù)后存入對應的所述的接收FIFO緩存器中，所述的邏輯控制單元通過片選信號控制將這些所述的接收FIFO緩存器中的數(shù)據(jù)送入所述的CAN模塊；當所述的CAN模塊中的CAN總線接口的接收端口(RX)接收到的CAN報文時，先經(jīng)所述的CAN總線接口的內(nèi)部處理后通過所述的發(fā)送FIFO緩存器傳送至所述的發(fā)送移位寄存器，所述的邏輯控制單元通過片選信號控制將由所述的發(fā)送移位寄存器轉(zhuǎn)換輸出的串行數(shù)據(jù)通過任意一個或多個所述的UART總線接口的發(fā)送端口(TXD) 發(fā)送出去。本發(fā)明的協(xié)議轉(zhuǎn)換控制器可以實現(xiàn)多路串行UART總線數(shù)據(jù)分時地轉(zhuǎn)換成CAN總線數(shù)據(jù)，也可以將CAN總線數(shù)據(jù)轉(zhuǎn)換成UART串行總線數(shù)據(jù)，對于傳統(tǒng)的具有UART接口的設備通過本發(fā)明的控制器能夠?qū)崿F(xiàn)與CAN總線之間的數(shù)據(jù)傳輸，杜絕了 UART總線的傳輸距離短、速率低的問題，可以同時使多個傳統(tǒng)的帶有UART接口的設備連接到成熟的CAN-bus網(wǎng)絡中。


附圖1為本發(fā)明的多路UART總線與CAN總線之間協(xié)議轉(zhuǎn)換控制器的原理圖。附圖中1、UART模塊；2、CAN模塊。
具體實施例方式下面結(jié)合附圖所示的實施例對本發(fā)明的技術(shù)方案作以下詳細描述
如附圖1所示，本發(fā)明的多路UART總線與CAN總線之間協(xié)議轉(zhuǎn)換控制器包括UART模塊 1、CAN模塊2及用于協(xié)調(diào)二者之間的通信控制信號及數(shù)據(jù)的管理及輸送的邏輯控制單元， UZRT模塊包括多個UART總線接口、對應電連接于各個UART總線接口的實現(xiàn)串行數(shù)據(jù)向并行數(shù)據(jù)轉(zhuǎn)換的接收移位寄存器、對應每個接收移位寄存器與邏輯控制單元之間電連接有接收FIFO緩存器，每個UART總線接口具有接收端口(RXD)和發(fā)送端口(TXD) ；CAN模塊2包括CAN總線控制器、CAN總線接口、與CAN總線接口相連接的能夠?qū)⒉⑿袛?shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)的發(fā)送移位寄存器、與該發(fā)送移位寄存器相連接的發(fā)送FIFO緩存器，CAN總線接口具有發(fā)送端口(TX)和接收端口(RX)，CAN總線接口內(nèi)部具有驗收濾波器、位時序邏輯和位流處理器及內(nèi)部接收FIFO緩存器；邏輯控制單元用于其電連接在UART模塊1與CAN模塊2之間，用于協(xié)調(diào)UART模塊1與CAN模塊2之間的通信控制信號、管理及雙向輸送數(shù)據(jù)，UART模塊1、CAN模塊2及邏輯控制單元集成在一塊芯片上；該協(xié)議轉(zhuǎn)換控制器還包括用于該控制器的初始化設置的接口管理單元，初始化設置主要包括上述的UART總線波特率的設置、數(shù)據(jù)通信的格式的選擇及CAN總線接口的模式的選擇，該接口管理單元也與UART模塊1、CAN 模塊2及邏輯控制單元集成在一塊芯片上。本發(fā)明的一種實施例UART模塊1包括4個UART總線接口、對應的4個接收移位寄存器及4個接收FIFO緩存器，UART總線接口的接收數(shù)據(jù)RXD端口(RXD0、RXD1、RXD2、 RXD)和發(fā)送數(shù)據(jù)TXD端口(TXD0、TXD1、TXD2、TXD3)，每個接收FIFO緩存器均連接至邏輯控制單元。當RXDO- RXD3有串行數(shù)據(jù)輸入時，通過UART模塊1的接收移位寄存器將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)后存入對應的接收FIFO中，此時電路通知CAN模塊2有數(shù)據(jù)要處理，邏輯控制單元就從UART模塊1的接收FIFO緩存器中讀取數(shù)據(jù)并送入CAN模塊2 ；若RXDO-RXD3同時有幾路串行數(shù)據(jù)輸入，通過邏輯控制單元的片選信號進行控制，逐一將各個通道中的FIFO緩存器中數(shù)據(jù)送至CAN模塊2，之后CAN模塊2內(nèi)部的寄存器管理與位流處理器將數(shù)據(jù)轉(zhuǎn)換成CAN報文后從TX端口發(fā)送到CAN-bus網(wǎng)絡中。當CAN模塊2的RX端口有CAN報文輸入時，通過內(nèi)部的驗收濾波器、位時序邏輯和位流處理器，將接收到的CAN報文進行處理后存入CAN總線接口的內(nèi)部接收接收FIFO中， 并通知UART模塊1有數(shù)據(jù)要處理，通過發(fā)送移位寄存器將發(fā)送FIFO中的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，最終從UART模塊1的TXD端口發(fā)送出去，此過程中，可以通過控制器內(nèi)部的通道片選信號來選擇從TXD0-TXD3中的任意一個或者多個通道輸出UART串行數(shù)據(jù)。該控制器能夠分時地將多路UART串行總線數(shù)據(jù)轉(zhuǎn)換成CAN總線數(shù)據(jù)，或者將CAN 總線數(shù)據(jù)轉(zhuǎn)換成UART串行總線數(shù)據(jù)，由于UART串行總線的通信距離短，只能夠點對點通信，方式單一，而CAN總線不僅通信距離長，具有高可靠性和數(shù)據(jù)完整性，使得CAN總線在高速網(wǎng)絡或多節(jié)點系統(tǒng)中應用十分廣泛。但是由于早期的設計和產(chǎn)品沒有CAN的功能，只能應用普通的UART接口，而導致在新的工程項目和行業(yè)應用中，往往因為接口不同而失去作用，本發(fā)明的控制器突破了這一問題，使得傳統(tǒng)的UART接口的設備能夠連接到CAN-bus網(wǎng)絡中，在不需要伸入了解CAN協(xié)議的情況下就可以輕松使用CAN總線，適合在傳統(tǒng)的帶UART 接口的設備與CAN-bus之間使用。上述實施例只為說明本發(fā)明的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護范圍。凡根據(jù)本發(fā)明精神所作的等效變化或修飾，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種多路UART總線與CAN總線之間協(xié)議轉(zhuǎn)換控制器，其特征在于包括UART模塊，包括多個UART總線接口、與每個所述的UART總線接口一一對應連接的能夠?qū)⒋袛?shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)的接收移位寄存器、與每個所述的接收移位寄存器一一對應連接的接收FIFO緩存器，每個所述的UART總線接口具有接收端口(RXD)和發(fā)送端口(TXD)； CAN模塊，包括CAN總線控制器、CAN總線接口、與所述的CAN總線接口相連接的能夠?qū)⒉⑿袛?shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)的發(fā)送移位寄存器、發(fā)送FIFO緩存器，所述的CAN總線接口具有發(fā)送端口(TX)和接收端口(RX)；邏輯控制單元，其電連接在所述的UART模塊與所述的CAN模塊之間，用于協(xié)調(diào)所述的 UART模塊與所述的CAN模塊之間的通信控制信號、管理及雙向輸送數(shù)據(jù)；所述的UART模塊、所述的CAN模塊與所述的邏輯控制單元集成在一塊芯片上； 當所述的UART模塊中任意一個或多個所述的UART總線接口有數(shù)據(jù)輸入時，所述的邏輯控制單元讀取與該所述的UART總線接口相應連接的所述的接收FIFO緩存器的數(shù)據(jù)并發(fā)送至所述的CAN模塊；當所述的CAN模塊中的CAN總線接口有數(shù)據(jù)輸入時，所述的邏輯控制單元讀取與所述的發(fā)送移位寄存器中的數(shù)據(jù)并發(fā)送至所述的UART模塊。
2.根據(jù)權(quán)利要求1所述的多路UART總線與CAN總線之間協(xié)議轉(zhuǎn)換控制器，其特征在于所述的UART模塊包括四個所述的UART總線接口，對應的包括四個接收移位寄存器及四個接收FIFO緩存器。
3.根據(jù)權(quán)利要求1所述的多路UART總線與CAN總線之間協(xié)議轉(zhuǎn)換控制器，其特征在于該協(xié)議轉(zhuǎn)換控制器包括對其初始化設置的接口管理單元，所述的初始化設置包括設置這些所述的UART總線的波特率、選擇數(shù)據(jù)通信的格式及選擇CAN總線的模式，所述的接口管理單元、所述的UART模塊、所述的CAN模塊及所述的邏輯控制單元集成在一塊芯片上。
4.根據(jù)權(quán)利要求1所述的多路UART總線與CAN總線之間協(xié)議轉(zhuǎn)換控制器，其特征在于所述的CAN總線接口內(nèi)部具有驗收濾波器、位時序邏輯和位流處理器及內(nèi)部接收FIFO 緩存器。
全文摘要
本發(fā)明公開一種多路UART總線與CAN總線之間協(xié)議轉(zhuǎn)換控制器，包括UART模塊、CAN模塊、用于協(xié)調(diào)UART模塊與CAN模塊之間的通信控制信號及數(shù)據(jù)的管理單元、雙向輸送的邏輯控制單元。UART模塊中包括將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)的接收移位寄存器以及對應連接至邏輯控制單元的接收FIFO緩存器，所述的CAN模塊包括CAN總線控制器，CAN模塊向邏輯控制單元連接有發(fā)送FIFO緩存器及對應的發(fā)送移位寄存器，UART模塊、CAN模塊及邏輯控制單元由接口管理單元進行初始化設置。本發(fā)明的協(xié)議轉(zhuǎn)換控制器可實現(xiàn)多路串行UART總線數(shù)據(jù)分時地轉(zhuǎn)換成CAN總線數(shù)據(jù)，也可以將CAN總線數(shù)據(jù)轉(zhuǎn)換成UART串行總線數(shù)據(jù)。
文檔編號H04L29/06GK102202058SQ20111013059
公開日2011年9月28日 申請日期2011年5月19日 優(yōu)先權(quán)日2011年5月19日
發(fā)明者余向陽, 劉成玉, 張磊, 汪健, 陳亞寧, 陳遠金 申請人:中國兵器工業(yè)集團第二一四研究所蘇州研發(fā)中心