專利名稱：時(shí)間同步的處理方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其是涉及一種時(shí)間同步的處理方法和裝置。
背景技術(shù)：
現(xiàn)有的基于網(wǎng)絡(luò)測量和控制系統(tǒng)的精密時(shí)鐘同步IEEE1588V2協(xié)議實(shí)現(xiàn)的時(shí)間同步，通?？梢赃_(dá)到亞微秒級甚至納秒級的時(shí)間精度。主設(shè)備與從設(shè)備之間進(jìn)行時(shí)間同步需要主設(shè)備和從設(shè)備之間互相發(fā)送IEEE1588V2協(xié)議報(bào)文。在IEEE1588V2協(xié)議報(bào)文中分別攜帶時(shí)間信息。從設(shè)備則根據(jù)一組IEEE1588V2協(xié)議報(bào)文中的時(shí)間信息和自身接收和發(fā)送 IEEE1588V2協(xié)議報(bào)文的時(shí)間信息，便可以計(jì)算出從設(shè)備與主設(shè)備的時(shí)間偏移，從而可以對從設(shè)備的時(shí)間進(jìn)行修正，實(shí)現(xiàn)從設(shè)備與主設(shè)備的時(shí)間同步。為實(shí)現(xiàn)主從設(shè)備的時(shí)間同步能夠達(dá)到微秒級的精度要求，則主從設(shè)備需要采用高精度的時(shí)鐘芯片。但是采用時(shí)鐘芯片會(huì)增加主從設(shè)備的成本，同時(shí)增加了主從設(shè)備間的 IEEE1588V2協(xié)議報(bào)文轉(zhuǎn)發(fā)的處理流程。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種時(shí)間同步的處理方法和裝置，在能夠?qū)崿F(xiàn)主從設(shè)備間時(shí)間同步的基礎(chǔ)上，省去設(shè)備中的時(shí)鐘芯片。本發(fā)明提出一種時(shí)間同步的處理方法，包括步驟中央處理器接收可編程邏輯器發(fā)送的第一時(shí)間值，并將自身的本地時(shí)間值更新為所述第一時(shí)間值；處理芯片接收可編程邏輯器發(fā)送的第二時(shí)間值，將自身的計(jì)數(shù)時(shí)間值更新為所述第二時(shí)間值，并在本地晶振控制的頻率下進(jìn)行自增計(jì)數(shù)；中央處理器根據(jù)自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送或接收精密時(shí)鐘同步IEEE 1588 V2協(xié)議報(bào)文的精確時(shí)間值。優(yōu)選地，所述第一時(shí)間值的精度為1秒，所述第二時(shí)間值的精度在1毫秒至1納秒范圍內(nèi)。優(yōu)選地，所述IEEE1588V2協(xié)議報(bào)文是通過處理芯片發(fā)送或接收的；所述中央處理器通過處理芯片將所述精確時(shí)間值以跟隨報(bào)文或者響應(yīng)報(bào)文的形式發(fā)送給對端設(shè)備。優(yōu)選地，所述中央處理器根據(jù)自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值具體為中央處理器在構(gòu)建IEEE1588V2協(xié)議報(bào)文時(shí)，獲取本地時(shí)間值Tl和處理芯片的計(jì)數(shù)時(shí)間值tl ；中央處理器在處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文時(shí)，獲取處理芯片的計(jì)數(shù)時(shí)間值t2 ；中央處理器在處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文完成時(shí)，獲取本地時(shí)間值T3和處理芯片的計(jì)數(shù)時(shí)間值t3;中央處理器根據(jù)Tl、T3、tl、t2和t3，計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。優(yōu)選地，所述中央處理器通過自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算接收IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值具體為中央處理器在處理芯片接收IEEE1588V2協(xié)議報(bào)文時(shí)，獲取處理芯片的計(jì)數(shù)時(shí)間值t4 ；中央處理器在接收處理芯片發(fā)送的IEEE1588V2協(xié)議報(bào)文時(shí)，獲取自身的本地時(shí)間值T5和處理芯片的計(jì)數(shù)時(shí)間值t5 ；中央處理器根據(jù)t4、T5和t5計(jì)算接收IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。本發(fā)明另提出一種時(shí)間同步的處理裝置，包括可編程邏輯器、中央處理器、處理芯片和本地晶振；其中，所述中央處理器，用于接收可編程邏輯器發(fā)送的第一時(shí)間值，并將自身的本地時(shí)間值更新為所述第一時(shí)間值；以及根據(jù)自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送或接收精密時(shí)鐘同步IEEE 1588 V2協(xié)議報(bào)文的精確時(shí)間值；所述處理芯片，用于接收可編程邏輯器發(fā)送的第二時(shí)間值，將自身的計(jì)數(shù)時(shí)間值更新為所述第二時(shí)間值，并在本地晶振控制的頻率下進(jìn)行自增計(jì)數(shù)。優(yōu)選地，所述第一時(shí)間值的精度為1秒，所述第二時(shí)間值的精度在1毫秒至1納秒范圍內(nèi)。優(yōu)選地，所述處理芯片，還用于發(fā)送或接收所述IEEE1588V2協(xié)議報(bào)文；所述中央處理器，還用于將所述精確時(shí)間值以跟隨報(bào)文的形式發(fā)送給處理芯片；所述處理芯片，還用于將所述跟隨報(bào)文發(fā)送給對端設(shè)備。優(yōu)選地，所述中央處理器，具體還用于在構(gòu)建IEEE1588V2協(xié)議報(bào)文時(shí)，獲取本地時(shí)間值Tl和處理芯片的計(jì)數(shù)時(shí)間值tl ；在處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文時(shí)，獲取處理芯片的計(jì)數(shù)時(shí)間值t2 ；在處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文完成時(shí)，獲取本地時(shí)間值T3 和處理芯片的計(jì)數(shù)時(shí)間值t3 ；以及根據(jù)Tl、T3、tl、t2和t3，計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。優(yōu)選地，所述中央處理器，具體還用于在處理芯片接收IEEE1588V2協(xié)議報(bào)文時(shí)， 獲取交換芯片的計(jì)數(shù)時(shí)間值t4 ；在接收處理芯片發(fā)送的IEEE1588V2協(xié)議報(bào)文時(shí)，獲取自身的本地時(shí)間值T5和處理芯片的計(jì)數(shù)時(shí)間值t5 ；以及根據(jù)t4、T5和t5計(jì)算接收IEEE1588V2 協(xié)議報(bào)文的精確時(shí)間值。由上可知，本發(fā)明時(shí)間同步的處理方法和裝置，通過中央處理器的本地時(shí)間值、處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送或接收IEEE1588協(xié)議報(bào)文的精確時(shí)間值，為實(shí)現(xiàn)主從設(shè)備的時(shí)間同步提供時(shí)間數(shù)據(jù)，無需時(shí)鐘芯片的參與，可以省去設(shè)備中的時(shí)鐘芯片，從而達(dá)到降低設(shè)備的制造成本，同時(shí)減少了 IEEE1588V2協(xié)議報(bào)文的轉(zhuǎn)發(fā)流程，提高設(shè)備轉(zhuǎn)發(fā)性能。


圖1是本發(fā)明的時(shí)間同步的處理方法一實(shí)施例的流程圖；圖2是本發(fā)明的時(shí)間同步的處理方法實(shí)施例的另一流程圖3是本發(fā)明的時(shí)間同步的處理方法實(shí)施例的另一流程圖；圖4是本發(fā)明的時(shí)間同步的處理裝置一實(shí)施列的結(jié)構(gòu)示意圖。本發(fā)明目的的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步說明。
具體實(shí)施例方式應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。參見圖1，提出本發(fā)明的時(shí)間同步的處理方法一實(shí)施例，包括步驟S101、中央處理器接收可編程邏輯器發(fā)送的第一時(shí)間值，并將自身的本地時(shí)間值更新為所述第一時(shí)間值；步驟S102、處理芯片接收可編程邏輯器發(fā)送的第二時(shí)間值，將自身的計(jì)數(shù)時(shí)間值更新為所述第二時(shí)間值，并在本地晶振控制的頻率下進(jìn)行自增計(jì)數(shù)；步驟S103、中央處理器根據(jù)自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送或接收網(wǎng)絡(luò)測量和控制系統(tǒng)的精密時(shí)鐘同步IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。所述精確時(shí)間值為實(shí)現(xiàn)本端設(shè)備和對端設(shè)備的時(shí)間同步提供時(shí)間數(shù)據(jù)。本實(shí)施例中，在步驟SlOl之前，所述可編程邏輯器接收外部時(shí)鐘源發(fā)送的時(shí)間信息。外部時(shí)鐘源可以是GPS(Global Positioning System，全球定位系統(tǒng))設(shè)備或 BITS (Background Intelligent Transfer Service，通信建筑綜合定時(shí)供給系統(tǒng))設(shè)備。所述時(shí)間信息是一個(gè)固定格式的時(shí)間信號，此時(shí)可編程邏輯器對所述時(shí)間信息進(jìn)行解析，并分解為“第一時(shí)間值+第二時(shí)間值”的格式。其中第一時(shí)間值的精度為1秒，第二時(shí)間值的精度在1毫秒至1納秒范圍內(nèi)，如可以是40納秒。然后可編程邏輯器將分解后的第一時(shí)間值發(fā)送給中央處理器，將第二時(shí)間值發(fā)送給處理芯片?？删幊踢壿嬈髟趯⒌诙r(shí)間值發(fā)送給處理芯片之前，忽略第二時(shí)間值中不足設(shè)定的精度時(shí)間值，如若設(shè)定的精度為1納秒，則忽略第二時(shí)間值中不足1納秒的時(shí)間值。其中，上述時(shí)間同步的處理方法實(shí)施例中，所述處理芯片為交換芯片或物理層芯片。所述處理芯片中維護(hù)有計(jì)數(shù)器，該計(jì)數(shù)器在所述本地晶振控制的頻率下進(jìn)行計(jì)數(shù)。處理芯片在接收可編程邏輯器發(fā)送的第二時(shí)間值后，計(jì)數(shù)器將當(dāng)前的計(jì)數(shù)時(shí)間值更新為所述第二時(shí)間值，并在本地晶振控制的頻率下進(jìn)行自增計(jì)數(shù)。例如，若本地晶振控制的頻率為25MHz，則計(jì)數(shù)器將計(jì)數(shù)時(shí)間值更新為第二時(shí)間值之后，每40納秒自增1個(gè)計(jì)數(shù)單位， 由此表明所述第二時(shí)間值的精度為40納秒。進(jìn)一步地，上述時(shí)間同步的處理方法實(shí)施例中，所述IEEE1588V2協(xié)議報(bào)文是通過處理芯片發(fā)送或接收的。即中央處理器首先將構(gòu)建好的IEEE1588V2協(xié)議報(bào)文發(fā)送給處理芯片，再由處理芯片在將IEEE1588V2協(xié)議報(bào)文發(fā)送給對端設(shè)備。另外處理芯片接收到對端設(shè)備發(fā)送的IEEE1588V2協(xié)議報(bào)文后，再將IEEE1588V2協(xié)議報(bào)文發(fā)送給中央處理器。進(jìn)一步地，上述時(shí)間同步的處理方法實(shí)施例中，所述中央處理器通過處理芯片將所述精確時(shí)間值以跟隨報(bào)文的形式發(fā)送給對端設(shè)備。即中央處理器將所述精確時(shí)間值以跟隨報(bào)文的形式發(fā)送給處理芯片，再由處理芯片將其發(fā)送給對端設(shè)備。進(jìn)一步地，參見圖2，上述時(shí)間同步的處理方法實(shí)施例中，所述中央處理器根據(jù)自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值具體為步驟S201、中央處理器在構(gòu)建IEEE1588V2協(xié)議報(bào)文時(shí)，獲取本地時(shí)間值Tl和處理芯片的計(jì)數(shù)時(shí)間值tl ；步驟S202、中央處理器在處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文時(shí)，獲取處理芯片的計(jì)數(shù)時(shí)間值t2;步驟S203、中央處理器在處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文完成時(shí)，獲取本地時(shí)間值T3和處理芯片的計(jì)數(shù)時(shí)間值t3 ；步驟S204、中央處理器根據(jù)Tl、T3、tl、t2和t3，計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。本實(shí)施例中，設(shè)處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文時(shí)，中央處理器的本地時(shí)間值為T2。其中，Tl、T2和T3之間的關(guān)系為Tl ^ T2 ^ T3 ；tl、t2和t3之間的關(guān)系為 tl ^ t2 ^ t3 ；從而可以計(jì)算出T2，再將T2和t2進(jìn)行疊加，便得到發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。上述時(shí)間同步的處理方法實(shí)施例中，處理芯片在發(fā)送IEEE1588V2協(xié)議報(bào)文時(shí)，也可以將自身的當(dāng)前計(jì)數(shù)時(shí)間值t2發(fā)送給中央處理器，或?qū)⒆陨淼漠?dāng)前計(jì)數(shù)時(shí)間值t2緩存在對應(yīng)的端口 FIFO (First Input First Output，先入先出隊(duì)列)隊(duì)列中，由中央處理器自
動(dòng)獲取。進(jìn)一步地，參見圖3，上述時(shí)間同步的處理方法實(shí)施例中，所述中央處理器通過自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算接收IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值具體包括步驟S301、中央處理器在處理芯片接收IEEE1588V2協(xié)議報(bào)文時(shí)，獲取處理芯片的計(jì)數(shù)時(shí)間值t4;步驟S302、中央處理器在接收處理芯片發(fā)送的IEEE1588V2協(xié)議報(bào)文時(shí)，獲取自身的本地時(shí)間值T5和處理芯片的計(jì)數(shù)時(shí)間值t5 ；步驟S303、中央處理器根據(jù)t4、T5和t5，計(jì)算接收IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。本實(shí)施例中，設(shè)處理芯片接收IEEE1588V2協(xié)議報(bào)文時(shí)，中央處理器的本地時(shí)間值為T4。其中，T4和T5之間的關(guān)系為T5-1秒彡T4 ( T5 ；t4和t5之間的關(guān)系為t4彡t5 ； 從而可以計(jì)算出T4，再將T4和t4進(jìn)行疊加，便得到接收IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。上述時(shí)間同步的處理方法實(shí)施例中，處理芯片在接收IEEE1588V2協(xié)議報(bào)文時(shí)，也可以將自身的當(dāng)前計(jì)數(shù)時(shí)間值t4發(fā)送給中央處理器，或?qū)⒆陨淼漠?dāng)前計(jì)數(shù)時(shí)間值t4緩存在對應(yīng)的端口 FIFO隊(duì)列中，由中央處理器自動(dòng)獲取。以上時(shí)間同步的處理方法實(shí)施例中，當(dāng)本端設(shè)備為主設(shè)備，則只需將計(jì)算好的發(fā)送IEEE1588V2協(xié)議報(bào)文和接收對端設(shè)備反饋的IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值以跟隨報(bào)文的形式發(fā)送給從設(shè)備(對端設(shè)備)即可。當(dāng)本端設(shè)備為從設(shè)備，需要計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文和接收對端設(shè)備反饋的IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值，同時(shí)接收主設(shè)備發(fā)送的跟隨報(bào)文，并獲取跟隨報(bào)文中的時(shí)間信息，然后根據(jù)計(jì)算好的所述精確時(shí)間值和獲取的時(shí)間信息計(jì)算主從設(shè)備間的時(shí)間偏移，從而對從設(shè)備的時(shí)間進(jìn)行修正，使之與主設(shè)備的時(shí)間同步。由上可知，本發(fā)明時(shí)間同步的處理方法實(shí)施例，通過中央處理器的本地時(shí)間值、處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送或接收IEEE1588協(xié)議報(bào)文的精確時(shí)間值，為實(shí)現(xiàn)主從設(shè)備的時(shí)間同步提供時(shí)間數(shù)據(jù)，無需時(shí)鐘芯片的參與，可以省去設(shè)備中的時(shí)鐘芯片，從而達(dá)到降低設(shè)備的制造成本，同時(shí)減少了 IEEE1588V2協(xié)議報(bào)文的轉(zhuǎn)發(fā)流程，提高設(shè)備轉(zhuǎn)發(fā)性能。參見圖4，提出本發(fā)明的時(shí)間同步的處理裝置100 —實(shí)施例，包括可編程邏輯器 110、中央處理器120、處理芯片130和本地晶振140。其中，所述中央處理器120，用于接收可編程邏輯器110發(fā)送的第一時(shí)間值，并將自身的本地時(shí)間值更新為所述第一時(shí)間值；以及根據(jù)自身的本地時(shí)間值和處理芯片130的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送或接收精密時(shí)鐘同步IEEE 1588V2協(xié)議報(bào)文的精確時(shí)間值。所述處理芯片130，用于接收可編程邏輯器110發(fā)送的第二時(shí)間值，將自身的計(jì)數(shù)時(shí)間值更新為所述第二時(shí)間值，并在本地晶振140控制的頻率下進(jìn)行自增計(jì)數(shù)。所述精確時(shí)間值為實(shí)現(xiàn)本端設(shè)備和對端設(shè)備的時(shí)間同步提供時(shí)間數(shù)據(jù)。本實(shí)施例中，所述可編程邏輯器110，還用于接收外部時(shí)鐘源發(fā)送的時(shí)間信息。外部時(shí)鐘源可以是GPS設(shè)備或BITS設(shè)備。所述時(shí)間信息是一個(gè)固定格式的時(shí)間信號，此時(shí)可編程邏輯器110對所述時(shí)間信息進(jìn)行解析，并分解為“第一時(shí)間值+第二時(shí)間值”的格式。 其中第一時(shí)間值的精度為1秒，第二時(shí)間值的精度在1毫秒至1納秒范圍內(nèi)，如可以是40 納秒。然后可編程邏輯器110將分解后的第一時(shí)間值發(fā)送給中央處理器120，將第二時(shí)間值發(fā)送給處理芯片130。可編程邏輯器110在將第二時(shí)間值發(fā)送給處理芯片130之前，忽略第二時(shí)間值中不足設(shè)定的精度時(shí)間值，如若設(shè)定的精度為1納秒，則忽略第二時(shí)間值中不足1 納秒的時(shí)間值。其中，上述時(shí)間同步的處理裝置100實(shí)施例中，所述處理芯片130為交換芯片或物
理層芯片。所述處理芯片130中維護(hù)有計(jì)數(shù)器，該計(jì)數(shù)器在所述本地晶振140控制的頻率下進(jìn)行計(jì)數(shù)。處理芯片130在接收可編程邏輯器110發(fā)送的第二時(shí)間值后，計(jì)數(shù)器將當(dāng)前的計(jì)數(shù)時(shí)間值更新為所述第二時(shí)間值，并在本地晶振140控制的頻率下進(jìn)行自增計(jì)數(shù)。例如， 若本地晶振140控制的頻率為25MHz，則計(jì)數(shù)器將計(jì)數(shù)時(shí)間值更新為第二時(shí)間值之后，每40 納秒自增1個(gè)計(jì)數(shù)單位，由此表明所述第二時(shí)間值的精度為40納秒。進(jìn)一步地，上述時(shí)間同步的處理裝置100實(shí)施例中，所述IEEE1588V2協(xié)議報(bào)文是通過處理芯片130發(fā)送或接收的。即中央處理器120構(gòu)建好IEEE1588V2協(xié)議報(bào)文發(fā)送給處理芯片130，處理芯片130再將IEEE1588V2協(xié)議報(bào)文發(fā)送給對端設(shè)備。處理芯片130接收到對端設(shè)備發(fā)送的IEEE1588V2協(xié)議報(bào)文后，將接收的IEEE1588V2協(xié)議報(bào)文發(fā)送給中央處理器120。進(jìn)一步地，上述時(shí)間同步的處理裝置實(shí)施例中，所述中央處理器120通過處理芯片130將所述精確時(shí)間值以跟隨報(bào)文的形式發(fā)送給對端設(shè)備。即中央處理器120將所述精確時(shí)間值以跟隨報(bào)文的形式發(fā)送給處理芯片130，再由處理芯片130將其發(fā)送給對端設(shè)備。進(jìn)一步地，上述時(shí)間同步的處理裝置100實(shí)施例中，所述處理芯片130，還用于發(fā)送或接收所述IEEE1588V2協(xié)議報(bào)文。即中央處理器120首先將構(gòu)建好的IEEE1588V2協(xié)議報(bào)文發(fā)送給處理芯片130，再由處理芯片130在將IEEE1588V2協(xié)議報(bào)文發(fā)送給對端設(shè)備。另外處理芯片1320接收到對端設(shè)備發(fā)送的IEEE1588V2協(xié)議報(bào)文后，再將接收的IEEE1588V2 協(xié)議報(bào)文發(fā)送給中央處理器120。進(jìn)一步地，上述時(shí)間同步的處理裝置100實(shí)施例中，所述中央處理器120，還用于將所述精確時(shí)間值以跟隨報(bào)文的形式發(fā)送給處理芯片130。所述處理芯片130，還用于將所述跟隨報(bào)文發(fā)送給對端設(shè)備。即中央處理器120將所述精確時(shí)間值以跟隨報(bào)文的形式發(fā)送給處理芯片130，再由處理芯片130將其發(fā)送給對端設(shè)備。進(jìn)一步地，上述時(shí)間同步的處理裝置100實(shí)施例中，所述中央處理器120，具體還用于在構(gòu)建IEEE1588V2協(xié)議報(bào)文時(shí)，獲取本地時(shí)間值Tl和處理芯片130的計(jì)數(shù)時(shí)間值tl ； 在處理芯片130發(fā)送IEEE1588V2協(xié)議報(bào)文時(shí)，獲取處理芯片130的計(jì)數(shù)時(shí)間值t2 ；在處理芯片130發(fā)送IEEE1588V2協(xié)議報(bào)文完成時(shí)，獲取本地時(shí)間值T3和處理芯片130的計(jì)數(shù)時(shí)間值t3 ；以及根據(jù)Tl、T3、tl、t2和t3，計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。本實(shí)施例中，設(shè)處理芯片130發(fā)送IEEE1588V2協(xié)議報(bào)文時(shí)，中央處理器120的本地時(shí)間值為T2，其中，T1、T2和Τ3之間的關(guān)系為Tl ^ Τ2 ^ Τ3 ；tl、t2和t3之間的關(guān)系為 tl ^ t2 ^ t3 ；從而可以計(jì)算出T2，再將T2和t2進(jìn)行疊加，便得到發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。上述時(shí)間同步的處理裝置100實(shí)施例中，處理芯片130在發(fā)送IEEE1588V2協(xié)議報(bào)文時(shí)，也可以將自身的當(dāng)前計(jì)數(shù)時(shí)間值t2發(fā)送給中央處理器120，或?qū)⒆陨淼漠?dāng)前計(jì)數(shù)時(shí)間值t2緩存在對應(yīng)的端口 FIFO隊(duì)列中，由中央處理器120自動(dòng)獲取。進(jìn)一步地，上述時(shí)間同步的處理裝置100實(shí)施例中，所述中央處理器120，具體還用于在處理芯片130在接收IEEE1588V2協(xié)議報(bào)文時(shí)，獲取處理芯片130的計(jì)數(shù)時(shí)間值t4 ； 在接收處理芯片130發(fā)送的IEEE1588V2協(xié)議報(bào)文時(shí)，獲取自身的本地時(shí)間值T5和處理芯片130的計(jì)數(shù)時(shí)間值t5 ；以及根據(jù)t4、T5和t5計(jì)算接收IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。本實(shí)施例中，設(shè)處理芯片130接收IEEE1588V2協(xié)議報(bào)文時(shí)，中央處理器120的本地時(shí)間值為T4，其中，T4和T5之間的關(guān)系為T5-1秒< T4 ( T5 ；t4和t5之間的關(guān)系為
t5 ；從而可以計(jì)算出T4，再將T4和t4進(jìn)行疊加，便得到接收IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。上述時(shí)間同步的處理裝置100實(shí)施例中，處理芯片130在接收IEEE1588V2協(xié)議報(bào)文時(shí)，也可以將自身的當(dāng)前計(jì)數(shù)時(shí)間值t4發(fā)送給中央處理器120，或?qū)⒆陨淼漠?dāng)前計(jì)數(shù)時(shí)間值t4緩存在對應(yīng)的端口 FIFO隊(duì)列中，由中央處理器120自動(dòng)獲取。以上時(shí)間同步的處理裝置100實(shí)施例中，當(dāng)本端設(shè)備為主設(shè)備，則只需將計(jì)算好的發(fā)送IEEE1588V2協(xié)議報(bào)文和接收對端設(shè)備反饋的IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值以跟隨報(bào)文的形式發(fā)送給從設(shè)備(對端設(shè)備)即可。當(dāng)本端設(shè)備為從設(shè)備，需要計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文和接收對端設(shè)備反饋的IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值，同時(shí)接收主設(shè)備發(fā)送的跟隨報(bào)文，并獲取跟隨報(bào)文中的時(shí)間信息，然后根據(jù)計(jì)算好的所述精確時(shí)間值和獲取的時(shí)間信息計(jì)算主從設(shè)備間的時(shí)間偏移，從而對從設(shè)備的時(shí)間進(jìn)行修正，使之與主設(shè)備的時(shí)間同步。由上可知，本發(fā)明時(shí)間同步的處理裝置100實(shí)施例，通過中央處理器120的本地時(shí)間值、處理芯片130的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送或接收IEEE1588協(xié)議報(bào)文的精確時(shí)間值，為實(shí)現(xiàn)主從設(shè)備的時(shí)間同步提供時(shí)間數(shù)據(jù)，無需時(shí)鐘芯片的參與，可以省去設(shè)備中的時(shí)鐘芯片， 從而達(dá)到降低設(shè)備的制造成本，同時(shí)減少了 IEEE1588V2協(xié)議報(bào)文的轉(zhuǎn)發(fā)流程，提高設(shè)備轉(zhuǎn)發(fā)性能。 應(yīng)當(dāng)理解的是，以上僅為本發(fā)明的優(yōu)選實(shí)施例，不能因此限制本發(fā)明的專利范圍， 凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種時(shí)間同步的處理方法，其特征在于，包括步驟中央處理器接收可編程邏輯器發(fā)送的第一時(shí)間值，并將自身的本地時(shí)間值更新為所述第一時(shí)間值；處理芯片接收可編程邏輯器發(fā)送的第二時(shí)間值，將自身的計(jì)數(shù)時(shí)間值更新為所述第二時(shí)間值，并在本地晶振控制的頻率下進(jìn)行自增計(jì)數(shù)；中央處理器根據(jù)自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送或接收網(wǎng)絡(luò)測量和控制系統(tǒng)的精密時(shí)鐘同步IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。
2.根據(jù)權(quán)利要求1所述的時(shí)間同步的處理方法，其特征在于，所述第一時(shí)間值的精度為1秒，所述第二時(shí)間值的精度在1毫秒至1納秒范圍內(nèi)。
3.根據(jù)權(quán)利要求2所述的時(shí)間同步的處理方法，其特征在于，所述IEEE1588V2協(xié)議報(bào)文是通過處理芯片發(fā)送或接收的；中央處理器通過處理芯片將所述精確時(shí)間值以跟隨報(bào)文或者響應(yīng)報(bào)文的形式發(fā)送給對端設(shè)備。
4.根據(jù)權(quán)利要求3所述的時(shí)間同步的處理方法，其特征在于，所述中央處理器根據(jù)自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值具體為中央處理器在構(gòu)建IEEE1588V2協(xié)議報(bào)文時(shí)，獲取本地時(shí)間值Tl和處理芯片的計(jì)數(shù)時(shí)間值tl ；中央處理器在處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文時(shí)，獲取處理芯片的計(jì)數(shù)時(shí)間值t2 ；中央處理器在處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文完成時(shí)，獲取本地時(shí)間值T3和處理芯片的計(jì)數(shù)時(shí)間值t3;中央處理器根據(jù)Tl、T3、tl、t2和t3，計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。
5.根據(jù)權(quán)利要求3所述的時(shí)間同步的處理方法，其特征在于，所述中央處理器通過自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算接收IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值具體為中央處理器在處理芯片接收IEEE1588V2協(xié)議報(bào)文時(shí)，獲取處理芯片的計(jì)數(shù)時(shí)間值t4 ；中央處理器在接收處理芯片發(fā)送的IEEE1588V2協(xié)議報(bào)文時(shí)，獲取自身的本地時(shí)間值 T5和處理芯片的計(jì)數(shù)時(shí)間值t5 ；中央處理器根據(jù)t4、T5和t5計(jì)算接收IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。
6.一種時(shí)間同步的處理裝置，其特征在于，包括可編程邏輯器、中央處理器、處理芯片和本地晶振；其中，所述中央處理器，用于接收可編程邏輯器發(fā)送的第一時(shí)間值，并將自身的本地時(shí)間值更新為所述第一時(shí)間值；以及根據(jù)自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送或接收精密時(shí)鐘同步IEEE 1588V2協(xié)議報(bào)文的精確時(shí)間值；所述處理芯片，用于接收可編程邏輯器發(fā)送的第二時(shí)間值，將自身的計(jì)數(shù)時(shí)間值更新為所述第二時(shí)間值，并在本地晶振控制的頻率下進(jìn)行自增計(jì)數(shù)。
7.根據(jù)權(quán)利要求6所述的時(shí)間同步的處理裝置，其特征在于，所述第一時(shí)間值的精度為1秒，所述第二時(shí)間值的精度在1毫秒至1納秒范圍內(nèi)。
8.根據(jù)權(quán)利要求7所述的時(shí)間同步的處理裝置，其特征在于，所述處理芯片，還用于發(fā)送或接收所述IEEE1588V2協(xié)議報(bào)文。 所述中央處理器，還用于將所述精確時(shí)間值以跟隨報(bào)文或者響應(yīng)報(bào)文的形式發(fā)送給處理芯片；所述處理芯片，還用于將所述跟隨報(bào)文發(fā)送給對端設(shè)備。
9.根據(jù)權(quán)利要求8所述的時(shí)間同步的處理裝置，其特征在于，所述中央處理器，具體還用于在構(gòu)建IEEE1588V2協(xié)議報(bào)文時(shí)，獲取本地時(shí)間值Tl和處理芯片的計(jì)數(shù)時(shí)間值tl ；在處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文時(shí)，獲取處理芯片的計(jì)數(shù)時(shí)間值t2 ；在處理芯片發(fā)送IEEE1588V2協(xié)議報(bào)文完成時(shí)，獲取本地時(shí)間值T3和處理芯片的計(jì)數(shù)時(shí)間值t3 ；以及根據(jù)Tl、T3、tl、t2和t3，計(jì)算發(fā)送IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。
10.根據(jù)權(quán)利要求8所述的時(shí)間同步的處理裝置，其特征在于，所述中央處理器，具體還用于在處理芯片接收IEEE1588V2協(xié)議報(bào)文時(shí)，獲取交換芯片的計(jì)數(shù)時(shí)間值t4 ；在接收處理芯片發(fā)送的IEEE1588V2協(xié)議報(bào)文時(shí)，獲取自身的本地時(shí)間值 T5和處理芯片的計(jì)數(shù)時(shí)間值t5 ；以及根據(jù)t4、T5和t5計(jì)算接收IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。
全文摘要
本發(fā)明公開了一種時(shí)間同步的處理方法和裝置，方法為中央處理器接收可編程邏輯器發(fā)送的第一時(shí)間值，將自身的本地時(shí)間值更新為第一時(shí)間值；處理芯片接收可編程邏輯器發(fā)送的第二時(shí)間值，將自身的計(jì)數(shù)時(shí)間值更新為第二時(shí)間值，在本地晶振控制的頻率下進(jìn)行自增計(jì)數(shù)；中央處理器根據(jù)自身的本地時(shí)間值和處理芯片的計(jì)數(shù)時(shí)間值，計(jì)算發(fā)送或接收精密時(shí)鐘同步IEEE1588V2協(xié)議報(bào)文的精確時(shí)間值。本發(fā)明時(shí)間同步的處理方法和裝置，計(jì)算發(fā)送或接收IEEE1588協(xié)議報(bào)文的精確時(shí)間值時(shí)，無需時(shí)鐘芯片參與，可省去設(shè)備中時(shí)鐘芯片，從而降低設(shè)備成本，同時(shí)減少了IEEE1588V2協(xié)議報(bào)文的轉(zhuǎn)發(fā)流程，提高設(shè)備轉(zhuǎn)發(fā)性能。
文檔編號H04L29/06GK102208974SQ20111015425
公開日2011年10月5日 申請日期2011年6月9日 優(yōu)先權(quán)日2011年6月9日
發(fā)明者王治平 申請人:中興通訊股份有限公司