專利名稱：基于pcie的視頻拼接處理卡、其控制系統(tǒng)及控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及視頻處理技術(shù)和通信技術(shù)，，具體涉及一種基于PCIE的視頻拼接處理卡，還涉及一種用于PCIE的視頻拼接處理卡的控制系統(tǒng)，還涉及一種基于PCIE的視頻拼接處理卡的控制方法。
背景技術(shù)：
PCI Express (Peripheral Component Interconnect Express),簡稱 PCIE,是電腦總線PCI的一種，它沿用了現(xiàn)有的PCI的編程概念及通訊標(biāo)準(zhǔn)，但建基于更快的串行通信系統(tǒng)。英特爾是該接口的主要倡導(dǎo)者。PCIe僅應(yīng)用于內(nèi)部互連。由于PCIe是基于現(xiàn)有的PCI系統(tǒng)，只需修改物理層而無須修改軟件就可將現(xiàn)有PCI系統(tǒng)轉(zhuǎn)換為PCIE。PCIE擁有更快的速率，以取代幾乎全部現(xiàn)有的內(nèi)部總線(包括AGP和PCI)。隨著PCIE規(guī)范的發(fā)布，一些廠家已經(jīng)推出了基于PCIE的交換器。使得以高帶寬傳輸?shù)钠款i得以消除。
·
為了滿足用戶追求亮麗的超大畫面、純真的色彩、高分辨率的顯示效果，此發(fā)明利用大規(guī)模FPGA(Field Progremmable Gate Array,現(xiàn)場可編程門陣列)開發(fā)的PCIE的視頻拼接處理卡可以完全滿足用戶的需求?，F(xiàn)在社會上大到指揮監(jiān)控中心、網(wǎng)管中心的建立，小到視頻會議、學(xué)術(shù)報(bào)告、技術(shù)講座和多功能會議的進(jìn)行，對大畫面、多色彩、高亮度、高分辨率顯示效果的渴望越來越強(qiáng)烈，爭相應(yīng)用DLP、DID、LCD大屏幕拼接來滿足其需求。傳統(tǒng)的視頻拼接處理器大都采用軟件進(jìn)行視頻處理，在幀速和分辨率上都無法滿足用戶的需求，如果用戶強(qiáng)行增大分辨率，傳統(tǒng)視頻拼接處理器輸出的圖像會出現(xiàn)折斷和圖像噪點(diǎn)過多，并且市場出現(xiàn)的視頻處理器最大合成的畫面最大支持4路圖像合成。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于PCIE的視頻拼接處理卡，能夠解決現(xiàn)有視頻拼接處理設(shè)備低分辨率和圖像清晰度不高的缺陷。本發(fā)明的目的還提供用于PCIE的視頻拼接處理卡的控制系統(tǒng)和一種基于PCIE的視頻拼接處理卡的控制方法。為了達(dá)到上述目的，本發(fā)明采用如下技術(shù)方案本發(fā)明的一種基于PCIE的視頻拼接處理卡，其中FPGA分別與視頻輸入單元、輸入視頻處理單元、卡上存儲管理單元、控制狀態(tài)寄存器及DMA處理單元、PCIE協(xié)議編解碼單元、輸出視頻處理單元、視頻輸出單元連接，用于實(shí)現(xiàn)視頻輸入單元、輸入視頻處理單元、卡上存儲管理單元、控制狀態(tài)寄存器及DMA處理單元、PCIE協(xié)議編解碼單元、輸出視頻處理單元、視頻輸出單元的功能，所述PCIE協(xié)議編解碼單元與控制狀態(tài)寄存器及DMA處理單元連接，控制狀態(tài)寄存器及DMA處理單元分別與卡上存儲管理單元、輸出視頻處理單元、輸入視頻處理單元連接，輸入視頻處理單元與視頻輸入單元連接，輸出視頻處理單元與視頻輸出單元連接，其中所述視頻輸入單元，用于采集視頻信號中的有效屏幕數(shù)據(jù)；根據(jù)每種不同的輸入視頻格式建立一個查找表，查找表里包含每種格式的行前隙、行同步、行后隙、行起始像素、行終止像素、行總像素、場前隙、場同步、場后隙、場起始行、場終止行、場總行數(shù)、像素時鐘數(shù)等參數(shù)值，此信息作為狀態(tài)信息反饋給服務(wù)器進(jìn)行協(xié)處理；所述輸入視頻處理單元，用于對采集后的有效屏幕數(shù)據(jù)進(jìn)行處理，包括視頻色度重采樣、隔行轉(zhuǎn)逐行、視頻縮放、灰度亮度處理；所述卡上存儲管理單元，用于輸 入視頻和輸出視頻的存儲調(diào)度管理，其存儲器選擇用96BIT的DDR3實(shí)現(xiàn)；所述控制狀態(tài)寄存器及DMA處理單元，用于板卡各端口狀態(tài)上傳服務(wù)器、下傳服務(wù)器的DMA指令調(diào)度高清實(shí)時數(shù)據(jù)非編碼存儲和播放；所述PCIE協(xié)議編解碼單元，用于將所述視頻幀、狀態(tài)寄存器、控制器寄存器封裝為相應(yīng)的PCIE報(bào)文；所述輸出視頻處理單元，用于視頻的后期處理；所述視頻輸出單元，用于根據(jù)所述控制寄存器子單元接收到的控制指令，通過查找表里包含每種格式的行前隙、行同步、行后隙、行起始像素、行終止像素、行總像素、場前隙、場同步、場后隙、場起始行、場終止行、場總行數(shù)、像素時鐘數(shù)等參數(shù)值，重新生成一個新的屏幕數(shù)據(jù)輸出。其中，所述輸入視頻處理單元具體包括色度重采樣子單元，將8bit/10bit/16bit/20bit/24bit的其他視頻色域空間信號要變成24bitRGB信號色域空間；隔行轉(zhuǎn)逐行子單元，硬件卷積算法實(shí)現(xiàn)實(shí)時無差別擴(kuò)行轉(zhuǎn)換，以降低視頻梳齒現(xiàn)象；視頻縮放子單元，利用牛頓插值法實(shí)現(xiàn)增強(qiáng)型插值處理，實(shí)現(xiàn)視頻流實(shí)時整體或部分圖像實(shí)時平滑放大或縮小，以改善邊緣鋸齒現(xiàn)象；灰度亮度處理子單元，利用灰度直方圖統(tǒng)計(jì)方法來實(shí)現(xiàn)圖像灰度拉伸、自動對比度、動態(tài)伽馬調(diào)整等操作；其中，色度重采樣子單元與隔行轉(zhuǎn)逐行子單元連通，隔行轉(zhuǎn)逐行子單元與視頻縮放子單元連通，視頻縮放子單元與灰度亮度處理子單元連通。其中，所述控制狀態(tài)寄存器及DMA處理單元具體包括狀態(tài)寄存器子單元，將所述視頻輸入單元獲得的端口狀態(tài)信息以報(bào)文的方式傳給主控卡或服務(wù)器；DMA處理子單元，公用實(shí)時非編視頻數(shù)據(jù)通道，以高帶寬無損地對輸入和輸出視頻進(jìn)行交互，；控制寄存器子單元，主控卡或服務(wù)器表達(dá)用戶意愿的數(shù)據(jù)通道，同樣以報(bào)文的方式下傳給FPGA。其中，所述PCIE協(xié)議編解碼單元具體包括解碼端PCIE報(bào)文標(biāo)示分析子單元，用提取PCIE報(bào)文頭標(biāo)示，以區(qū)分所述報(bào)文是控制寄存器報(bào)文或視頻幀報(bào)文；解碼端報(bào)文凈荷緩存子單元，用于存儲接收到的報(bào)文凈荷，包括控制寄存器報(bào)文凈荷或視頻幀報(bào)文凈荷；編碼端凈荷子單元，用于緩存從DDR3讀出的經(jīng)過處理后的并準(zhǔn)備通過PCIE總線發(fā)送的視頻幀凈荷和狀態(tài)信息凈荷；編碼端地址緩存子單元，用于緩存發(fā)送端的PCIE報(bào)文頭標(biāo)示；編碼端組幀子單元，分別與編碼端凈荷子單元和編碼端地址緩存子單元連接，用于描述所述PCIE發(fā)送報(bào)文。其中，所述視頻輸出處理單元具體包括GAMMA校正子單元，用于減小視頻流輸出的失真程度；ALPHA融合子單元，實(shí)現(xiàn)包括視頻流實(shí)時輸出無縫切換，淡入淡出、畫中畫的圖像效果。本發(fā)明的一種用于PCIE的視頻拼接處理卡的控制系統(tǒng)，包括主控卡或服務(wù)器、 PCIE交換卡、PCIE的視頻拼接處理卡，其中，PCIE交換卡分別與主控卡或服務(wù)器、PCIE的視頻拼接處理卡連接，所述主控卡或服務(wù)器與PCIE的視頻拼接處理卡通過PCIE交換板卡進(jìn)行通信。本發(fā)明的一種基于PCIE的視頻拼接處理卡的控制方法，包括具體實(shí)施步驟如下I)主控卡廣播查詢在PCIE交換卡上所插入的PCIE的視頻拼接處理卡數(shù)量，并為各PCIE的視頻拼接處理卡排列序號，以確定各自獨(dú)立存在；2)接收所述各PCIE的視頻拼接處理卡的狀態(tài)信息，根據(jù)接收到的狀態(tài)信息，制定各PCIE的視頻拼接處理卡間的視頻調(diào)度關(guān)系；3)所述主控卡向各PCIE的視頻拼接處理卡發(fā)送相應(yīng)的控制指令，控制視頻處理的執(zhí)行。其中，所述步驟I)還包括以下步驟(I)所述PCIE的視頻拼接處理卡在出廠之前要添加特定的標(biāo)示信息，保證每個卡的標(biāo)示在獨(dú)立的系統(tǒng)中都是獨(dú)一無二的并且事實(shí)存在的；(2)所述主控卡在發(fā)送控制單元報(bào)文之前，要在控制報(bào)文中添加目標(biāo)PCIE的視頻拼接處理卡對應(yīng)特定的標(biāo)示信息，所述特定標(biāo)示信息還包括PCIE頭地址、PCIE頭地址類型、報(bào)文長度；(3)向主控卡發(fā)送的狀態(tài)信息報(bào)文，同理也要在報(bào)文中添加各目標(biāo)PCIE的視頻拼接處理卡對應(yīng)特定的標(biāo)示信息；(4)所述各目標(biāo)PCIE的視頻拼接處理卡之間交互的視頻幀報(bào)文，同理也要在報(bào)文中添加各目標(biāo)PCIE的視頻拼接處理卡對應(yīng)特定的標(biāo)示信息。由于采取了以上技術(shù)方案，本發(fā)明的優(yōu)點(diǎn)在于I本發(fā)明能夠解決現(xiàn)有視頻拼接處理設(shè)備低分辨率和圖像清晰度不高的缺陷。2本發(fā)明采用高速串行的PCIE總線來作為高清視頻的傳輸通道可以達(dá)到實(shí)時融合8路聞清圖像,巾貞速減半后可以支持最大32路聞清圖像融合，可以實(shí)現(xiàn)窗口漫游，窗口置力口，縮放，畫外畫平鋪，畫中畫，窗口透視等功能，并且預(yù)設(shè)多種模式，用戶還可以自行定義預(yù)存模式。3本發(fā)明由于使用純硬件連接，可以全屏動態(tài)實(shí)時顯示VGA至UXGA逐行超高分辨率純硬件圖像的高速處理，非常適合要求長期連續(xù)穩(wěn)定工作的場合，上電快速啟動，免維護(hù)。


圖I為本發(fā)明涉及到以屏幕像素1024*768為例的VESA標(biāo)準(zhǔn)屏幕數(shù)據(jù)結(jié)構(gòu)示意圖；圖2是本發(fā)明中涉及到的一種基于PCIE的視頻拼接處理卡的控制系統(tǒng)示意圖；圖3是本發(fā)明中一種基于PCIE的視頻拼接處理卡的結(jié)構(gòu)示意圖；圖4是本發(fā)明中涉及到的輸入視頻處理算法結(jié)構(gòu)示意圖；圖5是本發(fā)明中涉及到的DDR3讀寫調(diào)度指令實(shí)現(xiàn)的示意圖；圖6是本發(fā)明中視頻處理卡視頻流輸出前的視頻處理算法結(jié)構(gòu)圖； 圖7是本發(fā)明中基于PCIE視頻處理卡的特殊標(biāo)示部分的示意圖。圖中:101、102、103、104、視頻輸入單元;105、106、107、108、視頻輸出單元;109、輸入視頻處理單元；110、輸出視頻處理單元；111、卡上存儲管理單元；112、狀態(tài)寄存器；113、MDA處理單元；114、控制寄存器；201、MDA方式DDR3讀寫管理模塊；202 209、緩存器FIFO ;210、控制狀態(tài)寄存器及MDA處理單元。
具體實(shí)施例方式以下實(shí)施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。如圖2所示，本發(fā)明提供了一種用于PCIE的視頻拼接處理卡的控制系統(tǒng)，包括主控卡或服務(wù)器、PCIE交換卡、PCIE的視頻拼接處理卡，其中，PCIE交換卡分別與主控卡或服務(wù)器、PCIE的視頻拼接處理卡連接，所述主控卡或服務(wù)器與PCIE的視頻拼接處理卡通過PCIE交換板卡進(jìn)行通信。如圖3所示，本發(fā)明的基于PCIE的視頻拼接處理卡中，視頻輸入單元101 104為板卡的4個獨(dú)立的視頻輸入單元，用采集4路獨(dú)立的外接視頻的屏幕數(shù)據(jù)和視頻色域空間，并且將這些狀態(tài)信息以報(bào)文的形式發(fā)送給主控卡，報(bào)文的結(jié)構(gòu)見圖7。圖7中包括PCIE頭文件和凈荷文件兩部分，在凈荷文件中添加各卡的特殊標(biāo)示以確定個卡獨(dú)立存在，它包含板卡標(biāo)示、輸入輸出標(biāo)示及端口號標(biāo)示。其中板卡標(biāo)示的作用是為了確定PICE交換卡上存在基于PCIE視頻處理卡的存在；輸入輸出標(biāo)示的作用是表明報(bào)文是作用于輸入狀態(tài)或是輸出狀態(tài)；端口號標(biāo)示的作用是表明報(bào)文時裝在的信息是作用于那個端口的，其中端口包括視頻輸入端口、視頻輸出端口、PCIE輸入端口、PCIE輸出端口等；去除特殊標(biāo)示的其他凈荷文件做狀態(tài)信息、控制指令或視頻幀通道，報(bào)文長度要湊足128bytes或64bytes的整數(shù)倍，不足部分以“0”填充。當(dāng)所述狀態(tài)信息報(bào)文上傳給主控卡后，主控卡確定PCIE交換板卡上的視頻卡情況后，向各視頻拼接處理卡發(fā)送用戶意愿的控制命令報(bào)文，報(bào)文格式見表1，在凈荷文件中添加各視頻拼接處理卡的特殊標(biāo)示和控制指令，報(bào)文長度要湊足128bytes或64bytes的整數(shù)倍，不足部分以“0”填充。空指令經(jīng)過解碼端PCIE報(bào)文標(biāo)示分析子單元，將報(bào)文分解成各自視頻拼接處理卡的控制寄存器，連接接進(jìn)入控制寄存器子單元，以此來控制視頻輸入處理單元，見圖4。圖4是本發(fā)明中涉及到的輸入視頻處理算法結(jié)構(gòu)示意圖，根據(jù)視頻輸入單元獲得的屏幕數(shù)據(jù)信息、視頻色域空間信息和控制寄存器子單元的控制信息共同作用下視頻流接入輸入視頻處理單元109，待處理的視頻流在輸入視頻處理單元中的流向及實(shí)時處理過程如下首先根據(jù)視頻流經(jīng)過所述見圖3所示視頻輸入單元101 104獲得的視頻色域空間信息，如視頻色域空間不是RGB色域空間，通過色度重采樣(去交織)子單元，將8bit/10bit/16bit/20bit/24bit的其他視頻流色域空間信號要變成24bitRGB空間信號，如果輸入視頻流本身就是24bitRGB空間信號，視頻流信號不經(jīng)過色度重采樣(去交織)子單元，直接進(jìn)入隔行轉(zhuǎn)逐行子單元；在隔行轉(zhuǎn)逐行子單元中，根據(jù)視頻流經(jīng)過所述見圖3所示視頻輸入單元101 104獲得屏幕數(shù)據(jù)信息來判斷輸入視頻流是否是隔行輸入的，如果是隔行輸入通過本發(fā)明涉及到的硬件卷積插值算法實(shí)現(xiàn)實(shí)時無差別擴(kuò)行轉(zhuǎn)換，將隔行視頻轉(zhuǎn)換成為裝行視頻，否則視頻流流不進(jìn)隔行轉(zhuǎn)逐行子單元而直接進(jìn)入視頻縮放子單元；
·
在視頻縮放子單元中，根據(jù)視頻輸入單元獲得的屏幕數(shù)據(jù)信息和控制寄存器子單元的控制信息共同作用下，利用牛頓插值法實(shí)現(xiàn)增強(qiáng)型插值處理，實(shí)現(xiàn)視頻圖像實(shí)時平滑放大或縮小，視頻圖像實(shí)時平滑放大或縮小包括對一幀完整的視頻整體進(jìn)行縮放處理和對一幀完整的視頻中的一部分視頻分割后進(jìn)行縮放處理；然而在一些特殊場合只做到視頻流實(shí)時平滑放大或縮小是遠(yuǎn)遠(yuǎn)不夠的，同時還強(qiáng)烈需求對視頻畫面效果進(jìn)行自定優(yōu)化，所以為了滿足一些特殊場合的應(yīng)用，本發(fā)明在視頻縮放子單元后加入了灰度亮度處理子單元，用戶可以通過控制指令來選擇是否要對視頻圖像的畫面進(jìn)行處理，如果特殊的場合下，需要灰度亮度處理，利用灰度直方圖統(tǒng)計(jì)方法來實(shí)現(xiàn)灰度拉伸、自動對比度、動態(tài)伽馬調(diào)整等操作，就將視頻縮放子單元和灰度亮度處理子單元連接，實(shí)現(xiàn)特殊場合的的視頻畫面效果輸出；視頻流經(jīng)過圖3所示中的輸入視頻處理單元109后，進(jìn)入圖3所示的卡上存儲管理單元111，這里需要調(diào)度的視頻流分別來自視頻拼接處理卡本身的4路視頻流輸入、PCIE交換板卡上其它基于PCIE視頻拼接處理板卡的4路視頻流，視頻流向及調(diào)度處理見圖5。8路視頻流通過FIFO乒乓操作的方式進(jìn)行DDR3讀寫調(diào)度，在卡上存儲管理單元中需要圖3中、控制狀態(tài)寄存器114及DMA處理單元113協(xié)同工作；所述FIFO乒乓操作是通過串并轉(zhuǎn)換，同時還分析了數(shù)據(jù)在兩個緩存之間的切換技術(shù)來實(shí)現(xiàn)數(shù)據(jù)的無縫緩沖和處理。有些數(shù)據(jù)經(jīng)過串并轉(zhuǎn)化后，其數(shù)據(jù)的順序也是不能改變的，所以串轉(zhuǎn)并后數(shù)據(jù)的控制也很重要；在本發(fā)明中利用FIFO乒乓操作的方式可以有效地解決多路視頻流在DDR3中交互調(diào)用時由于DDR3物理帶寬限制所導(dǎo)致的視頻流丟失或視頻流處理順序混亂等現(xiàn)象；圖5中異步FIFO模塊DMA方式DDR3讀寫模塊201、緩存器202、203、204、205分別用來緩存來自PCIE視頻處理板卡本身經(jīng)輸入視頻處理單元處理后的視頻流和PCIE交換板卡上其它基于PCIE視頻處理板卡的視頻流，異步緩存器FIFO模塊206、207、208、209用來緩存從DDR3中讀出待輸出處理的視頻流。其中異步緩存器FIFO模塊206、207、208、209緩存從DDR3讀出來自PCIE視頻處理板卡本身經(jīng)輸入視頻處理單元處理后的4路視頻流，異步緩存器FIFO模塊202、203、204、205從DDR3中讀出來自PCIE交換板卡上其它基于PCIE視頻處理板卡的視頻流；本發(fā)明中的乒乓操作原理按照DDR3讀操作優(yōu)先級高進(jìn)行調(diào)度，采取以FIFO的“空”、“滿”標(biāo)志來切換異步FIFO模塊對DDR3的讀寫順序；
用戶在主控卡上通過控制報(bào)文可以自定義DDR3讀出的視頻流向，從DDR3讀出的視頻流向有兩個方向，一個方向是直接輸出到PCIE視頻處理板卡上的圖3中所示輸出視頻處理單元110及視頻輸出單元105、106、107、108，進(jìn)處理后輸出到監(jiān)視器上顯示，另一個方向是輸出到PCIE總線上，作為PCIE交換板卡上其它視頻處理卡的輸入來調(diào)用；當(dāng)用戶選擇直接輸出到PCIE視頻處理板卡上的圖3中所示輸出視頻處理單元110及視頻輸出單元105、106、107、108，進(jìn)行處理后輸出到監(jiān)視器上顯示這個視頻流流向時，視頻流實(shí)時處理過程見圖6 ;用戶通過控制寄存器報(bào)文向每個PCIE視頻處理板卡發(fā)送輸出控制指令及ALPHA融合比例系數(shù)和GAMMA校正系數(shù)，視頻輸出處理單元根據(jù)相關(guān)指令及參數(shù)對異步緩存器FIFO模塊206、207、208、209、211、212、213、214中的8路視頻流進(jìn)行ALPHA融合，ALPHA融合目的是可以使最大8路視頻流在一個監(jiān)視器上實(shí)現(xiàn)畫中畫、淡入淡出、無縫切換等功能；融合后的視頻流通過GAMMA校正以保證視頻流在最大程度上減小視頻輸出的失真程度，ALPHA融合比例系數(shù)和GAMMA校正系數(shù)可以實(shí)時調(diào)整，已達(dá)到視頻以最優(yōu)的圖像質(zhì)量輸出。 完成上述步驟后，視頻流接入圖6所示的視頻輸出單元，根據(jù)用戶自定義的屏幕大小建立視頻幀輸出到監(jiān)視器上顯示。顯然，本發(fā)明的上述實(shí)施例僅僅是為清楚地說明本發(fā)明所作的舉例，而并非是對本發(fā)明的實(shí)施方式的限定。對于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其它不同形式的變化或變動。這里無法對所有的實(shí)施方式予以窮舉。凡是屬于本發(fā)明的技術(shù)方案所引伸出的顯而易見的變化或變動仍處于本發(fā)明的保護(hù)范圍之列。
權(quán)利要求
1.一種基于PCIE的視頻拼接處理卡，其特征在于FPGA分別與視頻輸入單元、輸入視頻處理單元、卡上存儲管理單元、控制狀態(tài)寄存器及DMA處理單元、PCIE協(xié)議編解碼單元、輸出視頻處理單元、視頻輸出單元連接，用于實(shí)現(xiàn)視頻輸入單元、輸入視頻處理單元、卡上存儲管理單元、控制狀態(tài)寄存器及DMA處理單元、PCIE協(xié)議編解碼單元、輸出視頻處理單元、視頻輸出單元的功能，所述PCIE協(xié)議編解碼單元與控制狀態(tài)寄存器及DMA處理單元連接，控制狀態(tài)寄存器及DMA處理單元分別與卡上存儲管理單元、輸出視頻處理單元、輸入視頻處理單元連接，輸入視頻處理單元與視頻輸入單元連接，輸出視頻處理單元與視頻輸出單元連接，其中 所述視頻輸入單元，用于采集視頻信號中的有效屏幕數(shù)據(jù)；根據(jù)每種不同的輸入視頻格式建立一個查找表，查找表里包含每種格式的行前隙、行同步、行后隙、行起始像素、行終止像素、行總像素、場前隙、場同步、場后隙、場起始行、場終止行、場總行數(shù)、像素時鐘數(shù)等參數(shù)值，此信息作為狀態(tài)信息反饋給服務(wù)器進(jìn)行協(xié)處理； 所述輸入視頻處理單元，用于對采集后的有效屏幕數(shù)據(jù)進(jìn)行處理，包括視頻色度重采樣、隔行轉(zhuǎn)逐行、視頻縮放、灰度亮度處理； 所述卡上存儲管理單元，用于輸入視頻和輸出視頻的存儲調(diào)度管理，其存儲器選擇用96BIT 的 DDR3 實(shí)現(xiàn)； 所述控制狀態(tài)寄存器及DMA處理單元，用于板卡各端口狀態(tài)上傳服務(wù)器、下傳服務(wù)器的DMA指令調(diào)度高清實(shí)時數(shù)據(jù)非編碼存儲和播放； 所述PCIE協(xié)議編解碼單元，用于將所述視頻幀、狀態(tài)寄存器、控制器寄存器封裝為相應(yīng)的PCIE報(bào)文； 所述輸出視頻處理單元，用于視頻的后期處理； 所述視頻輸出單元，用于根據(jù)所述控制寄存器子單元接收到的控制指令，通過查找表里包含每種格式的行前隙、行同步、行后隙、行起始像素、行終止像素、行總像素、場前隙、場同步、場后隙、場起始行、場終止行、場總行數(shù)、像素時鐘數(shù)等參數(shù)值，重新生成一個新的屏幕數(shù)據(jù)輸出。
2.根據(jù)權(quán)利要求I所述的一種基于PCIE的視頻拼接處理卡，其特征在于所述輸入視頻處理單元具體包括 色度重采樣子單元，將8bit/10bit/16bit/20bit/24bit的其他視頻色域空間信號要變成24bitRGB信號色域空間； 隔行轉(zhuǎn)逐行子單元，硬件卷積算法實(shí)現(xiàn)實(shí)時無差別擴(kuò)行轉(zhuǎn)換，以降低視頻梳齒現(xiàn)象； 視頻縮放子單元，利用牛頓插值法實(shí)現(xiàn)增強(qiáng)型插值處理，實(shí)現(xiàn)視頻流實(shí)時整體或部分圖像實(shí)時平滑放大或縮小，以改善邊緣鋸齒現(xiàn)象； 灰度亮度處理子單元，利用灰度直方圖統(tǒng)計(jì)方法來實(shí)現(xiàn)圖像灰度拉伸、自動對比度、動態(tài)伽馬調(diào)整等操作； 其中，色度重采樣子單元與隔行轉(zhuǎn)逐行子單元連通，隔行轉(zhuǎn)逐行子單元與視頻縮放子單元連通，視頻縮放子單元與灰度亮度處理子單元連通。
3.根據(jù)權(quán)利要求I所述的一種基于PCIE的視頻拼接處理卡，其特征在于所述控制狀態(tài)寄存器及DMA處理單元具體包括 狀態(tài)寄存器子單元，將所述視頻輸入單元獲得的端口狀態(tài)信息以報(bào)文的方式傳給主控卡或服務(wù)器； DMA處理子單元，公用實(shí)時非編視頻數(shù)據(jù)通道，以高帶寬無損地對輸入和輸出視頻進(jìn)行交互，; 控制寄存器子單元，主控卡或服務(wù)器表達(dá)用戶意愿的數(shù)據(jù)通道，同樣以報(bào)文的方式下傳給FPGA。
4.根據(jù)權(quán)利要求I所述的一種基于PCIE的視頻拼接處理卡，其特征在于所述PCIE協(xié)議編解碼單元具體包括 解碼端PCiE報(bào)文標(biāo)示分析子單元，用提取PCIE報(bào)文頭標(biāo)示，以區(qū)分所述報(bào)文是控制寄存器報(bào)文或視頻幀報(bào)文； 解碼端報(bào)文凈荷緩存子單元，用于存儲接收到的報(bào)文凈荷，包括控制寄存器報(bào)文凈荷或視頻幀報(bào)文凈荷； 編碼端凈荷子單元，用于緩存從DDR3讀出的經(jīng)過處理后的并準(zhǔn)備通過PCIE總線發(fā)送的視頻幀凈荷和狀態(tài)信息凈荷； 編碼端地址緩存子單元，用于緩存發(fā)送端的PCIE報(bào)文頭標(biāo)示； 編碼端組幀子單元，分別與編碼端凈荷子單元和編碼端地址緩存子單元連接，用于描述所述PCIE發(fā)送報(bào)文。
5.根據(jù)權(quán)利要求I所述的一種基于PCIE的視頻拼接處理卡，其特征在于所述視頻輸出處理單元具體包括 GAMMA校正子單元,用于減小視頻流輸出的失真程度； ALPHA融合子單元，實(shí)現(xiàn)包括視頻流實(shí)時輸出無縫切換，淡入淡出、畫中畫的圖像效果。
6.一種用于PCIE的視頻拼接處理卡的控制系統(tǒng)，其特征在于包括主控卡或服務(wù)器、PCIE交換卡、PCIE的視頻拼接處理卡，其中，PCIE交換卡分別與主控卡或服務(wù)器、PCIE的視頻拼接處理卡連接，所述主控卡或服務(wù)器與PCIE的視頻拼接處理卡通過PCIE交換板卡進(jìn)行通信。
7.一種基于PCIE的視頻拼接處理卡的控制方法，其特征在于包括具體實(shí)施步驟如下 1)主控卡廣播查詢在PCIE交換卡上所插入的PCIE的視頻拼接處理卡數(shù)量，并為各PCIE的視頻拼接處理卡排列序號，以確定各自獨(dú)立存在； 2)接收所述各PCIE的視頻拼接處理卡的狀態(tài)信息，根據(jù)接收到的狀態(tài)信息，制定各PCIE的視頻拼接處理卡間的視頻調(diào)度關(guān)系； 3)所述主控卡向各PCIE的視頻拼接處理卡發(fā)送相應(yīng)的控制指令，控制視頻處理的執(zhí)行。
8.根據(jù)權(quán)利要求7所述的一種基于PCIE的視頻拼接處理卡的控制方法，其特征在于所述步驟I)還包括以下步驟 (1)所述PCIE的視頻拼接處理卡在出廠之前要添加特定的標(biāo)示信息，保證每個卡的標(biāo)示在獨(dú)立的系統(tǒng)中都是獨(dú)一無二的并且事實(shí)存在的； (2)所述主控卡在發(fā)送控制單元報(bào)文之前，要在控制報(bào)文中添加目標(biāo)PCIE的視頻拼接處理卡對應(yīng)特定的標(biāo)示信息,所述特定標(biāo)示信息還包括PCIE頭地址、PCIE頭地址類型、報(bào)文長度； (3)向主控卡發(fā)送的狀態(tài)信息報(bào)文，同理也要在報(bào)文中添加各目標(biāo)PCIE的視頻拼接處理卡對應(yīng)特定的標(biāo)示信息； (4)所述各目標(biāo)PCIE的視頻拼接處理卡之間交互的視頻幀報(bào)文，同理也要在報(bào)文中添加各目標(biāo)PCIE的視頻 拼接處理卡對應(yīng)特定的標(biāo)示信息。
全文摘要
本發(fā)明涉及一種基于PCIE的視頻拼接處理卡、其控制系統(tǒng)及控制方法，其中FPGA分別與視頻輸入單元、輸入視頻處理單元、卡上存儲管理單元、控制狀態(tài)寄存器及DMA處理單元、PCIE協(xié)議編解碼單元、輸出視頻處理單元、視頻輸出單元連接，所述PCIE協(xié)議編解碼單元與控制狀態(tài)寄存器及DMA處理單元連接，控制狀態(tài)寄存器及DMA處理單元分別與卡上存儲管理單元、輸出視頻處理單元、輸入視頻處理單元連接，輸入視頻處理單元與視頻輸入單元連接，輸出視頻處理單元與視頻輸出單元連接。本發(fā)明能夠解決現(xiàn)有視頻拼接處理設(shè)備低分辨率和圖像清晰度不高的缺陷。
文檔編號H04N5/262GK102843522SQ20111017250
公開日2012年12月26日 申請日期2011年6月24日 優(yōu)先權(quán)日2011年6月24日
發(fā)明者李國川 申請人:北京彩訊科技股份有限公司, 李國川