專利名稱：一種rf接口的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高頻無線電波收發(fā)裝置，尤其是一種射頻(RF)接口。
背景技術(shù)：
公知的RF接口通常包括射頻收發(fā)模塊和外部數(shù)據(jù)接口，由外部數(shù)據(jù)接口將需要發(fā)送的數(shù)據(jù)傳遞至射頻收發(fā)模塊進(jìn)行發(fā)射，由射頻收發(fā)模塊將接收到的數(shù)據(jù)傳遞至外部數(shù)據(jù)接口，這種形式的RF接口經(jīng)常由于射頻收發(fā)模塊與外部數(shù)據(jù)接口之間的速度匹配問題造成數(shù)據(jù)丟失，作為改進(jìn)的形式，將緩存裝置設(shè)置于射頻收發(fā)模塊和外部數(shù)據(jù)接口之間，該形式雖然能在一定程度上改善數(shù)據(jù)丟失，卻無法實現(xiàn)對數(shù)據(jù)進(jìn)行數(shù)字調(diào)制及數(shù)字解調(diào)以滿足數(shù)字通訊的需要，雖然又有增加數(shù)字調(diào)制解調(diào)模塊的產(chǎn)品問世，但是這些產(chǎn)品功能單一，只能針對某種特定的調(diào)制解調(diào)方式，一旦需要改變調(diào)制解調(diào)方式就要變更電路設(shè)計，通用性差，且當(dāng)數(shù)據(jù)流量較大時也很難避免數(shù)據(jù)丟失。

發(fā)明內(nèi)容
針對現(xiàn)有RF接口所存在的上述問題，本發(fā)明提供一種可根據(jù)需要改變電路結(jié)構(gòu)且能有效避免數(shù)據(jù)丟失的RF接口。本發(fā)明解決技術(shù)問題所采用的技術(shù)手段為
一種RF接口，包括射頻收發(fā)單元，存儲單元、CPU單元、外部控制接口和輸入輸出單元；所述射頻收發(fā)單元包括射頻數(shù)據(jù)接口和射頻控制接口，所述射頻控制接口與所述CPU單元連接，所述CPU單元控制所述射頻收發(fā)單元,所述CPU單元與所述輸入輸出單元連接，所述CPU單元控制所述輸入輸出單元，所述CPU單元與所述外部控制接口連接，所述外部控制接口向所述CPU單元傳送外部控制指令；
所述射頻數(shù)據(jù)接口與所述輸入輸出單元連接，所述輸入輸出單元與所述存儲單元連接，所述存儲單元包括與外界傳送數(shù)據(jù)的外部數(shù)據(jù)接口，所述存儲單元與所述輸入輸出單元以及所述射頻收發(fā)單元形成數(shù)據(jù)鏈路，其中，
所述CPU單元和所述輸入輸出單元主要由通過編程方式構(gòu)造硬件結(jié)構(gòu)的可配置器件形成，所述可配置器件包括配置程序下載接口，所述配置文件下載接口用于下載用以構(gòu)成所述可配置器件硬件結(jié)構(gòu)的配置程序。上述RF接口，其中，還包括IOOMHz時鐘信號發(fā)生裝置，所述IOOMHz時鐘信號發(fā)生裝置與所述CPU單元連接，所述IOOMHz時鐘信號發(fā)生裝置，為所述CPU單元提供時鐘信號。上述RF接口，其中，所述射頻收發(fā)單元包括信號衰減裝置，所述信號衰減裝置與所述CPU單元連接，所述CPU單元控制所述信號衰減裝置。上述RF接口，其中，所述存儲單元為靜態(tài)存儲器。上述RF接口，其中，所述外部控制接口為串行接口。上述RF接口，其中，所述外部數(shù)據(jù)接口為串行接口。上述RF接口，其中，所述配置程序下載接口為串行接口。
上述RF接口，其中，還包括加密單元，所述加密單元與所述CPU單元和所述輸入輸出單元分別連接，所述加密單元根據(jù)所述CPU單元的指令將所述輸入輸出單元中正在處理的數(shù)據(jù)進(jìn)行加密或者解密。本發(fā)明的有益效果是
可根據(jù)不同的調(diào)制解調(diào)需要變更電路結(jié)構(gòu)而無需重新設(shè)計制作電路，采用快進(jìn)快出數(shù)據(jù)存取方式，有效避免數(shù)據(jù)丟失。


圖I是本發(fā)明一種RF接口的電路連接框圖。
具體實施例方式下面結(jié)合附圖和具體實施例對本發(fā)明作進(jìn)一步說明，但不作為本發(fā)明的限定。如圖I所示,本發(fā)明一種RF接口，包括射頻收發(fā)單元,存儲單元、CPU單元、外部控制接口和輸入輸出單元；
射頻收發(fā)單元包括射頻數(shù)據(jù)接口和射頻控制接口，射頻控制接口與CPU單元連接，CPU單元控制射頻收發(fā)單元，CPU單元與輸入輸出單元連接，CPU單元控制輸入輸出單元，CPU單元與外部控制接口連接，外部控制接口向CPU單元傳送外部控制指令；
射頻數(shù)據(jù)接口與所述輸入輸出單元連接，輸入輸出單元與存儲單元連接，存儲單元包括與外界傳送數(shù)據(jù)的外部數(shù)據(jù)接口，存儲單元與輸入輸出單元以及射頻收發(fā)單元形成數(shù)據(jù)鏈路，其中，
CPU單元和輸入輸出單元主要由通過編程方式構(gòu)造硬件結(jié)構(gòu)的可配置器件形成，可配置器件包括配置程序下載接口，配置文件下載接口用于下載用以構(gòu)成可配置器件硬件結(jié)構(gòu)的配置程序。本發(fā)明的工作原理是發(fā)射時，外部電路將需發(fā)送的數(shù)據(jù)通過外部數(shù)據(jù)接口送入存儲單元，同時通過外部控制接口傳送指令至CPU單元，CPU單元控制輸入輸出單元讀取存儲單元中的數(shù)據(jù)，并發(fā)送至射頻收發(fā)單元，CPU單元控制射頻發(fā)射單元將數(shù)據(jù)發(fā)射，在CPU單元控制輸入輸出單元讀取存儲單元中的數(shù)據(jù)時可以進(jìn)行必要的數(shù)字調(diào)制或者加密；接收時射頻收發(fā)單元的靜噪被射頻信號打開，射頻收發(fā)單元傳送中斷至CPU單元，CPU單元處理中斷后控制輸入輸出單元將射頻收發(fā)單元收到的數(shù)據(jù)傳送至存儲單元，同時由CPU單元通過外部控制接口向外圍電路發(fā)出中斷，外圍電路處理中斷后通過外部數(shù)據(jù)接口讀取存儲單元中的數(shù)據(jù)，在CPU單元控制輸入輸出單元將射頻收發(fā)單元收到的數(shù)據(jù)傳送至存儲單元時可進(jìn)行必要的數(shù)字解調(diào)或者解密。模擬調(diào)制解調(diào)的工作由射頻收發(fā)單元完成。可配置器件為FPGA即現(xiàn)場可編程門陣列，通過其內(nèi)置的數(shù)以萬計的邏輯單元可以實現(xiàn)各種不同的電路結(jié)構(gòu)，通過配置程序下載接口可以根據(jù)RF接口的需要實時改變電路結(jié)構(gòu)。同時由FPGA元件內(nèi)建的軟核CPU形成CPU單元，通過IOOMHz時鐘信號發(fā)生裝置，為CPU單元提供時鐘信號，可以提高RF接口的數(shù)據(jù)處理能力。再由FPGA內(nèi)建的快進(jìn)快出(FIFO)存儲結(jié)構(gòu)以及內(nèi)嵌的雙端口隨機(jī)存儲器(RAM)形成輸入輸出單元，使RF接口的數(shù)據(jù)吞吐能力得到提高，有效避免了數(shù)據(jù)丟失。用傳統(tǒng)定制電路實現(xiàn)以上功能電路體積較大，不易制成較小的產(chǎn)品，F(xiàn)GPA元件集成度高，體積較小，使本發(fā)明的RF接口可以制成較小體積
4的產(chǎn)品。進(jìn)一步的，射頻收發(fā)單元包括信號衰減裝置，信號衰減裝置與CPU單元連接，CPU單元控制信號衰減裝置，設(shè)置信號衰減裝置可以在信號過強(qiáng)時保護(hù)接收電路。進(jìn)一步的，存儲單元為靜態(tài)存儲器，靜態(tài)存儲器無需上電刷新，適合高速讀取場合，可以進(jìn)一步提高本發(fā)明RF接口的數(shù)據(jù)讀取速度。進(jìn)一步的，外部控制接口、外部數(shù)據(jù)接口及配置程序下載接口為串行接口。優(yōu)選的，串行接口可以選擇RS232、RS422或者RS485接口規(guī)范，串行接口連線數(shù)較少，方便布線，且各種電器及物理規(guī)范較完善，方便根據(jù)需要做出選擇，RS232、RS422及RS485接口規(guī)范應(yīng)用廣泛，方便與外圍電路其其他設(shè)備匹配，且連接機(jī)具品種繁多，便于選擇。進(jìn)一步的，還包括加密單元，加密單元與CPU單元和輸入輸出單元分別連接，加密單元根據(jù)CPU單元的指令將輸入輸出單元中正在處理的數(shù)據(jù)進(jìn)行加密或者解密。通過設(shè)置加密單元可以提高RF接口數(shù)據(jù)傳輸?shù)陌踩?，適合應(yīng)用在對數(shù)據(jù)安全有較高要求的場合。以上所述僅為本發(fā)明較佳的實施例，并非因此限制本發(fā)明的申請專利范圍，所以凡運(yùn)用本發(fā)明說明書及圖示內(nèi)容所作出的等效結(jié)構(gòu)變化，均包含在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種RF接口，包括射頻收發(fā)單元，存儲單元、CPU單元、外部控制接口和輸入輸出單元;所述射頻收發(fā)單元包括射頻數(shù)據(jù)接口和射頻控制接口，所述射頻控制接口與所述CPU單元連接，所述CPU單元控制所述射頻收發(fā)單元,所述CPU單元與所述輸入輸出單元連接,所述CPU單元控制所述輸入輸出單元，所述CPU單元與所述外部控制接口連接，所述外部控制接口向所述CPU單元傳送外部控制指令；所述射頻數(shù)據(jù)接口與所述輸入輸出單元連接，所述輸入輸出單元與所述存儲單元連接，所述存儲單元包括與外界傳送數(shù)據(jù)的外部數(shù)據(jù)接口，所述存儲單元與所述輸入輸出單元以及所述射頻收發(fā)單元形成數(shù)據(jù)鏈路，其特征在于，所述CPU單元和所述輸入輸出單元主要由通過編程方式構(gòu)造硬件結(jié)構(gòu)的可配置器件形成，所述可配置器件包括配置程序下載接口，所述配置文件下載接口用于下載用以構(gòu)成所述可配置器件硬件結(jié)構(gòu)的配置程序。
2.如權(quán)利要求I所述RF接口，其特征在于，還包括IOOMHz時鐘信號發(fā)生裝置，所述IOOMHz時鐘信號發(fā)生裝置與所述CPU單元連接，所述IOOMHz時鐘信號發(fā)生裝置，為所述(PU單元提供時鐘信號。
3.如權(quán)利要求I所述RF接口，其特征在于，所述射頻收發(fā)單元包括信號衰減裝置，所述信號衰減裝置與所述CPU單元連接，所述CPU單元控制所述信號衰減裝置。
4.如權(quán)利要求I所述RF接口，其特征在于，所述存儲單元為靜態(tài)存儲器。
5.如權(quán)利要求1-4中任一所述RF接口，其特征在于，所述外部控制接口為串行接口。
6.如權(quán)利要求1-4中任一所述RF接口，其特征在于，所述外部數(shù)據(jù)接口為串行接口。
7.如權(quán)利要求1-4中任一所述RF接口，其特征在于，所述配置程序下載接口為串行接□。
8.如權(quán)利要求1-4任一所述RF接口，其特征在于，還包括加密單元，所述加密單元與所述CPU單元和所述輸入輸出單元分別連接，所述加密單元根據(jù)所述CPU單元的指令將所述輸入輸出單元中正在處理的數(shù)據(jù)進(jìn)行加密或者解密。
全文摘要
本發(fā)明涉及一種RF接口，包括射頻收發(fā)單元，存儲單元、CPU單元、外部控制接口和輸入輸出單元；所述射頻收發(fā)單元包括射頻數(shù)據(jù)接口和射頻控制接口，所述射頻控制接口與所述CPU單元連接，所述CPU單元控制所述射頻收發(fā)單元，所述CPU單元與所述輸入輸出單元連接，所述CPU單元控制所述輸入輸出單元，所述CPU單元與所述外部控制接口連接，所述外部控制接口向所述CPU單元傳送外部控制指令；所述射頻數(shù)據(jù)接口與所述輸入輸出單元連接，所述輸入輸出單元與所述存儲單元連接。本發(fā)明的有益效果是可根據(jù)不同的調(diào)制解調(diào)需要變更電路結(jié)構(gòu)而無需重新設(shè)計制作電路，采用快進(jìn)快出數(shù)據(jù)存取方式，有效避免數(shù)據(jù)丟失。
文檔編號H04B1/38GK102916714SQ20111022227
公開日2013年2月6日 申請日期2011年8月4日 優(yōu)先權(quán)日2011年8月4日
發(fā)明者秦忠, 王可意, 王升陽, 郭英, 楊永勝 申請人:上海秀派電子科技有限公司