專利名稱：接收信號強(qiáng)度指示裝置與其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子電路，特別涉及一種接收信號強(qiáng)度指示器以及其方法。
背景技術(shù)：
一般接收信號強(qiáng)度指示器(received signal strength indicator，RSSI)為一種量測儀器，用以量測通訊接收器(communication receiver)接收信號的功率(power)。為了量測交流信號(AC signal)的功率，需要一整流電路(rectification circuit)。此處的整流指將交流信號轉(zhuǎn)換為直流(direct current, DC)信號。如熟悉本領(lǐng)域技術(shù)者所知悉， 直流信號的功率較易量測。公知系統(tǒng)中，整流電路大多由二極管實(shí)現(xiàn)。然而，二極管本身會有一個非零臨界電壓(non-zero threshold voltage)(例如為0. 6V)，因此此種由二極管實(shí)施的整流電路無法對振幅小于該臨界電壓的交流信號整流。

發(fā)明內(nèi)容
本發(fā)明的目的之一，在提供一種接收信號強(qiáng)度指示器與其方法，以解決上述的問題。本發(fā)明的目的之一，在提供一種接收信號強(qiáng)度指示器與其方法，其可對振幅小于該臨界電壓的交流信號整流。本發(fā)明的一實(shí)施例提供了一種裝置。該裝置包含有一第一電容、一第一開關(guān)、一第二電容、以及一第二開關(guān)。第一開關(guān)的第一端耦接一第一信號、第二端耦接一第二信號、第三端耦接第一電容。而第二開關(guān)的第一端耦接第二信號、第二端耦接第一信號、及第三端耦接第二電容。本發(fā)明的另一實(shí)施例提供了一種裝置。該裝置包含有一第一電容、一第二電容、一第一 PMOS晶體管、一第二 PMOS晶體管、一第一 NMOS晶體管、及一第二 NMOS晶體管。第一 PMOS晶體管的第一端耦接一第一信號、第二端耦接一第二信號、第三端耦接第一電容。第二 PMOS晶體管的第一端耦接第二信號、第二端耦接第一信號、第三端耦接第一 PMOS晶體管的第三端；第一 NMOS晶體管的第一端耦接第二信號、第二端耦接第一信號、及第三端耦接第二電容。而第二 NMOS晶體管的第一端耦接第一信號、第二端耦接第二信號、第三端耦接第一 NMOS晶體管的第三端。本發(fā)明的另一實(shí)施例提供了一種方法。該方法包含下列步驟接收一第一信號； 接收一第二信號；將第一信號耦接一第一 PMOS晶體管的第一端；將第二信號耦接第一 PMOS 晶體管的第二端；將一電容耦接第一 PMOS晶體管的第三端；將第二信號耦接一第一 NMOS 晶體管的第一端；將一第一信號耦接第一 NMOS晶體管的第二端；以及將一第二電容耦接第一 NMOS晶體管的第三端。本發(fā)明的另一實(shí)施例提供了一種方法。該方法包含下列步驟將一第二信號耦接一第二 PMOS晶體管的第一端；將一第一信號耦接第二 PMOS晶體管第二端；將第二 PMOS晶體管的第三端耦接一第一 PMOS晶體管的第三端；將一第一信號耦接第二 NMOS晶體管的第一端；將第二信號耦接第二 NMOS晶體管的第二端；將第二 NMOS晶體管的第三端耦接該一第一 NMOS晶體管的第三端。本發(fā)明的另一實(shí)施例提供了一種整流裝置。整流裝置接收一輸入信號，該輸入信號包含一第一信號與一第二信號，該第一信號與該第二信號相位相反。整流裝置包含有一第一裝置與一第二裝置。第一裝置接收第一信號，依據(jù)第二信號決定在輸入信號的正半周期及/或負(fù)半周期對一第一電容充電，以產(chǎn)生一第一輸出信號。第二裝置接收第二信號，依據(jù)第一信號決定在輸入信號的正半周期及/或負(fù)半周期對一第二電容充電，以產(chǎn)生一第二輸出信號；其中，第一輸出信號與第二輸出信號的電平差值定義為一輸出差動信號。本發(fā)明的裝置與方法，利用開關(guān)組件接收信號極性的變化，配合電容充放電的設(shè)計，可達(dá)成對振幅小于該臨界電壓的交流信號整流的功效，解決習(xí)之技術(shù)的問題。


圖1顯示一實(shí)施例的接收信號強(qiáng)度指示裝置的示意圖。圖2顯示另一實(shí)施例的接收信號強(qiáng)度指示裝置的示意圖。圖3顯示另一實(shí)施例的接收信號強(qiáng)度指示裝置的示意圖。主要組件符號說明100,200,300接收信號強(qiáng)度指示裝置MPUMNU MP2、MN2 晶體管CP、CN 電容RP、RN 電阻
具體實(shí)施例方式以下配合圖式詳細(xì)說明本發(fā)明的各種實(shí)施例。該些或其它可能的實(shí)施例充分揭露以讓本領(lǐng)域的技術(shù)者據(jù)以實(shí)施。實(shí)施例彼此間并不互斥，部分實(shí)施例亦可與其中的一或多個實(shí)施例結(jié)合成為新的實(shí)施例。接下來的詳細(xì)說明僅是舉例并不限制本發(fā)明的保護(hù)范圍。另以下的說明以MOS((metal-oxide semiconductor))晶體管舉例說明，本發(fā)明并不限于此，MOS晶體管可用目前現(xiàn)有或未來發(fā)展出的各種開關(guān)實(shí)施。圖1顯示本發(fā)明一實(shí)施例的接收信號強(qiáng)度指示器100的示意圖。本實(shí)施例采用差動信號作為示例說明，其中所指的信號定義為一第一信號(如“ + ”信號)與一第二信號(如 “_”信號)間的差值信號。詳細(xì)地說，一輸入信號(即接收信號)定義為信號IN+與IN-間的差值。其中，信號IN+與IN-分別為接收信號強(qiáng)度指示器輸入信號的第一信號與第二信號。同樣地，輸出信號定義為信號OUT+與信號OUT-間的差值信號。其中，信號OUT+與信號OUT-分別為接收信號強(qiáng)度指示器輸出信號的第一信號與第二信號。一實(shí)施例，接收信號強(qiáng)度指示器100包含有一第一 PMOS晶體管MP1、一第一電容 CP、一第一 NMOS晶體管MN1、以及一第二電容CN。MOS晶體管(NM0S或PM0S)為一對稱裝置 (symmetrical device)且包含有一第一端(terminal)、一第二端、及一第三端。第二端是指柵極(gate)。第一端與第三端則分別指源極與漏極。然而，MOS晶體管因?yàn)闉橐粚ΨQ裝置所以其源極與漏極無差異可以互換使用。第一 PMOS晶體管MPl的源極與柵極分別耦接信號IN+與IN-。第一 PMOS晶體管MPl的漏極經(jīng)由一選擇性電阻RP耦接第一電容CP(須注意電阻RP為可選的(optional)， 此處可以短路(short circuit)方式替換。第一 NMOS晶體管Mm的源極與柵極分別耦接信號IN-與IN+。第一 NMOS晶體管麗1的漏極經(jīng)由一選擇性電阻RN耦接第二電容CP(須注意電阻RN為可選的(optional)，此處可以短路(short circuit)方式替換)。一實(shí)施例，當(dāng)輸入信號為正，即IN+電平高于IN-，第一 PMOS晶體管MPl至少部分 (partially)導(dǎo)通(turned on)且第一電容CP有效地(effectively)耦接至IN+；同時第
一NMOS晶體管MNl至少部分導(dǎo)通且第二電容CN有效地耦接至IN-。而當(dāng)輸入信號為負(fù)，即 IN+電平低于IN-，第一 PMOS晶體管MPl截止(turned off)且第一電容CP不耦接IN+ ；同時第一 NMOS晶體管麗1截止且第二電容CN不耦接IN-。依此方式，只有在輸入信號為正時(即IN+的電平高于IN-)，第一電容CP與第二電容CN可以分別有效地耦接信號IN+與信號IN-。結(jié)果，在輸入信號的正半周期，信號OUT+與OUT-設(shè)定為分別跟隨(follow)信號IN+與信號IN-變化。因此，在輸入信號的正半周期，輸出信號(定義為信號OUT+與信號OUT-間的差值)將跟隨輸入信號的變化作相應(yīng)的變化。如此，半波整流的功能可有效地達(dá)成。圖2顯示本發(fā)明另一實(shí)施例的接收信號強(qiáng)度指示器200的示意圖。圖2的接收信號強(qiáng)度指示器與圖1大致相同，差異為圖2中，第一 PMOS晶體管MPl的源極與柵極分別耦接信號IN-與IN+ ；第一 NMOS晶體管麗1的源極與柵極分別耦接信號IN+與IN-。依此方式，在輸入信號的負(fù)半周期(此時信號IN+的電平低于IN-)，信號OUT+與OUT-設(shè)定為分別跟隨(follow)信號IN-與IN+。因此，輸出信號(定義為信號OUT+與信號OUT-間的差值)將跟隨輸入信號的反相(inversion)變化作相應(yīng)的變化。如此，半波整流的功能可有效地達(dá)成。圖3顯示本發(fā)明另一實(shí)施例的接收信號強(qiáng)度指示器300的示意圖。圖3的信號強(qiáng)度指示器為圖1與圖2的結(jié)合。信號強(qiáng)度指示器300包含有一第一 PMOS晶體管MP1、一第
二PMOS晶體管MP2、一第一電容CP、一第一 NMOS晶體管MN1、一第二 NMOS晶體管MN2、以及一第二電容CN。第一 PMOS晶體管MPl的源極與柵極分別耦接信號IN+與IN-。第一 PMOS 晶體管MPl的漏極經(jīng)由一選擇性電阻RP耦接第一電容CP。第二 PMOS晶體管MP2的源極與柵極分別耦接信號IN-與IN+。第二 PMOS晶體管MP2的漏極經(jīng)由選擇性電阻RP耦接第一電容Cp。第一 NM0s晶體管的源極與柵極分別耦接信號IN-與IN+。第一 NMOS晶體管麗1的漏極經(jīng)由一選擇性電阻RN耦接一第二電容CN。第二 NMOS晶體管麗2的源極與柵極分別耦接信號IN+與IN-。第二 NMOS晶體管的MN2的漏極經(jīng)由選擇性電阻RN耦接第二電容CN。依此方式，信號OUT+與OUT-設(shè)定為在輸入信號的正半周期分別跟隨信號IN+與 IN-變化；且在輸入信號的負(fù)半周期分別跟隨信號IN-與IN+變化。因此，輸出信號(定義為信號OUT+與信號OUT-間的差值)在輸入信號的正半周期將跟隨輸入信號的變化作相應(yīng)的變化；而在輸入信號的負(fù)半周期跟隨輸入信號的反相 (inversion)變化作相應(yīng)的變化。如此，全波整流的功能可有效地達(dá)成。上述說明嘗試舉出各種排列組合與改良變化的實(shí)施例來涵蓋本發(fā)明，但上述的說明并不因此限定本發(fā)明的范圍，只要不脫離本發(fā)明的要旨達(dá)到相同目標(biāo)，該行業(yè)者可進(jìn)行各種變形或變更，均應(yīng)落入本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種裝置，包含有一第一電容；一第一開關(guān)，所述第一開關(guān)的第一端耦接一第一信號、第二端耦接一第二信號、第三端耦接所述第一電容； 一第二電容；以及一第二開關(guān)，所述第二開關(guān)的第一端耦接所述第二信號、第二端耦接所述第一信號、及第三端耦接所述第二電容。
2.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一開關(guān)為一第一PMOS晶體管，且所述第二開關(guān)為一第一 NMOS晶體管。
3.根據(jù)權(quán)利要求1所述的裝置，還包含一第三開關(guān)，所述三開關(guān)的第一端耦接所述第二信號、第二端耦接所述第一信號、第三端耦接所述第一開關(guān)的第三端；以及一第四開關(guān)，所述第四開關(guān)的第一端耦接所述第一信號、第二端耦接所述第二信號、第三端耦接所述第二開關(guān)的第三端。
4.根據(jù)權(quán)利要求3所述的裝置，其中，所述第三開關(guān)為一第二PMOS晶體管，且所述第四開關(guān)為一第二 NMOS晶體管。
5.根據(jù)權(quán)利要求1或3所述的裝置，還包含一第一電阻，所述電阻設(shè)于所述第一開關(guān)的第三端與所述第一電容之間。
6.根據(jù)權(quán)利要求1或3所述的裝置，還包含一第二電阻，所述電阻設(shè)于所述第二開關(guān)的第三端與所述第二電容之間。
7.根據(jù)權(quán)利要求1或3所述的裝置，其中，所述裝置產(chǎn)生一輸出信號，所述輸出信號包含一所述第一電容與所述第二電容間的電壓差值。
8.一種方法，包含有 接收一第一信號；接收一第二信號；將所述第一信號耦接一第一開關(guān)的第一端； 將所述第二信號耦接所述第一開關(guān)的第二端； 將一電容耦接所述第一開關(guān)的第三端； 將所述第二信號耦接一第二開關(guān)的第一端； 將所述第一信號耦接所述第二開關(guān)的第二端；以及將所述第二電容耦接所述第二開關(guān)的第三端。
9.根據(jù)權(quán)利要求8所述的方法，還包含設(shè)置一第一電阻在所述第一開關(guān)的第三端與所述第一電容之間。
10.根據(jù)權(quán)利要求9所述的方法，還包含設(shè)置一第二電阻在所述第二開關(guān)的第三端與所述第二電容之間。
11.根據(jù)權(quán)利要求8所述的方法，其中，所述第一開關(guān)為一第一PMOS晶體管，且所述第二所述開關(guān)為一第一 NMOS晶體管。
12.根據(jù)權(quán)利要求8所述的方法，還包含將所述第二信號耦接所述第三開關(guān)的第一端；將所述第一信號耦接所述第三開關(guān)的第二端；將所述第三開關(guān)的第三端耦接所述第一開關(guān)的第三端；將所述第一信號耦接所述第四開關(guān)的第一端；將所述第二信號耦接所述第四開關(guān)的第二端；以及將所述第四開關(guān)的第三端耦接所述第二開關(guān)的第三端。
13.—種整流裝置，接收一輸入信號，所述輸入信號包含一第一信號與一第二信號，所述第一信號與所述第二信號相位相反，所述整流裝置包含有一第一裝置，接收所述第一信號，依據(jù)所述第二信號決定在所述輸入信號的正半周期及/或負(fù)半周期對一第一電容充電，以產(chǎn)生一第一輸出信號；以及一第二裝置，接收所述第二信號，依據(jù)所述第一信號決定在所述輸入信號的正半周期及/或負(fù)半周期對一第二電容充電，以產(chǎn)生一第二輸出信號；其中，所述第一輸出信號與所述第二輸出信號的電平差值定義為一輸出差動信號。
14.根據(jù)權(quán)利要求13所述的裝置，其中，所述第一裝置在所述輸入信號的正半周期或負(fù)半周期對所述第一電容充電時，所述第一裝置包含一第一開關(guān)，所述第一開關(guān)接收所述第一信號，依據(jù)所述第二信號在所述正半周期或所述負(fù)半周期對所述第一電容充電。
15.根據(jù)權(quán)利要求14所述的裝置，其中，所述第二裝置在所述輸入信號的正半周期或負(fù)半周期對所述第二電容充電時，所述第二裝置包含一第二開關(guān)，所述第二開關(guān)接收所述第二信號，依據(jù)所述第一信號在所述正半周期或所述負(fù)半周期對所述第二電容充電。
16.根據(jù)權(quán)利要求13所述的裝置，其中，所述第一裝置在所述輸入信號的正半周期及負(fù)半周期均對所述第一電容充電時，所述第一裝置包含一第一開關(guān)與一第三開關(guān)，所述第一開關(guān)接收所述第一信號，依據(jù)所述第二信號在所述正半周期對所述第一電容充電，所述第三開關(guān)另接收所述第二信號，依據(jù)所述第一信號在所述負(fù)半周期對所述第一電容充電。
17.根據(jù)權(quán)利要求16所述的裝置，其中，所述第二裝置在所述輸入信號的正半周期及負(fù)半周期均對所述第二電容充電時，所述第二裝置包含一第二開關(guān)與一第四開關(guān)，所述第二開關(guān)接收所述第二信號，依據(jù)所述第一信號在所述正半周期對所述第二電容充電，所述第四開關(guān)另接收所述第一信號，依據(jù)所述第二信號在所述負(fù)半周期對所述第二電容充電。
18.根據(jù)權(quán)利要求13、14、15、16或17所述的裝置，其中，所述輸入信號的正半周期指所述第一信號的電平高于所述第二信號的電平，所述輸入信號的負(fù)半周期指所述第一信號的電平低于所述第二信號的電平。
全文摘要
本發(fā)明的一實(shí)施例提供了一種接收信號強(qiáng)度指示裝置與其方法。該裝置包含有一第一電容、一第一開關(guān)、一第二電容、以及一第二開關(guān)。第一開關(guān)的第一端耦接一第一信號、第二端耦接一第二信號、第三端耦接第一電容。而第二開關(guān)的第一端耦接第二信號、第二端耦接第一信號、及第三端耦接第二電容。
文檔編號H04B1/06GK102437884SQ201110243849
公開日2012年5月2日 申請日期2011年8月23日 優(yōu)先權(quán)日2010年8月23日
發(fā)明者林嘉亮 申請人:瑞昱半導(dǎo)體股份有限公司