專利名稱：基于cortex-m3的osd結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及字符顯示疊加的技術(shù)領(lǐng)域，具體說是一種采用C0RTEX-M3內(nèi)核架構(gòu)的處理器芯片，通過DMA控制器將存儲字符疊加內(nèi)容的內(nèi)存空間與屏幕顯示一一對應(yīng)，從而通過單芯片實現(xiàn)OSD的基于C0RTEX-M3的OSD結(jié)構(gòu)。
背景技術(shù)：
OSD (On Screen Display)是屏幕顯示技術(shù)的一種，用于在顯示終端上顯示字符、 圖形和圖像。實現(xiàn)的過程為存儲器(一般為內(nèi)存的一段)的內(nèi)容與顯示終端上的像素一一對應(yīng)。這種一一對應(yīng)的關(guān)系一般通過寄存器設(shè)置，然后由硬件上來負(fù)責(zé)實現(xiàn)。對存儲器內(nèi)容的操作便改變了屏幕的像素，從而可以實現(xiàn)特定界面的顯示。實際上這也是一般數(shù)字顯示器進行顯示的方法。PAL是Phase Alternating Line (逐行倒相)的縮寫。它是西德在1962年指定的彩色電視廣播標(biāo)準(zhǔn)，它采用逐行倒相正交平衡調(diào)幅的技術(shù)方法，克服了 NTSC制相位敏感造成色彩失真的缺點。西德、英國等一些西歐國家，新加坡、中國大陸及香港，澳大利亞、新西蘭等國家采用這種制式。PAL由德國人Walter Bruch在1967年提出，當(dāng)時他是為德律風(fēng)根(Telefunken)工作。“PAL”有時亦被用來指625線，每秒25格，隔行掃描，PAL色彩編碼的電視制式。PAL制式中根據(jù)不同的參數(shù)細(xì)節(jié)，又可以進一步劃分為G、I、D等制式，其中 PAL - D制是我國大陸采用的制式。PAL電視標(biāo)準(zhǔn)，每秒25幀，電視掃描線為625線，奇場在前，偶場在后，標(biāo)準(zhǔn)的數(shù)字化PAL電視標(biāo)準(zhǔn)分辨率為720*576，24比特的色彩位深，畫面的寬高比為4 3，PAL電視標(biāo)準(zhǔn)用于中國、歐洲等國家和地區(qū)，PAL制電視的供電頻率為50Hz，場頻為每秒50場，幀頻為每秒25幀，掃描線為625行，圖像信號帶寬分別為4. 2MHz,5. 5MHz、5. 6MHz等。目前安防領(lǐng)域前端球機OSD的實現(xiàn)，基本依靠專有OSD芯片+MCU來實現(xiàn)，OSD芯片如MX7456，MB90092等芯片。模擬球機視頻OSD疊加以及前端球機的控制是分離的，需要兩部分不同的控制芯片，故生產(chǎn)成本較高。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種采用C0RTEX-M3內(nèi)核架構(gòu)的處理器芯片，通過DMA控制器將存儲字符疊加內(nèi)容的內(nèi)存空間與屏幕相對應(yīng)，從而通過單芯片實現(xiàn)OSD的基于C0RTEX-M3的OSD結(jié)構(gòu)。本發(fā)明為解決公知技術(shù)中存在的技術(shù)問題所采取的技術(shù)方案是
本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)，采用C0RTEX-M3內(nèi)核架構(gòu)的處理器芯片，在處理器芯片的內(nèi)存中劃分出部分空間以存儲字符疊加內(nèi)容，該空間中的內(nèi)容與顯示終端疊加字符相對應(yīng)，利用C0RTEX-M3芯片中的直接存儲器存取DMA控制器將上述內(nèi)存空間中的內(nèi)容搬移到SPI接口，再由SPI接口輸出到顯示終端；C0RTEX-M3芯片具有兩個SPI接口，行場信號通過C0RTEX-M3芯片的外部中斷腳輸入到處理器芯片中，DMA控制器將存儲空間中的字符疊加內(nèi)容分別發(fā)送到兩個SPI接口，而兩個SPI接口又分別對應(yīng)兩個不同的模擬切換開關(guān)，其中一個模擬切換開關(guān)引入模擬視頻信號，而另一個模擬切換開關(guān)引入黑白電平網(wǎng)絡(luò)， 同時使用兩個SPI接口對模擬切換開關(guān)進行切換，在顯示終端上完成OSD視頻輸出。本發(fā)明還可以采用如下技術(shù)措施
OSD顯示的開關(guān)切換分為三種狀態(tài)(1)視頻黑點，(2 )視頻白點，(3 )視頻無黑白電平疊加，利用兩個字符點來顯示來表示一個視頻點的內(nèi)容，當(dāng)兩個字符點都處于顯示狀態(tài)時則表示為視頻黑點，當(dāng)兩個字符點中只有一個處于顯示狀態(tài)時則表示為視頻白點，當(dāng)兩個字符點都未處于顯示狀態(tài)時則表示為視頻無黑白電平疊加。本發(fā)明具有的優(yōu)點和積極效果是
本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)中，采用基于C0RTEX-M3內(nèi)核的單芯片同時實現(xiàn)了前端球機控制以及OSD字符的實現(xiàn)，在原有CPU負(fù)荷不增加的基礎(chǔ)上，通過DMA功能實現(xiàn) OSD, DMA所做的搬運是從存儲字符疊加內(nèi)容的內(nèi)存空間到SPI，然后SPI輸出疊加到屏幕上，基于DMA的SPI技術(shù)做為一個橋梁將存儲字符疊加內(nèi)容的內(nèi)存空間與屏幕一一對應(yīng)起來。本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)將視頻OSD疊加以及前端球機的控制整合到同一芯片中，通過單一的芯片實現(xiàn)了不同的控制功能，從而降低了生產(chǎn)成本。


圖1是本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)的示意圖2是本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)中的行場信號輸入的電路圖； 圖3是本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)中執(zhí)行行中斷的流程圖； 圖4是本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)執(zhí)行場中斷的流程圖。
具體實施例方式
以下參照附圖及實施例對本發(fā)明進行詳細(xì)的說明。圖1是本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)的示意圖；圖2是本發(fā)明的基于 C0RTEX-M3的OSD結(jié)構(gòu)中的行場信號輸入的電路圖；圖3是本發(fā)明的基于C0RTEX-M3的OSD 結(jié)構(gòu)中執(zhí)行行中斷的流程圖；圖4是本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)執(zhí)行場中斷的流程圖。如圖1至圖4所示，本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)，采用C0RTEX-M3內(nèi)核架構(gòu)的處理器芯片，在處理器芯片的內(nèi)存中劃分出部分空間以存儲字符疊加內(nèi)容，該空間中的內(nèi)容與顯示終端疊加字符相對應(yīng)，利用C0RTEX-M3芯片中的直接存儲器存取DMA控制器將上述內(nèi)存空間中的內(nèi)容搬移到SPI接口，再由SPI接口輸出到顯示終端；C0RTEX-M3芯片具有兩個SPI接口，行場信號通過C0RTEX-M3芯片的外部中斷腳輸入到處理器芯片中，DMA 控制器將存儲空間中的字符疊加內(nèi)容分別發(fā)送到兩個SPI接口，而兩個SPI接口又分別對應(yīng)兩個不同的模擬切換開關(guān)，其中一個模擬切換開關(guān)引入模擬視頻信號，而另一個模擬切換開關(guān)引入黑白電平網(wǎng)絡(luò)，同時使用兩個SPI接口對模擬切換開關(guān)進行切換，在顯示終端上完成OSD視頻輸出。OSD字符切換，基本原理是模擬開關(guān)對視頻和黑白電平的切換，黑電平可以實現(xiàn)字符黑邊的顯示效果，白電平顯示白邊效果，黑白電平適當(dāng)嵌套，即可實現(xiàn)比較好的字符效果，在圖像較黑，較亮的地方均能實現(xiàn)很好的顯示效果?；贑0RTEX-M3內(nèi)核的芯片，一般具備2個硬的SPI 口，具備高達(dá)25M的位速率， 完全可以切換6M的視頻帶寬。具備黑白字符效果的OSD顯示，需要同時使用兩個SPI對模擬切換開關(guān)進行切換。OSD顯示的開關(guān)切換分為三種狀態(tài)(1)視頻黑點，(2)視頻白點，(3)視頻無黑白電平疊加，利用兩個字符點來顯示來表示一個視頻點的內(nèi)容，當(dāng)兩個字符點都處于顯示狀態(tài)時則表示為視頻黑點，當(dāng)兩個字符點中只有一個處于顯示狀態(tài)時則表示為視頻白點，當(dāng)兩個字符點都未處于顯示狀態(tài)時則表示為視頻無黑白電平疊加。要實現(xiàn)在模擬視頻上某個確切位置的字符疊加，需要模擬視頻的行場同步信號。 采用如圖2所示電路，分離出行場同步信號。圖2中VIDEO是模擬視頻，C_SYNC為行同步信號，V_SYNC為場同步信號。在進行行中斷的控制時，判斷該行是否需要打點，如果需要打點則將DMA控制器指向內(nèi)存的下一行，開啟打點動作，然后將行計數(shù)加1，如果判斷出該行不需要打點是，則直接將行計數(shù)加1，完成后清除中斷標(biāo)志位，等待下一行中斷的信號到來。在進行場中斷的控制時，先將所有行計數(shù)清零，將DMA控制器指向內(nèi)存中的首行， 然后清除中斷標(biāo)志位，等待下一中斷信號的到來。本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)中，采用基于C0RTEX-M3內(nèi)核的單芯片同時實現(xiàn)了前端球機控制以及OSD字符的實現(xiàn)，在原有CPU負(fù)荷不增加的基礎(chǔ)上，通過DMA功能實現(xiàn)OSD，DMA所做的搬運是從存儲字符疊加內(nèi)容的內(nèi)存空間到SPI，然后SPI輸出疊加到屏幕上，基于DMA的SPI技術(shù)做為一個橋梁將存儲字符疊加內(nèi)容的內(nèi)存空間與屏幕一一對應(yīng)起來。本發(fā)明的基于C0RTEX-M3的OSD結(jié)構(gòu)將視頻OSD疊加以及前端球機的控制整合到同一芯片中，通過單一的芯片實現(xiàn)了不同的控制功能，從而降低了生產(chǎn)成本。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制， 雖然本發(fā)明已以較佳實施例公開如上，然而，并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)然會利用揭示的技術(shù)內(nèi)容作出些許更動或修飾，成為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種基于C0RTEX-M3的OSD結(jié)構(gòu)，其特征在于采用C0RTEX-M3內(nèi)核架構(gòu)的處理器芯片，在處理器芯片的內(nèi)存中劃分出部分空間以存儲字符疊加內(nèi)容，該空間中的內(nèi)容與顯示終端疊加字符相對應(yīng)，利用C0RTEX-M3芯片中的直接存儲器存取DMA控制器將上述內(nèi)存空間中的內(nèi)容搬移到SPI接口，再由SPI接口輸出到顯示終端；C0RTEX-M3芯片具有兩個SPI 接口，行場信號通過C0RTEX-M3芯片的外部中斷腳輸入到處理器芯片中，DMA控制器將存儲空間中的字符疊加內(nèi)容分別發(fā)送到兩個SPI接口，而兩個SPI接口又分別對應(yīng)兩個不同的模擬切換開關(guān)，其中一個模擬切換開關(guān)引入模擬視頻信號，而另一個模擬切換開關(guān)引入黑白電平網(wǎng)絡(luò)，同時使用兩個SPI接口對模擬切換開關(guān)進行切換，在顯示終端上完成OSD視頻輸出。
2.根據(jù)權(quán)利要求1所述的基于C0RTEX-M3的OSD結(jié)構(gòu)，其特征在于0SD顯示的開關(guān)切換分為三種狀態(tài)(1)視頻黑點，(2)視頻白點，(3)視頻無黑白電平疊加，利用兩個字符點來顯示來表示一個視頻點的內(nèi)容，當(dāng)兩個字符點都處于顯示狀態(tài)時則表示為視頻黑點，當(dāng)兩個字符點中只有一個處于顯示狀態(tài)時則表示為視頻白點，當(dāng)兩個字符點都未處于顯示狀態(tài)時則表示為視頻無黑白電平疊加。
全文摘要
一種基于CORTEX-M3的OSD結(jié)構(gòu)，采用CORTEX-M3內(nèi)核架構(gòu)的處理器芯片，在處理器芯片的內(nèi)存中劃分出部分空間以存儲字符疊加內(nèi)容，該空間中的內(nèi)容與顯示終端疊加字符相對應(yīng)，利用CORTEX-M3芯片中的直接存儲器存取DMA控制器將上述內(nèi)存空間中的內(nèi)容搬移到SPI接口，再由SPI接口輸出到顯示終端；CORTEX-M3芯片具有兩個SPI接口，兩個SPI接口又分別對應(yīng)兩個不同的模擬切換開關(guān)，同時使用兩個SPI接口對模擬切換開關(guān)進行切換。本發(fā)明的基于CORTEX-M3的OSD結(jié)構(gòu)將視頻OSD疊加以及前端球機的控制整合到同一芯片中，通過單一的芯片實現(xiàn)了不同的控制功能，從而降低了生產(chǎn)成本。
文檔編號H04N5/445GK102291549SQ20111026296
公開日2011年12月21日 申請日期2011年9月7日 優(yōu)先權(quán)日2011年9月7日
發(fā)明者戴林, 李定忠 申請人:天津天地偉業(yè)數(shù)碼科技有限公司