專利名稱：路由設(shè)備及其主卡以及用于該主卡適配接口卡的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及路由設(shè)備的接口技術(shù)，特別涉及一種路由設(shè)備、一種路由設(shè)備的主卡、 以及用于路由設(shè)備的主卡適配接口卡的方法。
背景技術(shù)：
路由設(shè)備工作在OSI (Open System hterconnection，開(kāi)放系統(tǒng)互連)協(xié)議模型的第三層，即，路由設(shè)備屬于網(wǎng)絡(luò)層的分組交換設(shè)備。常見(jiàn)的路由設(shè)備都能夠支持多種接口類型，包括各禾中 SDH/SONET(Synchronous Digital Hierarchy/Synchronous Optical Network，同步數(shù)字系列/同步光纖網(wǎng))接口，例如POSG^acket over SDH/S0NET，IP數(shù)據(jù)包承載于 SDH/S0NET)接口、CP0S(Channelized P0S，通道化 P0S)接口、E1/T1 接口、E3/T3 接口等；ATM (Asynchronous Transfer Mode,異步傳輸模式)接口 ；以及，各種以太網(wǎng)網(wǎng)絡(luò)接口，例如以太網(wǎng)光接口、以太網(wǎng)電接口等。由于路由設(shè)備所能夠支持的接口種類較多，通常情況下，為了降低路由設(shè)備的物料成本和保護(hù)用戶的投資、以及提高路由設(shè)備的配置靈活性，現(xiàn)有技術(shù)中的路由設(shè)備常采用分離式主卡和接口卡的結(jié)構(gòu)，以便于能夠通過(guò)更換不同類型的接口卡來(lái)靈活地配置路由設(shè)備的接口類型。圖1為現(xiàn)有技術(shù)中采用分離式主卡和接口卡的路由設(shè)備的示意圖。如圖1所示， 現(xiàn)有的路由設(shè)備包括主卡和接口卡，并且主卡與接口卡之間通過(guò)一并行數(shù)據(jù)總線、例如SPI(System Packet hterface，系統(tǒng)包接口)協(xié)議總線進(jìn)行數(shù)據(jù)傳輸；主卡與接口卡之間通過(guò)一控制總線、例如PCI (Peripheral Component Interconnect，周邊元件擴(kuò)展接口 )協(xié)議總線實(shí)現(xiàn)主卡對(duì)接口卡的控制；主卡與接口卡之間還通過(guò)一管理總線、例如電源總線、時(shí)鐘總線、1 總線等實(shí)現(xiàn)主卡對(duì)接口卡的管理(所述的“管理”可以理解為輔助控制)。其中的主卡包括連接并行數(shù)據(jù)總線和控制總線的處理器、以及連接處理器和管理總線的熱插拔控制器，熱插拔控制器為可選的、而非必須；其中的接口卡則包括連接并行數(shù)據(jù)總線的鏈路層控制器、連接鏈路層控制器的物理層芯片，以及，連接鏈路層控制器和物理層芯片、并連接控制總線和管理總線的粘合電路(如熱插拔電路、上下電順序控制、溫度監(jiān)控、時(shí)鐘電路、邏輯加載、芯片功能設(shè)置和狀態(tài)讀取等等)；而且，主卡和接口卡均包括用于彼此間插接的板間連接器、接口卡還包括用于連接網(wǎng)絡(luò)的網(wǎng)絡(luò)接口連接器(網(wǎng)絡(luò)接口連接器可以替換為光模塊)。通常情況下，在圖1中所示出的接口卡可以是SDH/S0NET接口卡、或ATM接口卡、 或以太網(wǎng)接口卡，相應(yīng)地
若圖1中所示的接口卡為SDH/S0NET接口卡，則鏈路層控制器就為 HDLC(High-level Data Link Control，高級(jí)數(shù)據(jù)鏈路控制)控制器，物理層芯片就為 Framer (成幀器)和LIU(Line Interface Unit，線路接口單元)芯片；HDLC控制器與 Framer和LIU芯片之間的總線可以任意定義，HDLC控制器也可以與Framer和LIU芯片集成在一個(gè)物理芯片；若圖1中所示的接口卡為ATM接口卡，則鏈路層控制器指ATM SAR(Segmentation And Reassembly，對(duì)數(shù)據(jù)進(jìn)行分段和重新裝配)控制器，物理層芯片為ATM PHY (Physical Layer，物理層)芯片，ATM SAR控制器與ATM PHY芯片之間通常為Utopia (Universal Test and Operations PHY Interface for ATM, ATM的通用測(cè)試及操作物理層接口 )總線，ATM SAR控制器也可以與ATM PHY芯片集成在一個(gè)物理芯片；若圖1中所示的接口卡為以太網(wǎng)接口卡，則鏈路層單元指以太網(wǎng)MAC控制器，物理層芯片指以太網(wǎng)PHY芯片，以太網(wǎng)MAC控制器與以太網(wǎng)PHY芯片之間除了 Mil (Media Independent hterface，媒體獨(dú)立接口 )的數(shù)據(jù)總線外，還有IEEE802. 3u標(biāo)準(zhǔn)的22款所規(guī)定的標(biāo)準(zhǔn)管理接口 MDIO(Management Data hput/Output，管理數(shù)據(jù)輸入輸出)總線。如上可見(jiàn)，如圖1所示的路由設(shè)備雖然能夠利用主卡和接口卡分離的結(jié)構(gòu)來(lái)實(shí)現(xiàn)接口類型的靈活配置，但是，該路由設(shè)備卻存在如下的問(wèn)題1、無(wú)論是何種接口卡，主卡與接口卡之間均通過(guò)并行數(shù)據(jù)總線、例如SPI協(xié)議總線交互數(shù)據(jù)，但是，隨著通信電子技術(shù)的高速發(fā)展、數(shù)據(jù)交換的速度也越來(lái)越快，例如SPI 協(xié)議總線等并行數(shù)據(jù)總線所能夠提供的數(shù)據(jù)帶寬已不能滿足更高的帶寬需求；2、以太網(wǎng)接口卡的以太網(wǎng)MAC控制器和以太網(wǎng)PHY芯片的成本較高、尤其是以太網(wǎng)MAC控制器，因此，對(duì)于規(guī)格較多的以太網(wǎng)接口卡來(lái)說(shuō)，每一種規(guī)格均需要設(shè)置一塊對(duì)應(yīng)的接口卡，從而就會(huì)大大提升路由設(shè)備的總成本。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種路由設(shè)備、一種路由設(shè)備的主卡、以及用于路由設(shè)備的主卡適配接口卡的方法。本發(fā)明提供的一種路由設(shè)備，包括主卡、插接于所述主卡的接口卡，所述主卡包括串行差分?jǐn)?shù)據(jù)總線，用于所述主卡與所述接口卡之間的數(shù)據(jù)傳輸；處理器，用于識(shí)別出插接于所述主卡的接口卡的類型和版本信息，并依據(jù)所識(shí)別的類型和版本信息配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬， 以使所述主卡該接口卡之間能夠通過(guò)所述串行差分?jǐn)?shù)據(jù)總線傳輸數(shù)據(jù)。所述接口卡為SDH或SONET接口卡、或ATM接口卡、或以太網(wǎng)接口卡，其中支持SDH或SONET接口卡、以及ATM接口卡的串行接口協(xié)議包括hterIaken接口協(xié)議；支持以太網(wǎng)接口卡的串行接口協(xié)議包括hterlaken接口協(xié)議、以及各種MII接口協(xié)議。所述主卡進(jìn)一步包括MDIO總線，用于進(jìn)一步集成有以太網(wǎng)MAC控制功能的處理器在所述接口卡為以太網(wǎng)接口卡時(shí)對(duì)PHY芯片進(jìn)行管理。所述處理器包括若干hterlaken協(xié)議驅(qū)動(dòng)單元；若干MII協(xié)議以太網(wǎng)MAC控制器單元；若干串行解串接口單元，分別對(duì)來(lái)自hterlaken協(xié)議驅(qū)動(dòng)單元或MII協(xié)議以太網(wǎng) MAC控制器單元的數(shù)據(jù)進(jìn)行對(duì)應(yīng)的物理層處理、并通過(guò)所述串行差分?jǐn)?shù)據(jù)總線中預(yù)定數(shù)量的差分線對(duì)傳輸；以及，控制調(diào)度單元，按照支持所述接口卡的串行接口協(xié)議對(duì)應(yīng)地啟用 hterlaken協(xié)議的驅(qū)動(dòng)單元或MII協(xié)議的以太網(wǎng)MAC控制器單元、并按照所述接口卡所要求的帶寬對(duì)應(yīng)地啟用選定數(shù)量的串行解串接口單元并配置串行解串接口單元的傳輸速率。所述處理器包括一可編程協(xié)議處理單元；一可編程串行解串接口單元；以及，控制調(diào)度單元，按照支持所述接口卡的串行接口協(xié)議對(duì)應(yīng)地控制可編程處理單元加載hterlaken協(xié)議驅(qū)動(dòng)功能、或MII協(xié)議驅(qū)動(dòng)功能和以太網(wǎng)MAC控制器功能，還按照所述接口卡所要求的帶寬對(duì)應(yīng)地控制可編程接口單元加載對(duì)應(yīng)的物理層處理功能、并加載傳輸速率和所使用的差分線對(duì)數(shù)的配置。SDH 或 SONET 接口 卡包括自所述串行差分?jǐn)?shù)據(jù)總線順序連接的速率適配器、HDLC控制器、Framer和LIU、網(wǎng)絡(luò)接口連接器或光模塊，其中，速率適配器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；或者，自所述串行差分?jǐn)?shù)據(jù)總線順序連接的HDLC控制器、以及Framer和LIU、以及網(wǎng)絡(luò)接口連接器或光模塊，其中，HDLC控制器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；ATM接口卡包括自所述串行差分?jǐn)?shù)據(jù)總線順序連接的速率適配器、以及ATM SAR控制器、ATM PHY 芯片、網(wǎng)絡(luò)接口連接器或光模塊，其中，速率適配器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；或者，自所述串行差分?jǐn)?shù)據(jù)總線順序連接的ATM SAR控制器、以及ATM PHY芯片、 網(wǎng)絡(luò)接口連接器或光模塊，其中，ATM SAR控制器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；以太網(wǎng)接口卡包括自所述串行差分?jǐn)?shù)據(jù)總線順序連接的速率適配器、以及以太網(wǎng)MAC控制器、以太網(wǎng)PHY芯片、網(wǎng)絡(luò)接口連接器或光模塊，其中，速率適配器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；或者，自所述串行差分?jǐn)?shù)據(jù)總線順序連接的以太網(wǎng)MAC控制器、以及以太網(wǎng)PHY芯片、網(wǎng)絡(luò)接口連接器或光模塊，其中，以太網(wǎng)MAC控制器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；或者，自所述串行差分?jǐn)?shù)據(jù)總線順序連接的以太網(wǎng)PHY芯片、以及網(wǎng)絡(luò)接口連接器或光模塊，其中，以太網(wǎng)PHY芯片集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；或者，具有串行解串接口的光模塊。本發(fā)明提供的一種路由設(shè)備的主卡，包括串行差分?jǐn)?shù)據(jù)總線，用于所述主卡與所述接口卡之間的數(shù)據(jù)傳輸；處理器，用于識(shí)別出插接于所述主卡的接口卡的類型和版本信息，并依據(jù)所識(shí)別的類型和版本信息配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬， 以使所述主卡該接口卡之間能夠通過(guò)所述串行差分?jǐn)?shù)據(jù)總線傳輸數(shù)據(jù)。所述接口卡為SDH或SONET接口卡、或ATM接口卡、或以太網(wǎng)接口卡，其中支持SDH或SONET接口卡、以及ATM接口卡的串行接口協(xié)議包括hterIaken接口協(xié)議；支持以太網(wǎng)接口卡的串行接口協(xié)議包括hterlaken接口協(xié)議、以及各種MII接口協(xié)議。所述主卡進(jìn)一步包括MDIO總線，用于進(jìn)一步集成有以太網(wǎng)MAC控制功能的處理器在所述接口卡為以太網(wǎng)接口卡時(shí)對(duì)PHY芯片進(jìn)行管理。所述處理器包括若干hterlaken協(xié)議驅(qū)動(dòng)單元；若干MII協(xié)議以太網(wǎng)MAC控制器單元；若干串行解串接口單元，分別對(duì)來(lái)自hterlaken協(xié)議驅(qū)動(dòng)單元或MII協(xié)議以太網(wǎng) MAC控制器單元的數(shù)據(jù)進(jìn)行對(duì)應(yīng)的物理層處理、并通過(guò)所述串行差分?jǐn)?shù)據(jù)總線中預(yù)定數(shù)量的差分線對(duì)傳輸；以及，控制調(diào)度單元，按照支持所述接口卡的串行接口協(xié)議對(duì)應(yīng)地啟用 hterlaken協(xié)議的驅(qū)動(dòng)單元或MII協(xié)議的以太網(wǎng)MAC控制器單元、并按照所述接口卡所要求的帶寬對(duì)應(yīng)地啟用選定數(shù)量的串行解串接口單元并配置串行解串接口單元的傳輸速率。所述處理器包括一可編程協(xié)議處理單元；一可編程串行解串接口單元；以及，控制調(diào)度單元，按照支持所述接口卡的串行接口協(xié)議對(duì)應(yīng)地控制可編程處理單元加載hterlaken協(xié)議驅(qū)動(dòng)功能、或MII協(xié)議驅(qū)動(dòng)功能和以太網(wǎng)MAC控制器功能，還按照所述接口卡所要求的帶寬對(duì)應(yīng)地控制可編程接口單元加載對(duì)應(yīng)的物理層處理功能、并加載傳輸速率和所使用的差分線對(duì)數(shù)的配置。本發(fā)明提供的一種用于路由設(shè)備的主卡適配接口卡的方法，包括設(shè)置串行差分?jǐn)?shù)據(jù)總線，用于所述主卡與所述接口卡之間的數(shù)據(jù)傳輸；由處理器識(shí)別出插接于所述主卡的接口卡的類型和版本信息，并依據(jù)所識(shí)別的類型和版本信息配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬，以使所述主卡該接口卡之間能夠通過(guò)所述串行差分?jǐn)?shù)據(jù)總線傳輸數(shù)據(jù)。所述接口卡為SDH或SONET接口卡、或ATM接口卡、或以太網(wǎng)接口卡，其中支持SDH或SONET接口卡、以及ATM接口卡的串行接口協(xié)議包括hterIaken接口協(xié)議；支持以太網(wǎng)接口卡的串行接口協(xié)議包括hterlaken接口協(xié)議、以及各種MII接口協(xié)議。該方法進(jìn)一步設(shè)置MDIO總線，用于進(jìn)一步集成有以太網(wǎng)MAC控制功能的處理器在所述接口卡為以太網(wǎng)接口卡時(shí)對(duì)PHY芯片進(jìn)行管理。所述配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬包括處理器按照支持所述接口卡的串行接口協(xié)議，對(duì)應(yīng)地啟用內(nèi)部集成的hterIaken 協(xié)議的驅(qū)動(dòng)單元或MII協(xié)議的以太網(wǎng)MAC控制器單元；以及，處理器按照所述接口卡所要求的帶寬，對(duì)應(yīng)地啟用選定數(shù)量的內(nèi)部集成的串行解串接口單元并配置串行解串接口單元的傳輸速率。所述配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬包括處理器按照支持所述接口卡的串行接口協(xié)議，對(duì)應(yīng)地控制內(nèi)部集成的可編程處理單元加載hterlaken協(xié)議驅(qū)動(dòng)功能、或MII協(xié)議驅(qū)動(dòng)功能和以太網(wǎng)MAC控制器功能；以及，處理器按照所述接口卡所要求的帶寬，對(duì)應(yīng)地控制內(nèi)部集成的可編程接口單元加載對(duì)應(yīng)的物理層處理功能、并加載傳輸速率和所使用的差分線對(duì)數(shù)的配置。如上可見(jiàn)，本發(fā)明將主卡與接口卡交互數(shù)據(jù)的數(shù)據(jù)總線設(shè)置為串行差分?jǐn)?shù)據(jù)總線，并且處理器能夠以支持所述接口卡的任意一種串行接口協(xié)議、并以符合所述接口卡所要求的帶寬在所述串行差分?jǐn)?shù)據(jù)總線傳輸數(shù)據(jù)，因而就能夠通過(guò)處理器的靈活配置來(lái)滿足各種接口卡的帶寬要求。進(jìn)一步地，對(duì)于以太網(wǎng)接口卡來(lái)說(shuō)，處理器中可以集成以太網(wǎng)MAC控制器功能以及物理層功能，使得以太網(wǎng)接口卡無(wú)需再設(shè)置以太網(wǎng)MAC控制器、甚至無(wú)需設(shè)置以太網(wǎng)PHY 芯片，從而能夠降低以太網(wǎng)接口卡的成本。


圖1為現(xiàn)有技術(shù)中采用分離式主卡和接口卡的路由設(shè)備的示意圖；圖2為本發(fā)明實(shí)施例中采用分離式主卡和接口卡的路由設(shè)備的示意圖；圖3a和圖北為本發(fā)明實(shí)施例中主卡用于適配接口卡的兩種內(nèi)部結(jié)構(gòu)示意圖；圖如至圖4d為本發(fā)明實(shí)施例中路由設(shè)備采用的SDH/S0NET接口卡的可選結(jié)構(gòu)示意圖；圖fe至圖恥為本發(fā)明實(shí)施例中路由設(shè)備采用的ATM接口卡的可選結(jié)構(gòu)示意圖；圖6a至圖6g為本發(fā)明實(shí)施例中路由設(shè)備采用的以太網(wǎng)接口卡的可選結(jié)構(gòu)示意圖；圖7a和圖7b為本發(fā)明實(shí)施例中用于路由設(shè)備的主卡適配接口卡的方法所采用的兩種優(yōu)選流程示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。圖2為本發(fā)明實(shí)施例中采用分離式主卡和接口卡的路由設(shè)備的示意圖。如圖2所示，本發(fā)明實(shí)施例中的路由設(shè)備包括主卡和接口卡，并且主卡與接口卡之間通過(guò)一串行差分?jǐn)?shù)據(jù)總線、而非并行數(shù)據(jù)總線進(jìn)行數(shù)據(jù)傳輸；主卡與接口卡之間通過(guò)一控制總線實(shí)現(xiàn)主卡對(duì)接口卡的控制；主卡與接口卡之間還通過(guò)一管理總線實(shí)現(xiàn)主卡對(duì)接口卡的管理。下面，首先對(duì)圖2中所示的主卡進(jìn)行詳細(xì)說(shuō)明。主卡包括連接串行差分?jǐn)?shù)據(jù)總線和控制總線的處理器、連接處理器和管理總線的熱插拔控制器、以及用于與接口卡插接的板間連接器，其中的熱插拔控制器為可選的、而非必須。主卡的處理器能夠識(shí)別插接在主卡的接口卡的類型和版本信息，并依此識(shí)別出支持該接口卡的串行接口協(xié)、以及該接口卡所要求的帶寬；其中，接口卡的類型包括SDH/ SONET接口卡、ATM接口卡、以太網(wǎng)接口卡，版本信息則包含有接口卡的帶寬要求、以及硬件
配置等信息；主卡的處理器還能夠依據(jù)所識(shí)別的類型和版本信息配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬，以使主卡該接口卡之間能夠通過(guò)所述串行差分?jǐn)?shù)據(jù)總線傳輸數(shù)據(jù)；其中，支持SDH/S0NET接口卡、以及ATM接口卡的串行接口協(xié)議包括 Interlaken(因特拉肯)協(xié)議，支持以太網(wǎng)接口卡的串行接口協(xié)議包括hterlaken接口協(xié)議、以及各種Mil (Media Independent Interface，媒體獨(dú)立接口)協(xié)議。在上述的各種高速串行接口協(xié)議中1、hterlaken接口協(xié)議采用串行連接方式、支持通道級(jí)流控、總線帶寬可靈活擴(kuò)充、可根據(jù)用戶需求自行調(diào)節(jié)、數(shù)據(jù)采用64B/67B編碼方式。具體說(shuō)，hterlaken接口協(xié)議具有在不同數(shù)量的通道上運(yùn)行的能力、并可使用任意數(shù)量的串行鏈接，因此，hterlaken接口協(xié)議的有效帶寬與通道數(shù)量直接相關(guān)，例如，2、 4、8條工作在6. 25GHz的hterlaken通道可以滿足10Gbps、20Gbps、40Gbps等帶寬需求；以及，hterlaken接口協(xié)議的有效帶寬還與各通道比特率直接成比例，例如，若通道數(shù)相同， 3. 125Gbps端口可承載有效帶寬6. 25Gbps的一半有效載荷。從而，利用hterlaken接口協(xié)議能夠通過(guò)調(diào)整差分線的對(duì)數(shù)(即通道數(shù)量)、以及每對(duì)差分線的傳輸速率(即通道比特率)來(lái)滿足各種帶寬需求。此外，Interlaken接口總線易于擴(kuò)展，例如，容量為40(ibpS的IC可使用8通道與其它的40Gbps IC連接、使用4通道與20Gbps IC連接、以及使用2通道與IOGbps設(shè)備連接，因此，不同容量的IC可實(shí)現(xiàn)互操作，從而實(shí)現(xiàn)后向兼容。2、MII 接口協(xié)議包括 SGMII (Serial Gigabit Media Independent Interface, 串行千兆媒體獨(dú)立接口)、SGMII+、QSGMII (Quad Serial Gigabit Media Independent Interface，四芯串行千兆媒體獨(dú)立接口)、XAUI (X Ethernet Attachment Unit Interface, 萬(wàn)兆以太網(wǎng)連接單元接口)、XAUI+, RXAUI (Reduced X Ethernet Attachment Unit hterface，縮減的萬(wàn)兆以太網(wǎng)連接單元接口)、XLAUI(40 Gigabit Attachment Unit Interface) > CAUI (100 Gigabit Attachment Unit Interface)SGMII接口總線的收、發(fā)各占用一對(duì)差分線，通過(guò)連接物理層的以太網(wǎng)PHY芯片能夠支持十兆、百兆或千兆以太網(wǎng)電接口、以及百兆/千兆以太網(wǎng)光接口 ；也可以直接連接百兆/千兆的以太網(wǎng)光模塊(該以太網(wǎng)光模塊可以內(nèi)置有物理層的以太網(wǎng)PHY芯片)；SGMII+接口總線與SGMII接口總線相似，但SGMII+接口總線的最高工作速率可達(dá) SGMII接口總線的2倍；QSGMII接口總線的每對(duì)差分線支持4路以太網(wǎng)接口，通過(guò)連接物理層的以太網(wǎng) PHY芯片能夠支持4路十兆、百兆或千兆以太網(wǎng)電接口、以及4路百兆/千兆以太網(wǎng)光接口 ；XAUI接口通常被設(shè)計(jì)為適用于以太網(wǎng)接口的接口擴(kuò)展器，收、發(fā)各占用4對(duì)差分線，每對(duì)差分線上的數(shù)據(jù)速率為3. 125(ibpS、總數(shù)據(jù)帶寬為12. 5(ibpS，XAUI接口通常通過(guò)連接物理層的以太網(wǎng)PHY芯片連接以太網(wǎng)光模塊；RXAUI接口與XAUI接口類似，但收、發(fā)各占用2對(duì)差分線，每對(duì)差分線上的數(shù)據(jù)速率為6. 25Gbps、但總數(shù)據(jù)帶寬仍為12. 5Gbps，即，RXAUI接口相比于XAUI接口增加了工作頻率、但減少差分線對(duì)的數(shù)量；DXAUI接口與XAUI接口類似，收、發(fā)各占用4對(duì)差分線，每對(duì)差分線上的數(shù)據(jù)速率為6. 25(ibps、總數(shù)據(jù)帶寬為25(ibps。如上可見(jiàn)，由于本發(fā)明實(shí)施例將主卡與接口卡交互數(shù)據(jù)的數(shù)據(jù)總線設(shè)置為串行差分?jǐn)?shù)據(jù)總線，而且，處理器能夠以支持接口卡的hterlaken接口協(xié)議或MII接口協(xié)議、并以符合接口卡所要求的帶寬在串行差分?jǐn)?shù)據(jù)總線傳輸數(shù)據(jù)，因而就能夠通過(guò)處理器的靈活配置來(lái)滿足各種接口卡的帶寬要求。更優(yōu)地，本發(fā)明實(shí)施例中可以將以太網(wǎng)MAC控制器的功能集成在處理器實(shí)現(xiàn)，這種情況下，還可以在主卡進(jìn)一步設(shè)置有MDIO總線，用于進(jìn)一步集成有以太網(wǎng)MAC控制功能的處理器在接口卡為以太網(wǎng)接口卡時(shí)對(duì)PHY芯片進(jìn)行管理。需要說(shuō)明的是，千兆以太網(wǎng)和萬(wàn)兆以太網(wǎng)的MDIO接口的信號(hào)并不完全相同，很多情況下，處理器需要針對(duì)千兆以太網(wǎng)和萬(wàn)兆以太網(wǎng)而為接口卡提供兩個(gè)不同的MDIO接口， 以滿足分別千兆以太網(wǎng)和萬(wàn)兆以太網(wǎng)的接口卡的以太網(wǎng)PHY芯片的需求。此外，為了連接可兼容上述各種串行接口協(xié)議的串行差分?jǐn)?shù)據(jù)總線，處理器內(nèi)置有串行角軍串 SerDes (Serializer/Deserializer)接口單兀。串行解串接口單元能夠增加帶寬、減少信號(hào)數(shù)量、減少布線沖突、降低開(kāi)關(guān)噪聲、 實(shí)現(xiàn)更低的功耗和封裝成本，且串行解串接口單元可以靈活的配置、支持不同的協(xié)議類型、 以及實(shí)現(xiàn)不同的總線速率和不同的差分對(duì)數(shù)。另外，串行解串接口單元實(shí)際上相當(dāng)于在處理器實(shí)現(xiàn)了 hterIaken或MII接口協(xié)議的一部分物理層功能。當(dāng)選用hterlaken接口協(xié)議時(shí)，串行解串接口單元實(shí)際上就相當(dāng)于hterlaken 物理層接口；而選用MII接口協(xié)議時(shí)，串行解串接口單元實(shí)際上就相當(dāng)于MII協(xié)議的物理層接口，即，串行解串接口單元可以實(shí)現(xiàn)SGMII物理層接口、SGMII +物理層接口、QSGMII物理層接口、XAUI物理層接口、XAUI+物理層接口、RXAUI物理層接口、XLAUI物理層接口、CAUI物
理層接口。其中，在選用MII接口協(xié)議中的SGMII接口協(xié)議時(shí)，串行解串接口單元可以實(shí)現(xiàn) SGMII 物理層接口，或者還可以實(shí)現(xiàn) GE SerDes (Gigabit Ethernet Serializer/ Deserializer，千兆以太網(wǎng)串行解串器)接口。串行解串接口單元在實(shí)現(xiàn)GE krDes接口
11時(shí)，需要進(jìn)行數(shù)據(jù)的8B/10B變換、即將串行差分?jǐn)?shù)據(jù)總線中的數(shù)據(jù)8B/10B變換也在處理器實(shí)現(xiàn)；并且，串行解串接口單元在實(shí)現(xiàn)GE SerDes接口時(shí)還能夠直連千兆以太網(wǎng)光接口的光模塊、而不需要以太網(wǎng)PHY芯片。S卩，對(duì)于以太網(wǎng)接口卡來(lái)說(shuō)，在處理器中的串行解串接口單元基于SGMII接口協(xié)議而實(shí)現(xiàn)GE SerDes接口時(shí)，甚至無(wú)需以太網(wǎng)接口卡再設(shè)置以太網(wǎng)PHY芯片，從而能夠進(jìn)一步降低以太網(wǎng)接口卡的成本。實(shí)際應(yīng)用中，處理器可以依據(jù)板間連接器在插接有接口卡后產(chǎn)生的電平變化來(lái)識(shí)別該接口卡的類型和版本信息；或者，可以通過(guò)控制總線或管理總線從板間連接器所插接的接口卡讀取該接口卡的類型和版本信息。較佳地，識(shí)別的類型和版本信息可以由對(duì)應(yīng)的接口卡的類型ID來(lái)表示，一種具體的類型ID實(shí)例如表1所示。
權(quán)利要求
1.一種路由設(shè)備，包括主卡和接口卡，其特征在于，所述主卡包括 串行差分?jǐn)?shù)據(jù)總線，用于所述主卡與所述接口卡之間的數(shù)據(jù)傳輸；處理器，用于識(shí)別出插接于所述主卡的接口卡的類型和版本信息，并依據(jù)所識(shí)別的類型和版本信息配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬，以使所述主卡該接口卡之間能夠通過(guò)所述串行差分?jǐn)?shù)據(jù)總線傳輸數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的路由設(shè)備，其特征在于，所述接口卡為SDH或SONET接口卡、 或ATM接口卡、或以太網(wǎng)接口卡，其中支持SDH或SONET接口卡、以及ATM接口卡的串行接口協(xié)議包括hterlaken接口協(xié)議；支持以太網(wǎng)接口卡的串行接口協(xié)議包括hterlaken接口協(xié)議、以及各種MII接口協(xié)議。
3.根據(jù)權(quán)利要求2所述的路由設(shè)備，其特征在于，所述主卡進(jìn)一步包括MDIO總線，用于進(jìn)一步集成有以太網(wǎng)MAC控制功能的處理器在所述接口卡為以太網(wǎng)接口卡時(shí)對(duì)PHY芯片進(jìn)行管理。
4.根據(jù)權(quán)利要求3所述的路由設(shè)備，其特征在于，所述處理器包括 若干hterlaken協(xié)議驅(qū)動(dòng)單元；若干MII協(xié)議以太網(wǎng)MAC控制器單元；若干串行解串接口單元，分別對(duì)來(lái)自^iterlaken協(xié)議驅(qū)動(dòng)單元或MII協(xié)議以太網(wǎng)MAC 控制器單元的數(shù)據(jù)進(jìn)行對(duì)應(yīng)的物理層處理、并通過(guò)所述串行差分?jǐn)?shù)據(jù)總線中預(yù)定數(shù)量的差分線對(duì)傳輸；以及，控制調(diào)度單元，按照支持所述接口卡的串行接口協(xié)議對(duì)應(yīng)地啟用hterlaken協(xié)議的驅(qū)動(dòng)單元或MII協(xié)議的以太網(wǎng)MAC控制器單元、并按照所述接口卡所要求的帶寬對(duì)應(yīng)地啟用選定數(shù)量的串行解串接口單元并配置串行解串接口單元的傳輸速率。
5.根據(jù)權(quán)利要求3所述的路由設(shè)備，其特征在于，所述處理器包括 一可編程協(xié)議處理單元；一可編程串行解串接口單元；以及，控制調(diào)度單元，按照支持所述接口卡的串行接口協(xié)議對(duì)應(yīng)地控制可編程處理單元加載hterlaken協(xié)議驅(qū)動(dòng)功能、或加載MII協(xié)議驅(qū)動(dòng)功能和以太網(wǎng)MAC控制器功能，還按照所述接口卡所要求的帶寬對(duì)應(yīng)地控制可編程接口單元加載對(duì)應(yīng)的物理層處理功能、并加載傳輸速率和所使用的差分線對(duì)數(shù)的配置。
6.根據(jù)權(quán)利要求3所述的路由設(shè)備，其特征在于， SDH或SONET接口卡包括自所述串行差分?jǐn)?shù)據(jù)總線順序連接的速率適配器、HDLC控制器、Framer和LIU、網(wǎng)絡(luò)接口連接器或光模塊，其中，速率適配器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；或者，自所述串行差分?jǐn)?shù)據(jù)總線順序連接的HDLC控制器、以及Framer和LIU、以及網(wǎng)絡(luò)接口連接器或光模塊，其中，HDLC控制器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；ATM接口卡包括自所述串行差分?jǐn)?shù)據(jù)總線順序連接的速率適配器、以及ATM SAR控制器、ATM PHY芯片、網(wǎng)絡(luò)接口連接器或光模塊，其中，速率適配器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；或者，自所述串行差分?jǐn)?shù)據(jù)總線順序連接的ATM SAR控制器、以及ATM PHY芯片、網(wǎng)絡(luò)接口連接器或光模塊，其中，ATM SAR控制器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；以太網(wǎng)接口卡包括自所述串行差分?jǐn)?shù)據(jù)總線順序連接的速率適配器、以及以太網(wǎng)MAC控制器、以太網(wǎng)PHY 芯片、網(wǎng)絡(luò)接口連接器或光模塊，其中，速率適配器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；或者，自所述串行差分?jǐn)?shù)據(jù)總線順序連接的以太網(wǎng)MAC控制器、以及以太網(wǎng)PHY芯片、 網(wǎng)絡(luò)接口連接器或光模塊，其中，以太網(wǎng)MAC控制器集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；或者，自所述串行差分?jǐn)?shù)據(jù)總線順序連接的以太網(wǎng)PHY芯片、以及網(wǎng)絡(luò)接口連接器或光模塊，其中，以太網(wǎng)PHY芯片集成有用于連接所述串行差分?jǐn)?shù)據(jù)總線的串行解串接口單元；或者，具有串行解串接口的光模塊。
7.—種路由設(shè)備的主卡，其特征在于，包括串行差分?jǐn)?shù)據(jù)總線，用于所述主卡與所述接口卡之間的數(shù)據(jù)傳輸； 處理器，用于識(shí)別出插接于所述主卡的接口卡的類型和版本信息，并依據(jù)所識(shí)別的類型和版本信息配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬，以使所述主卡該接口卡之間能夠通過(guò)所述串行差分?jǐn)?shù)據(jù)總線傳輸數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的主卡，其特征在于，所述接口卡為SDH或SONET接口卡、或ATM 接口卡、或以太網(wǎng)接口卡，其中支持SDH或SONET接口卡、以及ATM接口卡的串行接口協(xié)議包括hterlaken接口協(xié)議；支持以太網(wǎng)接口卡的串行接口協(xié)議包括hterlaken接口協(xié)議、以及各種MII接口協(xié)議。。
9.根據(jù)權(quán)利要求8所述的主卡，其特征在于，所述主卡進(jìn)一步包括MDIO總線，用于進(jìn)一步集成有以太網(wǎng)MAC控制功能的處理器在所述接口卡為以太網(wǎng)接口卡時(shí)對(duì)PHY芯片進(jìn)行管理。
10.根據(jù)權(quán)利要求9所述的主卡，其特征在于，所述處理器包括 若干hterlaken協(xié)議驅(qū)動(dòng)單元；若干MII協(xié)議以太網(wǎng)MAC控制器單元；若干串行解串接口單元，分別對(duì)來(lái)自^iterlaken協(xié)議驅(qū)動(dòng)單元或MII協(xié)議以太網(wǎng)MAC 控制器單元的數(shù)據(jù)進(jìn)行對(duì)應(yīng)的物理層處理、并通過(guò)所述串行差分?jǐn)?shù)據(jù)總線中預(yù)定數(shù)量的差分線對(duì)傳輸；以及，控制調(diào)度單元，按照支持所述接口卡的串行接口協(xié)議對(duì)應(yīng)地啟用hterlaken協(xié)議的驅(qū)動(dòng)單元或MII協(xié)議的以太網(wǎng)MAC控制器單元、并按照所述接口卡所要求的帶寬對(duì)應(yīng)地啟用選定數(shù)量的串行解串接口單元并配置串行解串接口單元的傳輸速率。
11.根據(jù)權(quán)利要求9所述的主卡，其特征在于，所述處理器包括 一可編程協(xié)議處理單元；一可編程串行解串接口單元；以及，控制調(diào)度單元，按照支持所述接口卡的串行接口協(xié)議對(duì)應(yīng)地控制可編程處理單元加載hterlaken協(xié)議驅(qū)動(dòng)功能、或加載MII協(xié)議驅(qū)動(dòng)功能和以太網(wǎng)MAC控制器功能，還按照所述接口卡所要求的帶寬對(duì)應(yīng)地控制可編程接口單元加載對(duì)應(yīng)的物理層處理功能、并加載傳輸速率和所使用的差分線對(duì)數(shù)的配置。
12.一種用于路由設(shè)備的主卡適配接口卡的方法，其特征在于，包括 設(shè)置串行差分?jǐn)?shù)據(jù)總線，用于所述主卡與所述接口卡之間的數(shù)據(jù)傳輸；由處理器識(shí)別出插接于所述主卡的接口卡的類型和版本信息，并依據(jù)所識(shí)別的類型和版本信息配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬，以使所述主卡該接口卡之間能夠通過(guò)所述串行差分?jǐn)?shù)據(jù)總線傳輸數(shù)據(jù)。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述接口卡為SDH或SONET接口卡、或 ATM接口卡、或以太網(wǎng)接口卡，其中支持SDH或SONET接口卡、以及ATM接口卡的串行接口協(xié)議包括hterlaken接口協(xié)議；支持以太網(wǎng)接口卡的串行接口協(xié)議包括hter Iaken接口協(xié)議、以及各種MII接口協(xié)議。
14.根據(jù)權(quán)利要求13所述的方法，其特征在于，該方法進(jìn)一步設(shè)置MDIO總線，用于進(jìn)一步集成有以太網(wǎng)MAC控制功能的處理器在所述接口卡為以太網(wǎng)接口卡時(shí)對(duì)PHY芯片進(jìn)行管理。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于，所述配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬包括處理器按照支持所述接口卡的串行接口協(xié)議，對(duì)應(yīng)地啟用內(nèi)部集成的hterlaken協(xié)議的驅(qū)動(dòng)單元或MII協(xié)議的以太網(wǎng)MAC控制器單元；以及，處理器按照所述接口卡所要求的帶寬，對(duì)應(yīng)地啟用選定數(shù)量的內(nèi)部集成的串行解串接口單元并配置串行解串接口單元的傳輸速率。
16.根據(jù)權(quán)利要求14所述的方法，其特征在于，所述配置支持該接口卡的串行接口協(xié)議、以及匹配該接口卡所要求的帶寬包括處理器按照支持所述接口卡的串行接口協(xié)議，對(duì)應(yīng)地控制內(nèi)部集成的可編程處理單元加載hterlaken協(xié)議驅(qū)動(dòng)功能、或MII協(xié)議驅(qū)動(dòng)功能和以太網(wǎng)MAC控制器功能；以及，處理器按照所述接口卡所要求的帶寬，對(duì)應(yīng)地控制內(nèi)部集成的可編程接口單元加載對(duì)應(yīng)的物理層處理功能、并加載傳輸速率和所使用的差分線對(duì)數(shù)的配置。
全文摘要
本發(fā)明提供了一種路由設(shè)備及其主卡以及用于該主卡適配接口卡的方法。本發(fā)明將主卡與接口卡交互數(shù)據(jù)的數(shù)據(jù)總線設(shè)置為串行差分?jǐn)?shù)據(jù)總線，并且處理器能夠以支持所述接口卡的任意一種串行接口協(xié)議、并以符合所述接口卡所要求的帶寬在所述串行差分?jǐn)?shù)據(jù)總線傳輸數(shù)據(jù)，因而就能夠通過(guò)處理器的靈活配置來(lái)滿足各種接口卡的帶寬要求。進(jìn)一步地，對(duì)于以太網(wǎng)接口卡來(lái)說(shuō)，處理器中可以集成以太網(wǎng)MAC控制器功能以及物理層功能，使得以太網(wǎng)接口卡無(wú)需再設(shè)置以太網(wǎng)MAC控制器、甚至無(wú)需設(shè)置以太網(wǎng)PHY芯片，從而能夠降低以太網(wǎng)接口卡的成本。
文檔編號(hào)H04L12/56GK102347904SQ20111032267
公開(kāi)日2012年2月8日 申請(qǐng)日期2011年10月21日 優(yōu)先權(quán)日2011年10月21日
發(fā)明者楊武 申請(qǐng)人:杭州華三通信技術(shù)有限公司