專利名稱：時(shí)間同步方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及同步技術(shù)領(lǐng)域，具體涉及時(shí)間同步方法及裝置。
背景技術(shù)：
在移動(dòng)回程包交換網(wǎng)絡(luò)中，基站的時(shí)間不再僅依賴于全球定位系統(tǒng)(GPS，Global Positioning System)，接入的網(wǎng)絡(luò)設(shè)備需要提供高精度的時(shí)間輸出。電氣和電子工程師協(xié)會(huì)(IEEE, Institute of Electrical and Electronics Engineers)的 TR25.836 禾口中國移動(dòng)的高精度時(shí)間同步技術(shù)規(guī)范等文檔中都詳細(xì)定義了整秒脈沖(1PPS，Pulse per Second)+時(shí)間數(shù)據(jù)(ToD, Time of Data)機(jī)制。lPPS+ToD用于整秒的時(shí)間同步，圖1給出了現(xiàn)有的lPPS+ToD時(shí)間同步示意圖，如圖1所示，主設(shè)備在IPPS上升沿Ims后向從設(shè)備發(fā)送ToD信息，并在500ms內(nèi)傳完。ToD標(biāo)識當(dāng)前IPPS上升沿的時(shí)間，ToD報(bào)文發(fā)送頻率為每秒1次；從設(shè)備收到IPPS觸發(fā)的中斷后，首先記錄當(dāng)前的系統(tǒng)時(shí)間，之后通過串口中斷的方式讀取ToD信息，計(jì)算與主設(shè)備的時(shí)間偏差后，進(jìn)行時(shí)間同步。圖2給出了中國移動(dòng)的高精度時(shí)間同步技術(shù)規(guī)范中的ToD消息格式圖，如圖2所示，ToD消息合計(jì)23個(gè)字節(jié)，包括(1)幀頭由同步字符1 (SYNC CHAR 1)和同步字符2 (SYNC CHAR 2)兩個(gè)字節(jié)組成。SYNC CHAR 1 一個(gè)字節(jié)，以固定數(shù)值0x43表示ASCII碼中“C”字符。SYNC CHAR 2 一個(gè)字節(jié)，以固定數(shù)值0x4D表示ASCII碼中“M”字符。(2)消息頭由消息類(CLASS)和消息標(biāo)識(ID)兩個(gè)字節(jié)組成。CLASS 規(guī)定了 ToD消息的基本分類，一個(gè)字節(jié)。ID 定義了 ToD消息的編號，一個(gè)字節(jié)。(3)消息長度域兩個(gè)字節(jié)。(4)載荷域消息內(nèi)容，16個(gè)字節(jié)。(5)幀校驗(yàn)序列(FCS，F(xiàn)rame Check Sequence)域校驗(yàn)碼初始值為FF，無需取反，
一個(gè)字節(jié)。移動(dòng)回程網(wǎng)絡(luò)對時(shí)間同步精度要求很高，對于ToD報(bào)文和IPPS的配合有明確的規(guī)定和要求，其中ToD報(bào)文全部23個(gè)字節(jié)必須在500ms內(nèi)發(fā)送完成，是lPPS+ToD時(shí)間同步方案的關(guān)鍵點(diǎn)，是對中央處理單元(CPU，Central Processing Unit)系統(tǒng)實(shí)時(shí)處理能力的考驗(yàn)。目前，通常采用如下方式發(fā)送ToD報(bào)文方式一 CPU收到IPPS觸發(fā)的中斷后，CPU采用單獨(dú)的任務(wù)發(fā)送ToD報(bào)文，或者CPU 在中斷函數(shù)中采用串口輪詢方式直接發(fā)送。CPU用單獨(dú)的任務(wù)發(fā)送ToD報(bào)文，任務(wù)很可能因?yàn)樵?00ms內(nèi)得不到及時(shí)調(diào)度，導(dǎo)致時(shí)間同步失敗。而CPU在中斷函數(shù)中直接發(fā)送，則由于默認(rèn)波特率為9600，則連續(xù)發(fā)送23個(gè)字節(jié)的ToD報(bào)文，理論最短發(fā)送時(shí)間是23* (10/8) *8) /9600 = 0. 024S,即2%is，中斷處理時(shí)間過長，且中間不能被強(qiáng)占，導(dǎo)致部分協(xié)議例如快速環(huán)網(wǎng)保護(hù)協(xié)議(RRPP，Rapid Ring Protection Protocol)，生成樹協(xié)議(STP，Spanning Tree Protocol)等得不到及時(shí)響應(yīng)處理。方式二 CPU收到IPPS觸發(fā)的中斷后，在中斷處理函數(shù)中，采用串口中斷方式發(fā)送 23個(gè)字節(jié)的ToD報(bào)文。采用該方式，串口每發(fā)送一個(gè)字節(jié)都觸發(fā)一次串口中斷，至少需要 23次中斷才能將ToD信息全部發(fā)送出去，中斷次數(shù)過多，很難保證在500ms內(nèi)將ToD信息全部發(fā)送出去?？梢姡鲜鰞煞N方式都存在CPU先發(fā)送IPPS信號，然后CPU進(jìn)行ToD發(fā)送。但由于CPU處理資源約束的情況，造成ToD不能發(fā)送，IPPS與ToD綁定失敗情況產(chǎn)生。

發(fā)明內(nèi)容
本發(fā)明提供時(shí)間同步方法及裝置，以減少對CPU資源的占用，提高lPPS+ToD時(shí)間同步的成功率。本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種時(shí)間同步方法，預(yù)先在主設(shè)備的復(fù)雜可編程邏輯器件CPLD中設(shè)置一個(gè)Flag， 以用于指示時(shí)間數(shù)據(jù)ToD信息是否寫入CPLD的寄存器，并初始化Flag，該方法包括當(dāng)主設(shè)備的整秒脈沖IPPS產(chǎn)生器件產(chǎn)生一 IPSS信號時(shí)，將該信號輸出到主設(shè)備的 CPLD ；當(dāng)主設(shè)備的CPLD接收到IPPS信號時(shí)，讀取Flag，判斷Flag是否指示已寫入，若是，向從設(shè)備發(fā)送IPPS信號，同時(shí)，向主設(shè)備的中央處理單元CPU發(fā)送IPPS信號，從自身的寄存器取出ToD信息，將Flag置為指示未寫入，且延時(shí)Ims后，通過串口將該ToD信息發(fā)送給從設(shè)備；否則，向主設(shè)備的CPU發(fā)送IPPS信號；當(dāng)主設(shè)備的CPU接收到IPPS信號時(shí)，若發(fā)現(xiàn)Flag指示未寫入，則向CPLD的寄存器寫入ToD信息，寫入完畢，置Flag為指示已寫入。所述方法進(jìn)一步包括當(dāng)CPU發(fā)現(xiàn)時(shí)間同步未收斂時(shí)，置Flag為指示未寫入；且，所述主設(shè)備的CPU接收到IPPS信號時(shí)，若發(fā)現(xiàn)時(shí)間同步未收斂，則忽略該IPPS信號。所述主設(shè)備的CPLD通過串口將該ToD信息發(fā)送給從設(shè)備之后進(jìn)一步包括發(fā)送完畢，向主設(shè)備的CPU發(fā)送中斷信號；且，所述當(dāng)主設(shè)備的CPU接收到IPPS信號之后進(jìn)一步包括若發(fā)現(xiàn)Flag指示已寫入，則待接收到所述中斷信號后，向CPLD的寄存器寫入ToD 信息，寫入完畢，置Flag為指示已寫入。一種時(shí)間同步裝置，該裝置包括IPPS產(chǎn)生器件產(chǎn)生IPSS信號，將該信號輸出到CPLD ；CPLD 當(dāng)接收到IPPS信號時(shí)，讀取自身的Flag，判斷Flag是否指示已寫入，若是， 向從設(shè)備發(fā)送IPPS信號，同時(shí)，向CPU發(fā)送IPPS信號，從自身的寄存器取出ToD信息，將 Flag置為指示未寫入，且延時(shí)Ims后，通過串口將該ToD信息發(fā)送給從設(shè)備；否則，向主設(shè)備的CPU發(fā)送IPPS信號；其中，F(xiàn)lag用于指示ToD信息是否寫入CPLD的寄存器；
CPU 當(dāng)接收到IPPS信號時(shí)，若發(fā)現(xiàn)CPLD中的Flag指示未寫入，則向CPLD的寄存器寫入ToD信息，寫入完畢，置Flag為指示已寫入。所述CPU進(jìn)一步用于，當(dāng)發(fā)現(xiàn)時(shí)間同步未收斂時(shí)，置Flag為指示未寫入；且，當(dāng)接收到IPPS信號時(shí)，若發(fā)現(xiàn)時(shí)間同步未收斂，則忽略該IPPS信號。所述CPLD進(jìn)一步用于，在將ToD信息全部發(fā)送給從設(shè)備后，向主設(shè)備的CPU發(fā)送中斷信號；且，所述CPU進(jìn)一步用于，在接收到IPPS信號之后，若發(fā)現(xiàn)CPLD中的Flag指示已寫入，則待接收到所述中斷信號后，向CPLD的寄存器寫入ToD信息，寫入完畢，置Flag為指示已寫入。一種 CPLD，包括寄存器用于存儲Flag和ToD信息，其中，F(xiàn)lag用于指示ToD信息是否寫入CPLD 的寄存器；ToD發(fā)送模塊當(dāng)接收到IPPS信號時(shí)，讀取寄存器中的Flag，判斷Flag是否指示已寫入，若是，向從設(shè)備發(fā)送IPPS信號，同時(shí)，向CPU發(fā)送IPPS信號，從寄存器取出ToD信息，將Flag置為指示未寫入，且延時(shí)Ims后，通過串口將該ToD信息發(fā)送給從設(shè)備；否則，向主設(shè)備的CPU發(fā)送IPPS信號。所述ToD發(fā)送模塊進(jìn)一步用于，在將ToD信息全部發(fā)送給從設(shè)備后，向主設(shè)備的 CPU發(fā)送中斷信號。與現(xiàn)有技術(shù)相比，本發(fā)明中，CPU只進(jìn)行將ToD信息寫入CPLD的動(dòng)作，發(fā)送ToD 信息則由CPLD完成，減少了對CPU資源的占用，且，保證了 IPPS與ToD嚴(yán)格綁定，保證了 lPPS+ToD時(shí)間同步的成功。


圖1為現(xiàn)有的lPPS+ToD時(shí)間同步示意圖；圖2為現(xiàn)有的中國移動(dòng)的高精度時(shí)間同步技術(shù)規(guī)范中的ToD消息格式圖；圖3為本發(fā)明實(shí)施例提供的lPPS+ToD時(shí)間同步方法流程圖；圖4為本發(fā)明實(shí)施例提供的lPPS+ToD時(shí)間同步裝置組成圖；圖5為本發(fā)明實(shí)施例提供的CPLD的組成示意圖。
具體實(shí)施例方式下面結(jié)合附圖及具體實(shí)施例對本發(fā)明再作進(jìn)一步詳細(xì)的說明。本發(fā)明中，需要在主設(shè)備中增加復(fù)雜可編程邏輯器件(CPLD，Complex Programmable Logic Device)0圖3為本發(fā)明實(shí)施例提供的lPPS+ToD時(shí)間同步方法流程圖，如圖3所示，其具體步驟如下步驟300 預(yù)先在主設(shè)備的CPLD中設(shè)置一個(gè)Flag，以用于指示ToD信息是否寫入 CPLD的寄存器，并初始化Flag。實(shí)際應(yīng)用中，可以通過將Flag賦值為初始值或0，表示未寫入，賦值為特定值或1，表示已寫入。步驟301 當(dāng)主設(shè)備的IPPS產(chǎn)生器件產(chǎn)生一 IPSS信號時(shí)，將該信號輸出到主設(shè)備的 CPLD。IPPS產(chǎn)生器件嚴(yán)格地每秒一脈沖產(chǎn)生信號，信號質(zhì)量符合相關(guān)標(biāo)準(zhǔn)要求。IPPS產(chǎn)生器件可以通過物理層(Wiy)芯片、數(shù)據(jù)鏈路層(Mac)芯片或其它芯片來實(shí)現(xiàn)。步驟302 當(dāng)主設(shè)備的CPLD接收到IPPS信號時(shí)，讀取Flag，判斷Flag是否指示已寫入，若是，執(zhí)行步驟304 ；否則，執(zhí)行步驟303。步驟303 主設(shè)備的CPLD向主設(shè)備的CPU發(fā)送IPPS信號，轉(zhuǎn)至步驟305。由于Flag指示未寫入，則說明CPLD的寄存器中沒有ToD信息，則本次不進(jìn)行時(shí)間同步操作。步驟304 =CPLD向從設(shè)備發(fā)送IPPS信號，同時(shí)，向主設(shè)備的CPU發(fā)送IPPS信號，從自身的寄存器取出ToD信息，將Flag置為指示未寫入，且延時(shí)Ims后，通過串口將該ToD信息發(fā)送給從設(shè)備。在CPLD上實(shí)現(xiàn)串口功能可采用現(xiàn)有技術(shù)實(shí)現(xiàn)。用于使IPPS與ToD嚴(yán)格綁定，保證了 lPPS+ToD時(shí)間同步的成功。步驟305 當(dāng)CPU接收到IPPS信號時(shí)，發(fā)現(xiàn)CPLD中的Flag指示未寫入，向CPLD的寄存器寫入ToD信息，寫入完畢，將CPLD中的Flag置為指示已寫入。CPU每次向CPLD的寄存器的同一位置寫入ToD信息。用于使IPPS與ToD嚴(yán)格綁定，保證了 lPPS+ToD時(shí)間同步的成功。這里，CPU會(huì)通過1588等同步協(xié)議獲得高精度同步時(shí)間，將該時(shí)間以ToD信息方式寫入CPLD的寄存器。在實(shí)際應(yīng)用中，考慮到存在一種極少見的情況CPU已接收到了 CPLD發(fā)來的IPPS 信號，而CPLD還未將ToD信息從寄存器中全部取出，此時(shí)，F(xiàn)lag還保持指示“已寫入”，為了保證這種情況下也能夠?qū)崿F(xiàn)準(zhǔn)確的時(shí)間同步，在步驟304中，CPLD將ToD信息全部發(fā)送給從設(shè)備之后，可以向CPU發(fā)送一個(gè)中斷信號；同時(shí)，在步驟305中，當(dāng)CPU接收到IPPS信號時(shí)，若發(fā)現(xiàn)Flag指示已寫入，則暫不向CPLD的寄存器寫入ToD信息，而是在收到CPLD發(fā)來的中斷信號后，再向CPLD的寄存器寫入ToD信息，寫入完畢，將CPLD中的Flag置為指示已寫入。需要說明的是，在需要抑制向從設(shè)備輸出IPPS信號的情況下，例如時(shí)間同步還沒收斂、大范圍抖動(dòng)時(shí)，此時(shí)，CPU要置Flag為指示未寫入，同時(shí)對于步驟305，當(dāng)CPU接收到IPPS信號時(shí)，若發(fā)現(xiàn)CPLD中的Flag指示未寫入，還要進(jìn)一步向協(xié)議時(shí)間同步(PTP)模塊查詢時(shí)間同步收斂狀態(tài)，若查詢到未收斂，則忽略該IPPS信號，即不向CPLD的寄存器寫入ToD信息，直到CPU接收到IPPS信號時(shí)，向PTP模塊查詢到時(shí)間同步收斂時(shí)，才又開始向 CPLD的寄存器寫入ToD信息。其中，PTP模塊會(huì)實(shí)時(shí)維護(hù)時(shí)間同步收斂狀態(tài)。進(jìn)一步確保 IPPS與ToD綁定，確保lPPS+ToD時(shí)間同步的成功。圖4為本發(fā)明實(shí)施例提供的lPPS+ToD時(shí)間同步裝置的組成示意圖，如圖4所示， 其主要包括IPPS產(chǎn)生器件41、CPLD 42和CPU 43，其中:IPPS產(chǎn)生器件41 產(chǎn)生IPSS信號，將該信號輸出到CPLD 42。CPLD 42 當(dāng)接收到IPPS產(chǎn)生器件41輸入的IPPS信號時(shí)，讀取自身的Flag，判斷Flag是否指示已寫入，若是，向從設(shè)備發(fā)送IPPS信號，同時(shí)，向CPU 43發(fā)送IPPS信號，從自身的寄存器取出ToD信息，將Flag置為指示未寫入，且延時(shí)Ims后，通過串口將該ToD信息發(fā)送給從設(shè)備；否則，向主設(shè)備的CPU發(fā)送IPPS信號；其中，F(xiàn)lag用于指示ToD信息是否寫入CPLD的寄存器。CPU 43 當(dāng)接收到CPLD 42發(fā)來的IPPS信號時(shí)，讀取CPLD 42中的Flag，若Flag 指示未寫入，則向CPLD 42的寄存器寫入ToD信息，寫入完畢，置CPLD 42中的Flag為指示已寫入。CPU 43進(jìn)一步用于，當(dāng)發(fā)現(xiàn)時(shí)間同步未收斂時(shí)，置CPLD 42中的Flag為指示未寫入；且，當(dāng)接收到CPLD 42發(fā)來的IPPS信號時(shí)，若發(fā)現(xiàn)時(shí)間同步未收斂，則忽略該IPPS信號。CPLD 42進(jìn)一步用于，在將ToD信息全部發(fā)送給從設(shè)備后，向CPU 43發(fā)送中斷信號；且，CPU 43進(jìn)一步用于，在接收到CPLD 42發(fā)來的IPPS信號之后，若發(fā)現(xiàn)CPLD 42中的 Flag指示已寫入，則待接收到CPLD 42發(fā)來的中斷信號后，向CPLD 42的寄存器寫入ToD信息，寫入完畢，置CPLD 42中的Flag為指示已寫入。圖5為本發(fā)明實(shí)施例提供的CPLD的組成示意圖，如圖5所示，其主要包括寄存器 51和ToD發(fā)送模塊52，其中寄存器51 用于存儲Flag和ToD信息，其中，F(xiàn)lag用于指示ToD信息是否寫入 CPLD的寄存器。ToD發(fā)送模塊52 當(dāng)接收到IPPS產(chǎn)生器件輸入的IPPS信號時(shí)，讀取寄存器51中的Flag，判斷Flag是否指示已寫入，若是，向從設(shè)備發(fā)送IPPS信號，同時(shí)，向CPU 43發(fā)送 IPPS信號，從寄存器51取出ToD信息，將寄存器51中的Flag置為指示未寫入，且延時(shí)Ims 后，通過串口將該ToD信息發(fā)送給從設(shè)備；否則，向主設(shè)備的CPU 43發(fā)送IPPS信號。ToD發(fā)送模塊52進(jìn)一步用于，在將ToD信息全部發(fā)送給從設(shè)備后，向CPU 43發(fā)送中斷信號。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種時(shí)間同步方法，其特征在于，預(yù)先在主設(shè)備的復(fù)雜可編程邏輯器件CPLD中設(shè)置一個(gè)Flag，以用于指示時(shí)間數(shù)據(jù)ToD信息是否寫入CPLD的寄存器，并初始化Flag，該方法包括當(dāng)主設(shè)備的整秒脈沖IPPS產(chǎn)生器件產(chǎn)生一 IPSS信號時(shí)，將該信號輸出到主設(shè)備的 CPLD ；當(dāng)主設(shè)備的CPLD接收到IPPS信號時(shí)，讀取Flag，判斷Flag是否指示已寫入，若是，向從設(shè)備發(fā)送IPPS信號，同時(shí)，向主設(shè)備的中央處理單元CPU發(fā)送IPPS信號，從自身的寄存器取出ToD信息，將Flag置為指示未寫入，且延時(shí)Ims后，通過串口將該ToD信息發(fā)送給從設(shè)備；否則，向主設(shè)備的CPU發(fā)送IPPS信號；當(dāng)主設(shè)備的CPU接收到IPPS信號時(shí)，若發(fā)現(xiàn)Flag指示未寫入，則向CPLD的寄存器寫入ToD信息，寫入完畢，置Flag為指示已寫入。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法進(jìn)一步包括當(dāng)CPU發(fā)現(xiàn)時(shí)間同步未收斂時(shí)，置Flag為指示未寫入；且，所述主設(shè)備的CPU接收到IPPS信號時(shí)，若發(fā)現(xiàn)時(shí)間同步未收斂，則忽略該IPPS信號。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述主設(shè)備的CPLD通過串口將該ToD 信息發(fā)送給從設(shè)備之后進(jìn)一步包括發(fā)送完畢，向主設(shè)備的CPU發(fā)送中斷信號；且，所述當(dāng)主設(shè)備的CPU接收到IPPS信號之后進(jìn)一步包括若發(fā)現(xiàn)Flag指示已寫入，則待接收到所述中斷信號后，向CPLD的寄存器寫入ToD信息，寫入完畢，置Flag為指示已寫入。
4.一種時(shí)間同步裝置，其特征在于，該裝置包括IPPS產(chǎn)生器件產(chǎn)生IPSS信號，將該信號輸出到CPLD ；CPLD 當(dāng)接收到IPPS信號時(shí)，讀取自身的Flag，判斷Flag是否指示已寫入，若是，向從設(shè)備發(fā)送IPPS信號，同時(shí)，向CPU發(fā)送IPPS信號，從自身的寄存器取出ToD信息，將Flag置為指示未寫入，且延時(shí)Ims后，通過串口將該ToD信息發(fā)送給從設(shè)備；否則，向主設(shè)備的CPU 發(fā)送IPPS信號；其中，F(xiàn)lag用于指示ToD信息是否寫入CPLD的寄存器；CPU 當(dāng)接收到IPPS信號時(shí)，若發(fā)現(xiàn)CPLD中的Flag指示未寫入，則向CPLD的寄存器寫入ToD信息，寫入完畢，置Flag為指示已寫入。
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述CPU進(jìn)一步用于，當(dāng)發(fā)現(xiàn)時(shí)間同步未收斂時(shí)，置Flag為指示未寫入；且，當(dāng)接收到IPPS信號時(shí)，若發(fā)現(xiàn)時(shí)間同步未收斂，則忽略該IPPS信號。
6.根據(jù)權(quán)利要求4或5所述的裝置，其特征在于，所述CPLD進(jìn)一步用于，在將ToD信息全部發(fā)送給從設(shè)備后，向主設(shè)備的CPU發(fā)送中斷信號；且，所述CPU進(jìn)一步用于，在接收到IPPS信號之后，若發(fā)現(xiàn)CPLD中的Flag指示已寫入， 則待接收到所述中斷信號后，向CPLD的寄存器寫入ToD信息，寫入完畢，置Flag為指示已寫入。
7.一種CPLD，其特征在于，包括寄存器用于存儲Flag和ToD信息，其中，F(xiàn)lag用于指示ToD信息是否寫入CPLD的寄存器；ToD發(fā)送模塊當(dāng)接收到IPPS信號時(shí)，讀取寄存器中的Flag，判斷Flag是否指示已寫入，若是，向從設(shè)備發(fā)送IPPS信號，同時(shí)，向CPU發(fā)送IPPS信號，從寄存器取出ToD信息，將 Flag置為指示未寫入，且延時(shí)Ims后，通過串口將該ToD信息發(fā)送給從設(shè)備；否則，向主設(shè)備的CPU發(fā)送IPPS信號。
8.根據(jù)權(quán)利要求7所述的CPLD，其特征在于，所述ToD發(fā)送模塊進(jìn)一步用于，在將ToD 信息全部發(fā)送給從設(shè)備后，向主設(shè)備的CPU發(fā)送中斷信號。
全文摘要
本發(fā)明公開了時(shí)間同步方法及裝置。方法包括預(yù)先在主設(shè)備的CPLD中設(shè)置一個(gè)Flag，以用于指示ToD信息是否寫入CPLD的寄存器，并初始化Flag；當(dāng)主設(shè)備的1PPS產(chǎn)生器件產(chǎn)生一1PSS信號時(shí)，將該信號輸出到主設(shè)備的CPLD；當(dāng)主設(shè)備的CPLD接收到1PPS信號時(shí)，讀取Flag，判斷Flag是否指示已寫入，若是，向從設(shè)備發(fā)送1PPS信號，同時(shí)，向主設(shè)備的CPU發(fā)送1PPS信號，從自身的寄存器取出ToD信息，將Flag置為指示未寫入，且延時(shí)1ms后，通過串口將該ToD信息發(fā)送給從設(shè)備，否則，向主設(shè)備的CPU發(fā)送1PPS信號；當(dāng)主設(shè)備的CPU接收到1PPS信號時(shí)，若發(fā)現(xiàn)Flag指示未寫入，向CPLD的寄存器寫入ToD信息，寫入完畢，置Flag為指示已寫入。本發(fā)明降低了對CPU資源的占用，且保證了時(shí)間同步的成功。
文檔編號H04L7/00GK102394740SQ20111033793
公開日2012年3月28日 申請日期2011年10月31日 優(yōu)先權(quán)日2011年10月31日
發(fā)明者劉刀桂, 曹雷, 梁學(xué)偉 申請人:杭州華三通信技術(shù)有限公司