專利名稱：一種對視頻信號的存取進行控制的裝置的制作方法
技術領域：
本發(fā)明屬于視頻傳輸技術領域，涉及一種對視頻數(shù)據(jù)的存取進行控制的裝置，特別用于以ARM公司提出AXI總線為系統(tǒng)總線的片上系統(tǒng)中，視頻數(shù)據(jù)需要存儲在外部存儲體中，而外部存儲體作為AXI總線的從設備的情形。
背景技術：
隨著片上系統(tǒng)在視頻領域的應用發(fā)展和64位系統(tǒng)總線位寬的廣泛應用，有一類以64位寬的AXI總線為系統(tǒng)總線的片上系統(tǒng)也得到了一定的發(fā)展。AXI (Advanced extensible Interface)總線是ARM公司提出的總線協(xié)議的一部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。對于AXI總線來說，其采用系統(tǒng)時鐘，一般頻率較高。而承載視頻數(shù)據(jù)的視頻信號中，視頻數(shù)據(jù)的位寬通常為對，其頻率通常為一些標準約定的頻率，一般頻率較低。在帶有視頻處理的片上系統(tǒng)中，為了支持較復雜應用，比如視頻運動估計等，需要緩存很多幀視頻圖像進行動態(tài)分析，而片上又沒有足夠的空間來存儲多幀圖像，因此需要將視頻數(shù)據(jù)存儲到外部存儲體中，以提供足夠大的數(shù)據(jù)緩存區(qū)。這樣就會出現(xiàn)視頻信號和總線信號頻率不一致和數(shù)據(jù)位寬不一致的問題。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術存在的問題，本發(fā)明提供一種對視頻數(shù)據(jù)的存取進行控制的裝置。本發(fā)明所提出的一種視頻數(shù)據(jù)存取控制裝置，其特征在于，該裝置包括寫通道和讀通道，其中寫通道用于將視頻數(shù)據(jù)通過系統(tǒng)總線存儲到系統(tǒng)總線上掛接的外部存儲體中；讀通道用于將視頻數(shù)據(jù)通過系統(tǒng)總線從所述外部存儲體中讀取出來；所述寫通道進一步包括緩存控制模塊Si，先入先出存儲器1S2和總線寫控制模塊S3 ；所述讀通道進一步包括總線讀控制模塊S4和先入先出存儲器2S5。本發(fā)明通過在視頻信號和AXI總線間加入跨時鐘域、兩端位寬不同的先入先出存儲器來解決視頻信號和總線信號頻率和位寬不一致的問題，并采用了三個并行寫控制和三個并行讀控制來實時存取視頻數(shù)據(jù)，有效地利用總線帶寬，避免總線的競爭。


圖1是視頻數(shù)據(jù)存取控制裝置結(jié)構(gòu)框圖。圖2是寫地址控制模塊控制流程圖。圖3是寫數(shù)據(jù)控制模塊控制流程圖。圖4是寫突發(fā)計數(shù)器更新模塊控制流程圖。圖5是讀地址控制模塊控制流程圖。
圖6是讀數(shù)據(jù)控制模塊控制流程圖。圖7是讀突發(fā)計數(shù)器更新模塊控制流程圖。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。本發(fā)明采用了使用跨時鐘域、兩端位寬不同的先入先出存儲器來緩存儲視頻數(shù)據(jù)，然后再通過AXI總線來將視頻數(shù)據(jù)存儲到外部存儲體或者從外部存儲體中讀出的一種對視頻數(shù)據(jù)的存取進行控制的裝置，該裝置基于FPGA實現(xiàn)。本發(fā)明所述的控制裝置適用于使用64位寬的AXI總線為系統(tǒng)總線的片上系統(tǒng)，以及將視頻數(shù)據(jù)(視頻數(shù)據(jù)位寬對位)通過AXI總線存取于外部存儲體中。在視頻存取過程中，會面對兩個問題頻率不一致和數(shù)據(jù)位寬不一致。對于AXI總線來說，其采用系統(tǒng)時鐘，一般頻率較高；而對于視頻信號來說，它以一些約定的固定頻率傳輸，一般頻率較低。因此本發(fā)明在視頻信號和AXI總線間加入一個跨時鐘域、兩端位寬不同的FIFO來將位寬對位的視頻數(shù)據(jù)存儲到64位寬的AXI總線上，給出了一種用于視頻存取的控制方法。這里， 視頻信號可以是數(shù)字視頻接口(Digital VisuaUnterfachDVI)視頻信號或者高清晰度多媒體接口(High DefinitionMultimedia Interface，HDMI)信號的視頻分量，其包括同步信號和視頻數(shù)據(jù)。同步信號有幀同步信號、行同步信號和數(shù)據(jù)有效信號，在數(shù)據(jù)有效信號置高時，以HDMI/DVI時鐘采樣得到的視頻數(shù)據(jù)即為圖像的一個像素，就是本發(fā)明所述的視頻數(shù)據(jù)。本發(fā)明的視頻數(shù)據(jù)信息采用了最常用的真彩色，為M位寬。圖1是視頻數(shù)據(jù)存取控制裝置的結(jié)構(gòu)框圖，如圖1所示，本發(fā)明所提出的對視頻數(shù)據(jù)的存取進行控制的裝置包括寫通道和讀通道，其中寫通道用于將視頻數(shù)據(jù)通過系統(tǒng)總線存儲到系統(tǒng)總線上掛接的外部存儲體中；讀通道用于將視頻數(shù)據(jù)通過系統(tǒng)總線從所述外部存儲體中讀取出來。所述寫通道進一步包括緩存控制模塊Si，先入先出存儲器1S2和總線寫控制模塊S3，其中緩存控制模塊Sl用于將視頻數(shù)據(jù)寫入到先入先出存儲器1S2中，M位的視頻數(shù)據(jù)線連接到先入先出存儲器1S2的輸入信號的[24:0]位；首先緩存控制模塊Sl以HDMI/DVI 視頻信號時鐘周期在數(shù)據(jù)有效信號為高時進行采樣得到視頻數(shù)據(jù)，然后將得到的視頻數(shù)據(jù)存入先入先出存儲器1S2中。視頻數(shù)據(jù)線最多能支持32位的擴展。先入先出存儲器1S2用于緩存視頻數(shù)據(jù)。與緩存控制模塊Sl連接的部分采用了 32位寬和視頻信號時鐘，將視頻數(shù)據(jù)同步地寫入先入先出存儲器1S2內(nèi)部，但視頻數(shù)據(jù)通常是M位真彩色，一個M位代表一個像素，因此需將先入先出存儲器1S2輸入信號的 [31:25]位置0 ；與總線寫控制模塊S3連接的部分采用了 64位數(shù)據(jù)位寬和系統(tǒng)總線時鐘， 使之與總線寫控制模塊S3同步。這里，先入先出存儲器1S2與緩存控制模塊Sl連接的部分采用了 32位寬的目的是為了與總線寫控制模塊S3相對應，使兩個32位的視頻數(shù)據(jù)(存儲了 2個M位像素)經(jīng)過先入先出存儲器1S2后產(chǎn)生一個64位的總線數(shù)據(jù)，實現(xiàn)了數(shù)據(jù)的對齊，避免了非對齊時的像素拼接?？偩€寫控制模塊用于讀出先入先出存儲器1S2的視頻數(shù)據(jù)，然后通過AXI系統(tǒng)總線將視頻數(shù)據(jù)存儲到外部存儲體中，總線寫控制模塊進一步包括寫地址控制模塊，寫數(shù)據(jù)控制模塊和寫突發(fā)計數(shù)器更新模塊，總線寫控制模塊所執(zhí)行的控制是基于FPGA用電路來實現(xiàn)的，其采用所述三個模塊進行并行控制，主要的控制信號是寫突發(fā)開始信號和寫突發(fā)計數(shù)器，通過二者的配合完成一次AXI總線的寫突發(fā)傳輸。其中假定一次突發(fā)傳輸M個64位數(shù)據(jù)，那么對于寫地址控制模塊，其具體控制流程如圖2所示，如果幀同步信號為高時寫地址設置為外部存儲體的某個固定地址，該固定地址可由軟件來配置；否則，如果寫突發(fā)開始信號為0、且先入先出存儲器1S2已存在N個數(shù)據(jù)(N >= M)、且寫突發(fā)計數(shù)器為0時，則更新寫地址，將寫地址更新為后移M*8字節(jié)的地址位置；然后設置總線寫控制模塊發(fā)起AXI寫請求時的寫地址有效信號為有效，即AW_VALID信號為高，如該地址的外部存儲體響應了該寫請求，則外部存儲體設置寫地址準備就緒信號AW_READY為高；最后，設置寫突發(fā)開始信號為高，即為寫數(shù)據(jù)控制模塊的使能控制信號。對于寫數(shù)據(jù)控制模塊，其具體控制流程如圖3所示，如果寫突發(fā)開始信號為高，表明數(shù)據(jù)要寫入位置的外部存儲體已經(jīng)允許，則進行后面的動作，否則該模塊不作任何動作； 然后判斷先入先出存儲器1S2是否為空，如果不空，表明先入先出存儲器1S2中存有數(shù)據(jù)， 則取出一個數(shù)據(jù)放到AXI總線的數(shù)據(jù)線上，然后設置寫數(shù)據(jù)有效信為高，如果外部存儲體可以寫入該數(shù)據(jù)，這時AXI總線會返回寫數(shù)據(jù)準備就緒信號W_READY信號為高，因此當看到W_READY為高時，重復上述過程，當寫突發(fā)計數(shù)器為M-I時，執(zhí)行上述過程的同時， 設置最后一個數(shù)據(jù)信號線為高。對于寫突發(fā)計數(shù)器更新模塊，其具體控制流程如圖4所示，如果寫數(shù)據(jù)有效信號 W.VALID和寫數(shù)據(jù)準備就緒信號W_READY同時有效(表明當時的一個64位數(shù)據(jù)已被接受， 并會將其寫入外部存儲體中)，這時如果寫突發(fā)計數(shù)器不等于M-I時，則寫突發(fā)計數(shù)器累加 1 ；如果等于M-1，則將寫突發(fā)計數(shù)器置為0，同時將寫突發(fā)開始信號設置為0，表明一次寫突發(fā)結(jié)束。所述讀通道用于讀取出外部存儲體中的視頻數(shù)據(jù)，因此讀通道較寫通道來說只有從AXI總線到先入先出存儲體FIFO的處理，該過程也是基于FPGA，用實際的硬件電路實現(xiàn)。所述讀通道進一步包括總線讀控制模塊S4和先入先出存儲器2S5。所述總線讀控制模塊S4采用三個模塊進行數(shù)據(jù)讀取的并行控制讀地址控制模塊，讀數(shù)據(jù)控制模塊和讀突發(fā)計數(shù)器更新模塊，主要的控制信號是讀突發(fā)開始信號和讀突發(fā)計數(shù)器，通過二者的配合完成一次AXI總線的讀突發(fā)傳輸。假定一次突發(fā)的長度是M個64位數(shù)據(jù)，那么對于讀地址控制模塊，其具體控制流程如圖5所示，如果幀同步信號為高時讀地址設置為外部存儲體的某個固定地址，該固定地址可由軟件來配置，軟件保證讀寫地址的一致性；否則，如果先入先出存儲器2S5不滿且讀突發(fā)計數(shù)器為0時，則更新讀地址，即累加 M*8，也就是將讀地址更新為后移M*8字節(jié)的地址位置；然后設置總線讀控制模塊發(fā)起AXI 讀請求時的地址有效信號為有效，即AR_VALID信號為高，如該地址的外部存儲體響應了該讀請求，則外部存儲體設置讀地址準備就緒信號AR_READY為高；最后，設置讀突發(fā)開始信號為高，即為讀數(shù)據(jù)控制模塊的使能控制信號。對于讀數(shù)據(jù)控制模塊，其具體控制流程如圖6所示，如果讀突發(fā)開始信號為高，表明數(shù)據(jù)要讀取位置的外部存儲體已經(jīng)允許，則進行后面的動作，否則該模塊不作任何動作；然后判斷先入先出存儲器2S5是否已滿，如果不滿，表明可以將AXI總線的數(shù)據(jù)線上的數(shù)據(jù)存下來，則設置讀數(shù)據(jù)準備就緒信號R_READY為高，如果外部存儲體準備好數(shù)據(jù)，這時 AXI總線會返回讀數(shù)據(jù)有效信號R_VALID信號為高，因此當看到R_VALID為高時，重復上述過程，當讀到該次突發(fā)的最后一個數(shù)據(jù)時會看到最后一個數(shù)據(jù)信號線被外部存儲體設置為高，數(shù)據(jù)讀取的結(jié)束由讀突發(fā)計數(shù)器更新模塊來完成。對于讀突發(fā)計數(shù)器更新模塊，其具體控制流程如圖7所示。如果讀數(shù)據(jù)有效信號 R.VALID和讀數(shù)據(jù)準備就緒信號R_READY同時有效(表明當時的一個64位的數(shù)據(jù)已準備好，并將會寫入先入先出存儲器2S5)，這時如果讀突發(fā)計數(shù)器不等于M-I時，則讀突發(fā)計數(shù)器累加1 ；如果等于M-I時，則將讀突發(fā)計數(shù)器置為0 (表明一次讀突發(fā)結(jié)束)，同時將讀突發(fā)開始信號設置為0，關閉讀數(shù)據(jù)控制模塊。以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種視頻數(shù)據(jù)存取控制裝置，其特征在于，該裝置包括寫通道和讀通道，其中 寫通道用于將視頻數(shù)據(jù)通過系統(tǒng)總線存儲到系統(tǒng)總線上掛接的外部存儲體中； 讀通道用于將視頻數(shù)據(jù)通過系統(tǒng)總線從所述外部存儲體中讀取出來；所述寫通道進一步包括緩存控制模塊(Si)，先入先出存儲器1(S》和總線寫控制模塊(S3)；所述讀通道進一步包括總線讀控制模塊(S4)和先入先出存儲器2 (S5)； 其中，所述總線寫控制模塊(S； )進一步包括三個并行寫模塊寫地址控制模塊，寫數(shù)據(jù)控制模塊和寫突發(fā)計數(shù)器更新模塊；所述總線讀控制模塊(S4)進一步包括三個并行讀模塊讀地址控制模塊，讀數(shù)據(jù)控制模塊和讀突發(fā)計數(shù)器更新模塊。
2.根據(jù)權利要求1所述的方法，其特征在于，所述緩存控制模塊(Si)用于將視頻數(shù)據(jù)寫入到先入先出存儲器1(S》中；所述緩存控制模塊(Si)首先以視頻信號時鐘周期在數(shù)據(jù)有效信號為高時進行采樣得到視頻數(shù)據(jù)，并將得到的視頻數(shù)據(jù)存入先入先出存儲器1 (S2) 中。
3.根據(jù)權利要求1所述的方法，其特征在于，所述先入先出存儲器1(S》用于緩存視頻數(shù)據(jù)，其與緩存控制模塊(Si)連接部分采用了 32位寬和視頻信號時鐘，與總線寫控制模塊 (S3)連接的部分采用了 64位數(shù)據(jù)位寬和系統(tǒng)總線時鐘，以實現(xiàn)數(shù)據(jù)的對齊。
4.根據(jù)權利要求1所述的方法，其特征在于，所述總線寫控制模塊(S3)用于讀出先入先出存儲器1(S》的視頻數(shù)據(jù)，然后通過系統(tǒng)總線將視頻數(shù)據(jù)存儲到外部存儲體中。
5.根據(jù)權利要求1所述的方法，其特征在于，對于所述寫地址控制模塊如果幀同步信號為高，將寫地址設置為外部存儲體的某個固定地址；如果幀同步信號為低，則如果寫突發(fā)開始信號為0、先入先出存儲器1 (S2)已存在N個數(shù)據(jù)，其中，N > = M，且寫突發(fā)計數(shù)器為0，則將寫地址更新為后移M*8字節(jié)的地址位置；然后設置所述總線寫控制模塊發(fā)起總線寫請求時的寫地址有效信號為有效，即AW_ VALID信號為高，如該地址的外部存儲體響應了該寫請求，則外部存儲體設置寫地址準備就緒信號AW_READY為高；最后，設置寫突發(fā)開始信號為高，即為寫數(shù)據(jù)控制模塊的使能控制信號。
6.根據(jù)權利要求1所述的方法，其特征在于，對于所述寫數(shù)據(jù)控制模塊如果寫突發(fā)開始信號為高，表明數(shù)據(jù)要寫入位置的外部存儲體已經(jīng)允許，則進行后面的動作，否則所述寫數(shù)據(jù)控制模塊不作任何動作；然后判斷先入先出存儲器1(S2)是否為空，如果不空，表明先入先出存儲器1(S2)中存有數(shù)據(jù)，則取出一個數(shù)據(jù)放到系統(tǒng)總線的數(shù)據(jù)信號線上，然后設置寫數(shù)據(jù)有效信號W_VALID 為高，如果外部存儲體可以寫入該數(shù)據(jù)，這時系統(tǒng)總線會返回寫數(shù)據(jù)準備就緒信號W_READY 信號為高，當看到W_READY為高時，重復上述過程；當寫突發(fā)計數(shù)器為M-I時，執(zhí)行上述過程的同時，設置最后一個數(shù)據(jù)信號線為高。
7.根據(jù)權利要求1所述的方法，其特征在于，對于所述寫突發(fā)計數(shù)器更新模塊 如果寫數(shù)據(jù)有效信號W_VALID和寫數(shù)據(jù)準備就緒信號W_READY同時有效，這時如果寫突發(fā)計數(shù)器不等于M-I時，則寫突發(fā)計數(shù)器累加1 ；如果等于M-1，則將寫突發(fā)計數(shù)器置為 0，同時將寫突發(fā)開始信號設置為0，表明一次寫突發(fā)結(jié)束。
8.根據(jù)權利要求1所述的方法，其特征在于，對于所述讀地址控制模塊如果幀同步信號為高，將讀地址設置為外部存儲體某個固定地址；如果幀同步信號為低，則如果先入先出存儲器2 (SO不滿且讀突發(fā)計數(shù)器為0，則將讀地址更新為讀地址后移 M*8字節(jié)的地址位置；然后設置所述總線讀控制模塊發(fā)起總線讀請求時的地址有效信號為有效，即AR_VALID 信號為高，如該地址的外部存儲體響應了該讀請求，則外部存儲體設置讀地址準備就緒信號AR_READY為高；最后，設置讀突發(fā)開始信號為高，所述讀突發(fā)開始信號為讀數(shù)據(jù)控制模塊的使能控制信號。
9.根據(jù)權利要求1所述的方法，其特征在于，對于所述讀數(shù)據(jù)控制模塊如果讀突發(fā)開始信號為高，表明數(shù)據(jù)要讀取位置的外部存儲體已經(jīng)允許，則進行后面的動作，否則所述讀數(shù)據(jù)控制模塊不作任何動作；然后判斷先入先出存儲器2 (S5)是否已滿，如果不滿，表明可以將系統(tǒng)總線的數(shù)據(jù)信號線上的數(shù)據(jù)存下來，則設置讀數(shù)據(jù)準備就緒信號R_READY為高，如果從外部存儲體中可以讀出數(shù)據(jù)，這時系統(tǒng)總線會返回讀數(shù)據(jù)有效信號R_VALID信號為高，因此當R_VALID為高時，重復上述過程，當讀到該次突發(fā)的最后一個數(shù)據(jù)時最后一個數(shù)據(jù)信號線被外部存儲體設置為高，數(shù)據(jù)讀取的結(jié)束由所述讀突發(fā)計數(shù)器更新模塊來完成。
10.根據(jù)權利要求1所述的方法，其特征在于，對于所述讀突發(fā)計數(shù)器更新模塊 如果讀數(shù)據(jù)有效信號R_VALID和讀數(shù)據(jù)準備就緒信號R_READY同時有效，這時如果讀突發(fā)計數(shù)器不等于M-1，則讀突發(fā)計數(shù)器累加1 ；如果讀突發(fā)計數(shù)器等于M-1，則將讀突發(fā)計數(shù)器置為0，表明一次讀突發(fā)結(jié)束，同時將讀突發(fā)開始信號設置為0，關閉所述讀數(shù)據(jù)控制模塊。
全文摘要
本發(fā)明公開了一種對視頻數(shù)據(jù)的存取進行控制的裝置，該裝置包括寫通道和讀通道，寫通道包括緩存控制模塊，先入先出存儲器1和總線寫控制模塊；讀通道包括總線讀控制模塊和先入先出存儲器2。其中，緩存控制模塊將視頻數(shù)據(jù)暫存在先入先出存儲器1中，然后由總線寫控制模塊通過三個并行寫模塊將視頻數(shù)據(jù)通過系統(tǒng)總線存入外部存儲體中；總線讀控制模塊通過三個并行讀模塊將外部存儲體中的視頻數(shù)據(jù)讀出，暫存到先入先出存儲器2中。本發(fā)明通過采用跨時鐘域、兩端數(shù)據(jù)寬度不同的先入先出存儲器來進行數(shù)據(jù)緩沖，并利用三個并行寫控制和三個并行讀控制來實時存取視頻數(shù)據(jù)，從而能夠有效地利用總線帶寬，避免總線的競爭。
文檔編號H04N7/24GK102497544SQ20111041989
公開日2012年6月13日 申請日期2011年12月15日 優(yōu)先權日2011年12月15日
發(fā)明者倪素萍, 張森, 杜學亮, 林嘯, 蒿杰, 郭若杉 申請人:中國科學院自動化研究所