專利名稱：時(shí)鐘頻率可調(diào)的ccd探測(cè)器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及CCD探測(cè)器系統(tǒng)，尤其是一種驅(qū)動(dòng)時(shí)鐘頻率可調(diào)的CCD探測(cè)器系統(tǒng)。
背景技術(shù)：
電荷耦合元件(Charge-coupled Device，簡(jiǎn)稱CCD)，可以稱為CCD圖像傳感器。 CCD是一種半導(dǎo)體器件，能夠把光學(xué)影像轉(zhuǎn)化為數(shù)字信號(hào)。CCD探測(cè)器的特點(diǎn)決定了其工作頻率不能過(guò)高，過(guò)高的頻率會(huì)帶來(lái)極大的讀出噪聲。現(xiàn)有技術(shù)中，CCD探測(cè)器讀出頻率一般為lMhz，雖然噪聲水平較理想，但是讀取速度過(guò)于緩慢。在900萬(wàn)像素水平，讀出一幅圖像，需要約9秒時(shí)間，在1600萬(wàn)像素水平，需要16秒時(shí)間，這對(duì)于用戶來(lái)講，幾乎是不能接受的綜上所述，CCD探測(cè)器的讀取速度受到了讀取頻率的影響，如何解決讀取速度，并且能夠不產(chǎn)生較大的噪聲成為急需解決的技術(shù)問(wèn)題。

實(shí)用新型內(nèi)容本實(shí)用新型的目的為提供一種時(shí)鐘頻率可調(diào)的CCD探測(cè)器。實(shí)現(xiàn)上述實(shí)用新型的技術(shù)方案如下時(shí)鐘頻率可調(diào)的CXD探測(cè)器，包括FPGA控制單元、A/D轉(zhuǎn)換模塊、CXD傳感器、驅(qū)動(dòng)電路、緩存器和輸出接口電路；其中，F(xiàn)PGA控制單元、A/D轉(zhuǎn)換模塊、CCD傳感器、驅(qū)動(dòng)電路依次循環(huán)連接，所述的FPGA控制單元、緩存器和輸出接口電路依次連接。本實(shí)用新型的時(shí)鐘頻率可調(diào)的C⑶探測(cè)器，由FPGA控制單元控制驅(qū)動(dòng)電路的驅(qū)動(dòng)頻率，從而實(shí)現(xiàn)CCD探測(cè)器的讀取頻率可調(diào)。CCD傳感器用于采集的光信號(hào)，并生成模擬信號(hào)，通過(guò)A/D轉(zhuǎn)換模塊，將光模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，轉(zhuǎn)換后的數(shù)字信號(hào)輸入FPGA控制單元，由FPGA控制單元對(duì)接收到的數(shù)字信號(hào)進(jìn)行分析、運(yùn)算，生成圖像幀信號(hào)，交由緩存器存儲(chǔ)，再由緩存器將整理好的幀圖像輸出，通過(guò)輸出接口電路顯示在探測(cè)器的顯示屏上。本實(shí)用新型可以通過(guò)控制FPGA來(lái)調(diào)整驅(qū)動(dòng)頻率，即CXD探測(cè)器的時(shí)鐘頻率，從而調(diào)整CXD探測(cè)器的讀取速度。本實(shí)用新型的其它特征和優(yōu)點(diǎn)將在隨后的說(shuō)明書(shū)中闡述，并且，部分地從說(shuō)明書(shū)中變得顯而易見(jiàn)，或者通過(guò)實(shí)施本實(shí)用新型而了解。本實(shí)用新型的目的和其他優(yōu)點(diǎn)可通過(guò)在所寫(xiě)的說(shuō)明書(shū)、權(quán)利要求書(shū)、以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。下面通過(guò)附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。

圖1為時(shí)鐘頻率可調(diào)的CXD探測(cè)器的原理示意圖。
具體實(shí)施方式
[0012]現(xiàn)以下列實(shí)施例并結(jié)合附圖對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)一步說(shuō)明。 如圖1所示，本實(shí)施例的時(shí)鐘頻率可調(diào)的CXD探測(cè)器，包括FPGA控制單元、A/D轉(zhuǎn)換模塊、CCD傳感器、驅(qū)動(dòng)電路、緩存器和輸出接口電路；其中，F(xiàn)PGA控制單元、A/D轉(zhuǎn)換模塊、CCD傳感器、驅(qū)動(dòng)電路依次循環(huán)連接，所述的FPGA控制單元、緩存器和輸出接口電路依次連接。其中FPGA控制單元采用LATTICE公司生產(chǎn)的XP6系列芯片，型號(hào)為L(zhǎng)FXP6FP256C， 采用的FPGA編譯器為L(zhǎng)ATTICE公司的ISPLEVER 7. 1。本實(shí)施例的時(shí)鐘頻率可調(diào)的CCD探測(cè)器，由FPGA控制單元控制驅(qū)動(dòng)電路的驅(qū)動(dòng)頻率，從而實(shí)現(xiàn)CCD探測(cè)器的讀取頻率可調(diào)。CCD傳感器用于采集的光信號(hào)，并生成模擬信號(hào)， 通過(guò)A/D轉(zhuǎn)換模塊，將光模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，轉(zhuǎn)換后的數(shù)字信號(hào)輸入FPGA控制單元， 由FPGA控制單元對(duì)接收到的數(shù)字信號(hào)進(jìn)行分析、運(yùn)算，生成圖像幀信號(hào)，交由緩存器存儲(chǔ)， 再由緩存器將整理好的幀圖像輸出，通過(guò)輸出接口電路顯示在探測(cè)器的顯示屏上。經(jīng)過(guò)多次實(shí)驗(yàn)，通過(guò)測(cè)試驅(qū)動(dòng)頻率從IMhz — IOMhz工作范圍的CXD探測(cè)器圖像情況，可明顯看出，IMHZ時(shí)鐘頻率的圖像噪聲最低；4MHZ時(shí)鐘頻率的暗場(chǎng)噪聲略高于1MHZ， 但可以接受；10MHZ時(shí)鐘頻率的暗場(chǎng)噪聲明顯高于前二者，不可接受。最終確定驅(qū)動(dòng)頻率為 4Mhz的情況下，讀取速度較快，并且噪聲水平無(wú)明顯增加。最后應(yīng)說(shuō)明的是以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施例而已，并不用于限制本實(shí)用新型，盡管參照前述實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)的說(shuō)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換。凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
以下結(jié)合附圖對(duì)本實(shí)用新型的優(yōu)選實(shí)施例進(jìn)行說(shuō)明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說(shuō)明和解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
權(quán)利要求1.時(shí)鐘頻率可調(diào)的CXD探測(cè)器，其特征在于，包括FPGA控制單元、A/D轉(zhuǎn)換模塊、CXD傳感器、驅(qū)動(dòng)電路、緩存器和輸出接口電路；其中，F(xiàn)PGA控制單元、A/D轉(zhuǎn)換模塊、CCD傳感器、 驅(qū)動(dòng)電路依次循環(huán)連接，所述的FPGA控制單元、緩存器和輸出接口電路依次連接。
專利摘要本實(shí)用新型涉及時(shí)鐘頻率可調(diào)的CCD探測(cè)器，與現(xiàn)有技術(shù)相比，解決了現(xiàn)有技術(shù)中CCD探測(cè)器固定時(shí)鐘頻率的問(wèn)題。包括FPGA控制單元、A/D轉(zhuǎn)換模塊、CCD傳感器、驅(qū)動(dòng)電路、緩存器和輸出接口電路；其中，F(xiàn)PGA控制單元、A/D轉(zhuǎn)換模塊、CCD傳感器、驅(qū)動(dòng)電路依次循環(huán)連接；FPGA控制單元、緩存器和輸出接口電路依次連接。本實(shí)用新型的時(shí)鐘頻率可調(diào)的CCD探測(cè)器，經(jīng)過(guò)實(shí)驗(yàn)，最終確定時(shí)鐘頻率為4Mkz的時(shí)候，CCD探測(cè)器讀取噪聲不會(huì)有明顯的增加，而且還能加快讀取時(shí)間。
文檔編號(hào)H04N5/341GK202127458SQ20112021458
公開(kāi)日2012年1月25日 申請(qǐng)日期2011年6月22日 優(yōu)先權(quán)日2011年6月22日
發(fā)明者付彬, 劉軍 申請(qǐng)人:北京中科美倫科技有限公司