專利名稱：一種基于stm32串口轉(zhuǎn)以太網(wǎng)控制裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于控制技術(shù)領(lǐng)域，涉及一種基于STM32串口轉(zhuǎn)以太網(wǎng)控制裝置，主要用于將物聯(lián)網(wǎng)終端中的傳感器、PLC，控制器、檢測(cè)器、讀卡器等RS-232/485/422串口設(shè)備連接互聯(lián)網(wǎng)。
背景技術(shù)：
隨著物聯(lián)網(wǎng)時(shí)代的到來，我國(guó)國(guó)家和政府已經(jīng)充分認(rèn)識(shí)到了物聯(lián)網(wǎng)技術(shù)革命的重要性。中國(guó)近年來互聯(lián)網(wǎng)產(chǎn)業(yè)發(fā)展迅速，在未來的物聯(lián)網(wǎng)產(chǎn)業(yè)發(fā)展中已經(jīng)具備了必要的基礎(chǔ)。但是我國(guó)的物聯(lián)網(wǎng)發(fā)展現(xiàn)狀還處在一個(gè)啟蒙狀態(tài)，缺乏核心技術(shù)和自主知識(shí)產(chǎn)權(quán)是制約我國(guó)物聯(lián)網(wǎng)發(fā)展的關(guān)鍵因素之一?，F(xiàn)有技術(shù)中串口轉(zhuǎn)以太網(wǎng)裝置研究方向主要集中在小型化、低功耗、低成本上。
發(fā)明內(nèi)容本實(shí)用新型的目的就是提供一種基于STM32串口轉(zhuǎn)以太網(wǎng)控制裝置。本實(shí)用新型包括電源電路、微控制單元電路、JTAG調(diào)試接口電路、串口通信接口電路、以太網(wǎng)物理接口收發(fā)器控制電路。所述電源電路包括電源穩(wěn)壓芯片、雙引腳電源接插件、整流二極管、發(fā)光二極管、 電感、一個(gè)貼片電阻、兩個(gè)鉭電容、四個(gè)瓷片電容。電源穩(wěn)壓芯片的3腳與第一瓷片電容的一端、第一鉭電容的正極、整流二極管的陰極連接，整流二極管的陽(yáng)極接雙引腳電源接插件的一個(gè)腳，雙引腳電源接插件的另一個(gè)腳、第一瓷片電容的另一端、第一鉭電容的負(fù)極接地；電源穩(wěn)壓芯片的2腳與第二瓷片電容的一端、第二鉭電容的正極、第一貼片電阻的一端、電感的一端連接，作為電源輸出端；第一貼片電阻的另一端與發(fā)光二極管的陽(yáng)極連接， 第三瓷片電容和第四瓷片電容并聯(lián)后的一端與電感的另一端連接，作為參考電壓輸出端； 第三瓷片電容和第四瓷片電容并聯(lián)后的另一端、發(fā)光二極管的陰極、第二鉭電容的負(fù)極、第二瓷片電容的另一端、電源穩(wěn)壓芯片的1腳均接地。所述的微控制單元電路包括STM32互聯(lián)性處理器、擴(kuò)展引腳、晶振、兩個(gè)按鈕、三個(gè)貼片電阻、十一個(gè)瓷片電容。STM32互聯(lián)性處理器的39 46腳分別與擴(kuò)展引腳的八個(gè)引腳連接；STM32互聯(lián)性處理器的37腳與第二貼片電阻的一端連接，第二貼片電阻的另一端接地；STM32互聯(lián)性處理器的6腳與第三貼片電阻的一端連接，第三貼片電阻的另一端與第五瓷片電容的一端、第一按鈕的一端連接，STM32互聯(lián)性處理器的94腳、第五瓷片電容的另一端、第一按鈕的另一端接地；第一晶振的一端與STM32互聯(lián)性處理器的12腳、第六瓷片電容的一端連接，第一晶振的另一端與STM32互聯(lián)性處理器的13腳、第七瓷片電容的一端連接，第六瓷片電容的另一端和第七瓷片電容的另一端接地；STM32互聯(lián)性處理器的14腳與第二按鈕的一端、第八瓷片電容的一端、第四貼片電阻的一端連接，作為復(fù)位引腳，第八瓷片電容的另一端和第二按鈕另一端接地；STM32互聯(lián)性處理器的21腳與第九瓷片電容的一端與電源電路中的參考電壓輸出端連接，第九瓷片電容的另一端接地；STM32互聯(lián)性處理器的19腳和20腳連接后接地；STM32互聯(lián)性處理器的22腳與第十瓷片電容的一端連接， 第十瓷片電容的另一端接地；STM32互聯(lián)性處理器的10腳、27腳、49腳、74腳和99腳接地； STM32互聯(lián)性處理器的11腳、觀腳、50腳、75腳和100腳相連接，并與第i^一瓷片電容、第十二瓷片電容、第十三瓷片電容、第十四瓷片電容、第十五瓷片電容并聯(lián)后的一端連接，并聯(lián)后的另一端接地；STM32互聯(lián)性處理器的6腳、11腳、22腳、28腳、50腳、75腳和100腳、 第四貼片電阻的另一端與電源電路中的電源輸出端連接。所述的JTAG調(diào)試接口電路包括十引腳接插頭和六個(gè)貼片電阻。十引腳接插頭的 3腳與第七貼片電阻的一端連接、5腳與第六貼片電阻的一端連接、7腳與第五貼片電阻的一端連接、9腳與第八貼片電阻的一端連接、4腳與第九貼片電阻的一端連接、6腳與第十貼片電阻的一端連接，十引腳接插頭的10腳接地；十引腳接插頭的1腳和2腳、第五貼片電阻的另一端、第六貼片電阻的另一端、第七貼片電阻的另一端、第九貼片電阻的另一端、第十貼片電阻的另一端連接后接電源電路中的電源輸出端，第八貼片電阻的另一端接地；十引腳接插頭的3腳接STM32互聯(lián)性處理器的14腳、5腳接STM32互聯(lián)性處理器的72腳、7腳接STM32互聯(lián)性處理器的77腳、9腳接STM32互聯(lián)性處理器的76腳、4腳接STM32互聯(lián)性處理器的90腳、6腳接STM32互聯(lián)性處理器的89腳。所述的串口通信接口電路包括RS-232收發(fā)器芯片、RS-232串口通信接口和四個(gè)瓷片電容。RS-232收發(fā)器芯片的7腳與RS-232串口通信接口的輸入端連接、8腳與RS-232 串口通信接口的輸出端連接、9腳與STM32互聯(lián)性處理器的68腳連接、10腳與STM32互聯(lián)性處理器的69腳連接，4腳和5腳分別與第十八瓷片電容的兩端連接，1腳和3腳分別與第十九瓷片電容的兩端連接，6腳與第十六瓷片電容的一端連接，2腳與第十七瓷片電容的一端連接；RS-232收發(fā)器芯片的15腳和第十六瓷片電容的另一端接地，RS-232收發(fā)器芯片的 16腳和第十七瓷片電容的另一端與電源電路中的電源輸出端連接。所述的以太網(wǎng)物理接口收發(fā)器控制電路包括以太網(wǎng)物理接口收發(fā)器控制器芯片、 RJ45接口、有源晶振、鉭電容、十六個(gè)貼片電阻和九個(gè)瓷片電容。以太網(wǎng)物理接口收發(fā)器控制器芯片的39腳與第十一貼片電阻的一端連接、40腳與第十二貼片電阻的一端連接， 第十一貼片電阻的另一端和第十二貼片電阻的另一端接地，以太網(wǎng)物理接口收發(fā)器控制器芯片的7腳與第十三貼片電阻的一端連接、34腳與第十四貼片電阻的一端連接、M腳與第十五貼片電阻的一端連接，以太網(wǎng)物理接口收發(fā)器控制器芯片的37腳、18腳、23腳與第三鉭電容的正極連接，第二十瓷片電容、第二十一瓷片電容、第二十二瓷片電容并聯(lián)后的一端與第三鉭電容的正極連接，并聯(lián)后的另一端接地，第二十三瓷片電容的一端與有源晶振的3 腳連接，有源晶振的2腳、第二十三瓷片電容的另一端、第三鉭電容的負(fù)極接地；以太網(wǎng)物理接口收發(fā)器控制器芯片的21腳與第二十二貼片電阻的一端連接、20腳與第二十三貼片電阻的一端連接、觀腳與第二十四貼片電阻的一端以及RJ45接口的10腳連接、27腳與第二十五貼片電阻的一端連接、沈腳與第二十六貼片電阻的一端以及RJ45接口的11腳連接； 第二十四瓷片電容、第二十五瓷片電容、第二十六瓷片電容并聯(lián)后的一端與以太網(wǎng)物理接口收發(fā)器控制器芯片的32腳連接，并聯(lián)后的另一端接地，以太網(wǎng)物理接口收發(fā)器控制器芯片的15腳、19腳、35腳、36腳、47腳接地；以太網(wǎng)物理接口收發(fā)器控制器芯片的17腳與第十六貼片電阻的一端以及RJ45接口的1腳連接、16腳與第十七貼片電阻的一端以及RJ45 接口的2腳連接、14腳與第十八貼片電阻的一端以及RJ45接口的3腳連接、13腳與第十九貼片電阻的一端以及RJ45接口的6腳連接，RJ45接口的4腳和5腳、第二十七瓷片電容的一端、第二十八瓷片電容的一端、第十六貼片電阻的另一端、第十七貼片電阻的另一端、第十八貼片電阻的另一端、第十九貼片電阻的另一端、第二十貼片電阻的另一端、第二十一貼片電阻的另一端與電源電路中的電源輸出端連接，第二十七瓷片電容的另一端和第二十八瓷片電容的另一端接地；第十三貼片電阻的另一端、第十五貼片電阻的另一端、第二十二貼片電阻的另一端、第二十三貼片電阻的另一端、第二十四貼片電阻的另一端、第二十五貼片電阻的另一端、第二十六貼片電阻的另一端、第二十三瓷片電容的另一端與電源電路中的電源輸出端連接；以太網(wǎng)物理接口收發(fā)器控制器芯片的22腳、32腳、48腳與電源電路中的電源輸出端連接，2腳與STM32互聯(lián)性處理器的48腳連接，3腳與STM32互聯(lián)性處理器的51 腳連接，4腳與STM32互聯(lián)性處理器的52腳連接，43腳與STM32互聯(lián)性處理器的56腳連接，44腳與STM32互聯(lián)性處理器的57腳連接，41腳與STM32互聯(lián)性處理器的47腳連接，40 腳與STM32互聯(lián)性處理器的55腳連接，31腳與STM32互聯(lián)性處理器的16腳連接，30腳與 STM32互聯(lián)性處理器的沈腳連接，29腳與STM32互聯(lián)性處理器的14腳連接。本實(shí)用新型中的電源穩(wěn)壓芯片、STM32互聯(lián)性處理器、RS-232收發(fā)器芯片、以太網(wǎng)物理接口收發(fā)器控制器芯片、RS-232串口通信接口、RJ45接口均采用成熟產(chǎn)品。本實(shí)用新型能夠通過串口發(fā)送大量數(shù)據(jù)到以太網(wǎng)，支持串口波特率可調(diào)，保證數(shù)據(jù)的完整性和可靠性。能過通過PC自帶的IE瀏覽器打開嵌入到STM32處理器中的網(wǎng)頁(yè)， 把處理器當(dāng)成一個(gè)Webserver，通過網(wǎng)頁(yè)修改系統(tǒng)的IP地址和串口波特率，并且支持掉電、 復(fù)位保存設(shè)置和按鈕恢復(fù)出廠設(shè)置功能。同時(shí)可以通過以太網(wǎng)發(fā)送數(shù)據(jù)到串口，并且保證了數(shù)據(jù)的可靠性和穩(wěn)定性。該系統(tǒng)基本上實(shí)現(xiàn)了網(wǎng)絡(luò)與串口數(shù)據(jù)的透明傳輸。所以可以實(shí)現(xiàn)串口數(shù)據(jù)通過以太網(wǎng)遠(yuǎn)程傳送的功能。本實(shí)用新型采取Soc芯片解決方案，并且在Soc解決方案所具有的體積小、成本低和功耗低的優(yōu)點(diǎn)的基礎(chǔ)上，提供了更加人性化的用戶操作界面和更大的用戶可定制空間， 將主要的操作和配置功能集中通過網(wǎng)頁(yè)進(jìn)行，真正將Soc作為一個(gè)小型服務(wù)器，并且在可以預(yù)見的未來，任何可以瀏覽網(wǎng)頁(yè)的系統(tǒng)都可以遠(yuǎn)程登錄該系統(tǒng)進(jìn)行實(shí)時(shí)操作和監(jiān)控。

圖1為本實(shí)用新型的結(jié)構(gòu)原理圖；圖2為圖1中電源電路的電路圖；圖3為圖1中微控制單元電路的電路圖；圖4為圖1中JTAG調(diào)試接口電路的電路圖；圖5為圖1中串口通信接口電路的電路圖；圖6為圖1中以太網(wǎng)物理接口收發(fā)器控制電路的電路圖；圖7為本實(shí)用新型的軟件流程圖。
具體實(shí)施方式
如圖1和3所示，基于STM32串口轉(zhuǎn)以太網(wǎng)控制裝置包括電源電路1、微控制單元電路2、JTAG調(diào)試接口電路3、串口通信接口電路4、以太網(wǎng)物理接口收發(fā)器控制電路5。如圖2所示，電源電路1包括電源穩(wěn)壓芯片IC1、雙引腳電源接插件J、整流二極管D1、發(fā)光二極管D2、電感L、一個(gè)貼片電阻、兩個(gè)鉭電容、四個(gè)瓷片電容。電源穩(wěn)壓芯片ICl 的3腳與第一瓷片電容Cl的一端、第一鉭電容C i的正極、整流二極管Dl的陰極連接，整流二極管Dl的陽(yáng)極接雙引腳電源接插件J的一個(gè)腳，雙引腳電源接插件J的另一個(gè)腳、第一瓷片電容Cl的另一端、第一鉭電容C i的負(fù)極接地；電源穩(wěn)壓芯片ICl的2腳與第二瓷片電容C2的一端、第二鉭電容C 的正極、第一貼片電阻Rl的一端、電感L的一端連接，作為電源輸出端VCC;第一貼片電阻Rl的另一端與發(fā)光二極管D2的陽(yáng)極連接，第三瓷片電容 C3和第四瓷片電容C4并聯(lián)后的一端與電感L的另一端連接，作為參考電壓輸出端VREF+ ； 第三瓷片電容C3和第四瓷片電容C4并聯(lián)后的另一端、發(fā)光二極管D2的陰極、第二鉭電容 C 的負(fù)極、第二瓷片電容C2的另一端、電源穩(wěn)壓芯片ICl的1腳均接地。如圖3所示，微控制單元電路2包括STM32互聯(lián)性處理器IC2、擴(kuò)展引腳P、晶振 Y1、兩個(gè)按鈕、三個(gè)貼片電阻、十一個(gè)瓷片電容；STM32互聯(lián)性處理器IC2的39 46腳分別與擴(kuò)展引腳的八個(gè)引腳連接；STM32互聯(lián)性處理器IC2的37腳與第二貼片電阻R2的一端連接，第二貼片電阻R2的另一端接地；STM32互聯(lián)性處理器IC2的6腳與第三貼片電阻R3 的一端連接，第三貼片電阻R3的另一端與第五瓷片電容C5的一端、第一按鈕Bl的一端連接，STM32互聯(lián)性處理器IC2的94腳、第五瓷片電容C5的另一端、第一按鈕Bl的另一端接地；第一晶振Yl的一端與STM32互聯(lián)性處理器IC2的12腳、第六瓷片電容C6的一端連接， 第一晶振Yl的另一端與STM32互聯(lián)性處理器IC2的13腳、第七瓷片電容C7的一端連接， 第六瓷片電容C6的另一端和第七瓷片電容C7的另一端接地；STM32互聯(lián)性處理器IC2的 14腳與第二按鈕B2的一端、第八瓷片電容C8的一端、第四貼片電阻R4的一端連接，作為復(fù)位引腳RESET，第八瓷片電容C8的另一端和第二按鈕B2另一端接地；STM32互聯(lián)性處理器 IC2的21腳與第九瓷片電容C9的一端與電源電路1中的參考電壓輸出端VREF+連接，第九瓷片電容C9的另一端接地；STM32互聯(lián)性處理器IC2的19腳和20腳連接后接地；STM32 互聯(lián)性處理器IC2的22腳與第十瓷片電容ClO的一端連接，第十瓷片電容ClO的另一端接地；STM32互聯(lián)性處理器IC2的10腳、27腳、49腳、74腳和99腳接地；STM32互聯(lián)性處理器 IC2的11腳、觀腳、50腳、75腳和100腳相連接，并與第十一瓷片電容C11、第十二瓷片電容 C12、第十三瓷片電容C13、第十四瓷片電容C14、第十五瓷片電容C15并聯(lián)后的一端連接，并聯(lián)后的另一端接地；STM32互聯(lián)性處理器IC2的6腳、11腳、22腳、28腳、50腳、75腳和100 腳、第四貼片電阻R4的另一端與電源電路1中的電源輸出端VCC連接。如圖4所示，JTAG調(diào)試接口電路3包括十引腳接插頭JTAG和六個(gè)貼片電阻；十引腳接插頭JTAG的3腳與第七貼片電阻R7的一端連接、5腳與第六貼片電阻R6的一端連接、 7腳與第五貼片電阻R5的一端連接、9腳與第八貼片電阻R8的一端連接、4腳與第九貼片電阻R9的一端連接、6腳與第十貼片電阻RlO的一端連接，十引腳接插頭JTAG的10腳接地； 十引腳接插頭JTAG的1腳和2腳、第五貼片電阻R5的另一端、第六貼片電阻R6的另一端、 第七貼片電阻R7的另一端、第九貼片電阻R9的另一端、第十貼片電阻RlO的另一端連接后接電源電路1中的電源輸出端VCC，第八貼片電阻R8的另一端接地；十引腳接插頭JTAG的 3腳接STM32互聯(lián)性處理器IC2的14腳、5腳接STM32互聯(lián)性處理器IC2的72腳、7腳接 STM32互聯(lián)性處理器IC2的77腳、9腳接STM32互聯(lián)性處理器IC2的76腳、4腳接STM32互聯(lián)性處理器IC2的90腳、6腳接STM32互聯(lián)性處理器IC2的89腳。如圖5所示，串口通信接口電路4包括RS-232收發(fā)器芯片IC3、RS-232串口通信接口 RS232和四個(gè)瓷片電容；RS-232收發(fā)器芯片IC3的7腳與RS-232串口通信接口 RS232 的輸入端連接、8腳與RS-232串口通信接口 RS232的輸出端連接、9腳與STM32互聯(lián)性處理器IC2的68腳連接、10腳與STM32互聯(lián)性處理器IC2的69腳連接，4腳和5腳分別與第十八瓷片電容C18的兩端連接，1腳和3腳分別與第十九瓷片電容C19的兩端連接，6腳與第十六瓷片電容C16的一端連接，2腳與第十七瓷片電容C17的一端連接；RS-232收發(fā)器芯片IC3的15腳和第十六瓷片電容C16的另一端接地，RS-232收發(fā)器芯片IC3的16腳和第十七瓷片電容C17的另一端與電源電路1中的電源輸出端VCC連接。 如圖6所示，以太網(wǎng)物理接口收發(fā)器控制電路5包括以太網(wǎng)物理接口收發(fā)器控制器芯片IC4、RJ45接口 RJ45、有源晶振Y2、鉭電容、十六個(gè)貼片電阻和九個(gè)瓷片電容；以太網(wǎng)物理接口收發(fā)器控制器芯片IC4的39腳與第十一貼片電阻Rl 1的一端連接、40腳與第十二貼片電阻R12的一端連接，第十一貼片電阻Rll的另一端和第十二貼片電阻R12的另一端接地，以太網(wǎng)物理接口收發(fā)器控制器芯片IC4的7腳與第十三貼片電阻R13的一端連接、34 腳與第十四貼片電阻R14的一端連接、M腳與第十五貼片電阻R15的一端連接，以太網(wǎng)物理接口收發(fā)器控制器芯片IC4的37腳、18腳、23腳與第三鉭電容C iii的正極連接，第二十瓷片電容C20、第二十一瓷片電容C21、第二十二瓷片電容C22并聯(lián)后的一端與第三鉭電容 C iii的正極連接，并聯(lián)后的另一端接地，第二十三瓷片電容C23的一端與有源晶振Y2的3腳連接，有源晶振Y2的2腳、第二十三瓷片電容C23的另一端、第三鉭電容C iii的負(fù)極接地； 以太網(wǎng)物理接口收發(fā)器控制器芯片IC4的21腳與第二十二貼片電阻R22的一端連接、20腳與第二十三貼片電阻R23的一端連接、觀腳與第二十四貼片電阻R24的一端以及RJ45接口 RJ45的10腳連接、27腳與第二十五貼片電阻R25的一端連接、沈腳與第二十六貼片電阻R26的一端以及RJ45接口 RJ45的11腳連接；第二十四瓷片電容C24、第二十五瓷片電容C25、第二十六瓷片電容C26并聯(lián)后的一端與以太網(wǎng)物理接口收發(fā)器控制器芯片IC4的 32腳連接，并聯(lián)后的另一端接地，以太網(wǎng)物理接口收發(fā)器控制器芯片IC4的15腳、19腳、35 腳、36腳、47腳接地；以太網(wǎng)物理接口收發(fā)器控制器芯片IC4的17腳與第十六貼片電阻R16 的一端以及RJ45接口 RJ45的1腳連接、16腳與第十七貼片電阻R17的一端以及RJ45接口 RJ45的2腳連接、14腳與第十八貼片電阻R18的一端以及RJ45接口 RJ45的3腳連接、13 腳與第十九貼片電阻R19的一端以及RJ45接口 RJ45的6腳連接，RJ45接口 RJ45的4腳和5腳、第二十七瓷片電容C27的一端、第二十八瓷片電容以8的一端、第十六貼片電阻R16 的另一端、第十七貼片電阻R17的另一端、第十八貼片電阻R18的另一端、第十九貼片電阻 R19的另一端、第二十貼片電阻R20的另一端、第二十一貼片電阻R21的另一端與電源電路 1中的電源輸出端VCC連接，第二十七瓷片電容C27的另一端和第二十八瓷片電容C28的另一端接地；第十三貼片電阻R13的另一端、第十五貼片電阻R15的另一端、第二十二貼片電阻R22的另一端、第二十三貼片電阻R23的另一端、第二十四貼片電阻R24的另一端、第二十五貼片電阻R25的另一端、第二十六貼片電阻R26的另一端、第二十三瓷片電容C23的另一端與電源電路1中的電源輸出端VCC連接；以太網(wǎng)物理接口收發(fā)器控制器芯片IC4的 22腳、32腳、48腳與電源電路1中的電源輸出端VCC連接，2腳與STM32互聯(lián)性處理器IC2 的48腳連接，3腳與STM32互聯(lián)性處理器IC2的51腳連接，4腳與STM32互聯(lián)性處理器IC2 的52腳連接，43腳與STM32互聯(lián)性處理器IC2的56腳連接，44腳與STM32互聯(lián)性處理器 IC2的57腳連接，41腳與STM32互聯(lián)性處理器IC2的47腳連接，40腳與STM32互聯(lián)性處理器IC2的55腳連接，31腳與STM32互聯(lián)性處理器IC2的16腳連接，30腳與STM32互聯(lián)性處理器IC2的沈腳連接，29腳與STM32互聯(lián)性處理器IC2的14腳連接。電源穩(wěn)壓芯片 ICl 采用 Advanced Monolithic Systems 公司的 AMSl 117-3. 3， STM32互聯(lián)性處理器IC2采用ST公司的STM32F107VCT6型號(hào)處理器，RS-232收發(fā)器芯片IC3采用Sipex公司的SP3232，以太網(wǎng)物理接口收發(fā)器控制器芯片IC4采用National Semiconductor公司的DP83848，RJ45接口 RJ45采用HR911105A型號(hào)的網(wǎng)絡(luò)變壓器。該裝置的軟件流程如圖7所示，程序開始運(yùn)行以后首先對(duì)系統(tǒng)進(jìn)行初始化配置， 該配置主要包括看門狗的復(fù)位、FLASH配置、串口的配置、RTC實(shí)時(shí)時(shí)鐘的配置、以太網(wǎng)模塊的配置和TCP/IP協(xié)議棧的初始化。配置完成以后進(jìn)入監(jiān)聽端口狀態(tài)，如果監(jiān)聽到的TCP端口號(hào)為8000，則為HTTP服務(wù)，此時(shí)系統(tǒng)通過以太網(wǎng)發(fā)送網(wǎng)頁(yè)數(shù)據(jù)到PC機(jī)終端。在PC機(jī)完成必要的修改后MCU處理器將設(shè)置保存在FLASH中，并且重新初始化被設(shè)置過的IP地址和串口波特率。打開網(wǎng)頁(yè)成功或者不成功都返回繼續(xù)監(jiān)聽端口號(hào)，但是打開網(wǎng)頁(yè)不成功會(huì)給出錯(cuò)誤信息。如果監(jiān)聽到的TCP端口號(hào)為設(shè)定的端口(非8000等特定的服務(wù)端口)，則提供串口轉(zhuǎn)以太網(wǎng)的數(shù)據(jù)轉(zhuǎn)發(fā)服務(wù)，將串口數(shù)據(jù)按照TCP協(xié)議打包發(fā)送到以太網(wǎng)，或者當(dāng)判定 MCU收到了以太網(wǎng)發(fā)送來的新的數(shù)據(jù)，則將其通過串口發(fā)送到串口設(shè)備。至此完成了串口轉(zhuǎn)以太網(wǎng)的透明傳輸。軟件在調(diào)試過程中使用了 JTAG接口。RS-232串行數(shù)據(jù)源用了“串口調(diào)試助手”通過PC機(jī)發(fā)送串口數(shù)據(jù)給系統(tǒng)。RJ45接口通過平行網(wǎng)線連結(jié)到路由器上，TCP數(shù)據(jù)的分析使用了“TCP調(diào)試助手”。通過在同一個(gè)局域網(wǎng)中的其他PC主機(jī)登錄該系統(tǒng)集成的Webserver 可以對(duì)該系統(tǒng)的IP地址和串口波特率進(jìn)行必要的修改。然后通過不同的主機(jī)從“串口調(diào)試助手”發(fā)送數(shù)據(jù)另外一臺(tái)主機(jī)“TCP調(diào)試助手”完全可以完整的收到數(shù)據(jù)，同時(shí)從不同主機(jī)的“TCP調(diào)試助手”發(fā)送任何數(shù)據(jù)都可以通過另外一臺(tái)主機(jī)的“串口調(diào)試助手”可以收到完整的數(shù)據(jù)。經(jīng)反復(fù)測(cè)試功能已經(jīng)完全實(shí)現(xiàn)并且系統(tǒng)工作穩(wěn)定。該裝置各組成電路的主要參數(shù)如下模擬輸入電源電路DCOV 5V, 50mA 200mA;STM32 處理器DC3. 3V ；遠(yuǎn)程通信接口電路RS_232/48總線，波特率為11. 52ksps以下可調(diào)；網(wǎng)絡(luò)模塊自適應(yīng)IOM/IOOMbps網(wǎng)速。
9
權(quán)利要求1. 一種基于STM32串口轉(zhuǎn)以太網(wǎng)控制裝置，包括電源電路、微控制單元電路、JTAG調(diào)試接口電路、串口通信接口電路、以太網(wǎng)物理接口收發(fā)器控制電路，其特征在于所述電源電路包括電源穩(wěn)壓芯片、雙引腳電源接插件、整流二極管、發(fā)光二極管、電感、 一個(gè)貼片電阻、兩個(gè)鉭電容、四個(gè)瓷片電容；電源穩(wěn)壓芯片的3腳與第一瓷片電容的一端、 第一鉭電容的正極、整流二極管的陰極連接，整流二極管的陽(yáng)極接雙引腳電源接插件的一個(gè)腳，雙引腳電源接插件的另一個(gè)腳、第一瓷片電容的另一端、第一鉭電容的負(fù)極接地；電源穩(wěn)壓芯片的2腳與第二瓷片電容的一端、第二鉭電容的正極、第一貼片電阻的一端、電感的一端連接，作為電源輸出端；第一貼片電阻的另一端與發(fā)光二極管的陽(yáng)極連接，第三瓷片電容和第四瓷片電容并聯(lián)后的一端與電感的另一端連接，作為參考電壓輸出端；第三瓷片電容和第四瓷片電容并聯(lián)后的另一端、發(fā)光二極管的陰極、第二鉭電容的負(fù)極、第二瓷片電容的另一端、電源穩(wěn)壓芯片的1腳接地；所述的微控制單元電路包括STM32互聯(lián)性處理器、擴(kuò)展引腳、晶振、兩個(gè)按鈕、三個(gè)貼片電阻、十一個(gè)瓷片電容；STM32互聯(lián)性處理器的39 46腳分別與擴(kuò)展引腳的八個(gè)引腳連接；STM32互聯(lián)性處理器的37腳與第二貼片電阻的一端連接，第二貼片電阻的另一端接地；STM32互聯(lián)性處理器的6腳與第三貼片電阻的一端連接，第三貼片電阻的另一端與第五瓷片電容的一端、第一按鈕的一端連接，STM32互聯(lián)性處理器的94腳、第五瓷片電容的另一端、第一按鈕的另一端接地；第一晶振的一端與STM32互聯(lián)性處理器的12腳、第六瓷片電容的一端連接，第一晶振的另一端與STM32互聯(lián)性處理器的13腳、第七瓷片電容的一端連接， 第六瓷片電容的另一端和第七瓷片電容的另一端接地；STM32互聯(lián)性處理器的14腳與第二按鈕的一端、第八瓷片電容的一端、第四貼片電阻的一端連接，作為復(fù)位引腳，第八瓷片電容的另一端和第二按鈕另一端接地；STM32互聯(lián)性處理器的21腳與第九瓷片電容的一端與電源電路中的參考電壓輸出端連接，第九瓷片電容的另一端接地；STM32互聯(lián)性處理器的 19腳和20腳連接后接地；STM32互聯(lián)性處理器的22腳與第十瓷片電容的一端連接，第十瓷片電容的另一端接地；STM32互聯(lián)性處理器的10腳、27腳、49腳、74腳和99腳接地；STM32 互聯(lián)性處理器的11腳、觀腳、50腳、75腳和100腳相連接，并與第十一瓷片電容、第十二瓷片電容、第十三瓷片電容、第十四瓷片電容、第十五瓷片電容并聯(lián)后的一端連接，并聯(lián)后的另一端接地；STM32互聯(lián)性處理器的6腳、11腳、22腳、28腳、50腳、75腳和100腳、第四貼片電阻的另一端與電源電路中的電源輸出端連接；所述的JTAG調(diào)試接口電路包括十引腳接插頭和六個(gè)貼片電阻；十引腳接插頭的3腳與第七貼片電阻的一端連接、5腳與第六貼片電阻的一端連接、7腳與第五貼片電阻的一端連接、9腳與第八貼片電阻的一端連接、4腳與第九貼片電阻的一端連接、6腳與第十貼片電阻的一端連接，十引腳接插頭的10腳接地；十引腳接插頭的1腳和2腳、第五貼片電阻的另一端、第六貼片電阻的另一端、第七貼片電阻的另一端、第九貼片電阻的另一端、第十貼片電阻的另一端連接后接電源電路中的電源輸出端，第八貼片電阻的另一端接地；十引腳接插頭的3腳接STM32互聯(lián)性處理器的14腳、5腳接STM32互聯(lián)性處理器的72腳、7腳接STM32 互聯(lián)性處理器的77腳、9腳接STM32互聯(lián)性處理器的76腳、4腳接STM32互聯(lián)性處理器的 90腳、6腳接STM32互聯(lián)性處理器的89腳；所述的串口通信接口電路包括RS-232收發(fā)器芯片、RS-232串口通信接口和四個(gè)瓷片電容；RS-232收發(fā)器芯片的7腳與RS-232串口通信接口的輸入端連接、8腳與RS-232串口通信接口的輸出端連接、9腳與STM32互聯(lián)性處理器的68腳連接、10腳與STM32互聯(lián)性處理器的69腳連接，4腳和5腳分別與第十八瓷片電容的兩端連接，1腳和3腳分別與第十九瓷片電容的兩端連接，6腳與第十六瓷片電容的一端連接，2腳與第十七瓷片電容的一端連接；RS-232收發(fā)器芯片的15腳和第十六瓷片電容的另一端接地，RS-232收發(fā)器芯片的16 腳和第十七瓷片電容的另一端與電源電路中的電源輸出端連接；所述的以太網(wǎng)物理接口收發(fā)器控制電路包括以太網(wǎng)物理接口收發(fā)器控制器芯片、RJ45 接口、有源晶振、鉭電容、十六個(gè)貼片電阻和九個(gè)瓷片電容；以太網(wǎng)物理接口收發(fā)器控制器芯片的39腳與第十一貼片電阻的一端連接、40腳與第十二貼片電阻的一端連接，第十一貼片電阻的另一端和第十二貼片電阻的另一端接地，以太網(wǎng)物理接口收發(fā)器控制器芯片的7 腳與第十三貼片電阻的一端連接、；34腳與第十四貼片電阻的一端連接、M腳與第十五貼片電阻的一端連接，以太網(wǎng)物理接口收發(fā)器控制器芯片的37腳、18腳、23腳與第三鉭電容的正極連接，第二十瓷片電容、第二十一瓷片電容、第二十二瓷片電容并聯(lián)后的一端與第三鉭電容的正極連接，并聯(lián)后的另一端接地，第二十三瓷片電容的一端與有源晶振的3腳連接， 有源晶振的2腳、第二十三瓷片電容的另一端、第三鉭電容的負(fù)極接地；以太網(wǎng)物理接口收發(fā)器控制器芯片的21腳與第二十二貼片電阻的一端連接、20腳與第二十三貼片電阻的一端連接、觀腳與第二十四貼片電阻的一端以及RJ45接口的10腳連接、27腳與第二十五貼片電阻的一端連接、26腳與第二十六貼片電阻的一端以及RJ45接口的11腳連接；第二十四瓷片電容、第二十五瓷片電容、第二十六瓷片電容并聯(lián)后的一端與以太網(wǎng)物理接口收發(fā)器控制器芯片的32腳連接，并聯(lián)后的另一端接地，以太網(wǎng)物理接口收發(fā)器控制器芯片的15腳、19腳、35腳、36腳、47腳接地；以太網(wǎng)物理接口收發(fā)器控制器芯片的17腳與第十六貼片電阻的一端以及RJ45接口的1腳連接、16腳與第十七貼片電阻的一端以及RJ45接口的2腳連接、14腳與第十八貼片電阻的一端以及RJ45接口的3腳連接、13腳與第十九貼片電阻的一端以及RJ45接口的6腳連接，RJ45接口的4腳和5腳、第二十七瓷片電容的一端、 第二十八瓷片電容的一端、第十六貼片電阻的另一端、第十七貼片電阻的另一端、第十八貼片電阻的另一端、第十九貼片電阻的另一端、第二十貼片電阻的另一端、第二十一貼片電阻的另一端與電源電路中的電源輸出端連接，第二十七瓷片電容的另一端和第二十八瓷片電容的另一端接地；第十三貼片電阻的另一端、第十五貼片電阻的另一端、第二十二貼片電阻的另一端、第二十三貼片電阻的另一端、第二十四貼片電阻的另一端、第二十五貼片電阻的另一端、第二十六貼片電阻的另一端、第二十三瓷片電容的另一端與電源電路中的電源輸出端連接；以太網(wǎng)物理接口收發(fā)器控制器芯片的22腳、32腳、48腳與電源電路中的電源輸出端連接，2腳與STM32互聯(lián)性處理器的48腳連接，3腳與STM32互聯(lián)性處理器的51腳連接，4腳與STM32互聯(lián)性處理器的52腳連接，43腳與STM32互聯(lián)性處理器的56腳連接，44 腳與STM32互聯(lián)性處理器的57腳連接，41腳與STM32互聯(lián)性處理器的47腳連接，40腳與 STM32互聯(lián)性處理器的55腳連接，31腳與STM32互聯(lián)性處理器的16腳連接，30腳與STM32 互聯(lián)性處理器的沈腳連接，29腳與STM32互聯(lián)性處理器的14腳連接。
專利摘要本實(shí)用新型涉及一種基于STM32串口轉(zhuǎn)以太網(wǎng)控制裝置。本實(shí)用新型包括電源電路、微控制單元電路、JTAG調(diào)試接口電路、串口通信接口電路、以太網(wǎng)物理接口收發(fā)器控制電路。電源電路包括電源穩(wěn)壓芯片、雙引腳電源接插件、整流二極管、發(fā)光二極管、電感、一個(gè)貼片電阻、兩個(gè)鉭電容、四個(gè)瓷片電容；微控制單元電路包括STM32互聯(lián)性處理器、擴(kuò)展引腳、晶振、兩個(gè)按鈕、三個(gè)貼片電阻、十一個(gè)瓷片電容；以太網(wǎng)物理接口收發(fā)器控制電路包括以太網(wǎng)物理接口收發(fā)器控制器芯片、RJ45接口、有源晶振、鉭電容、十六個(gè)貼片電阻和九個(gè)瓷片電容。本實(shí)用新型具有的體積小、成本低、功耗低的優(yōu)點(diǎn)，并且可以遠(yuǎn)程登錄進(jìn)行實(shí)時(shí)操作和監(jiān)控。
文檔編號(hào)H04L12/28GK202282784SQ201120394530
公開日2012年6月20日 申請(qǐng)日期2011年10月17日 優(yōu)先權(quán)日2011年10月17日
發(fā)明者劉敬彪, 李現(xiàn)慧, 楊張義, 章雪挺 申請(qǐng)人:杭州鷗信電子科技有限公司