專利名稱：電子式互感器合并單元的ieee1588時(shí)間同步系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
電子式互感器合并單元的IEEE1588時(shí)間同步系統(tǒng)
技術(shù)領(lǐng)域：
本實(shí)用新型屬于網(wǎng)絡(luò)通訊技術(shù)領(lǐng)域，特別涉及一種高壓交直流電壓電流測量的電子式互感器合并單元的時(shí)間同步系統(tǒng)。
背景技術(shù)：
電力系統(tǒng)的現(xiàn)場設(shè)備由于溫度變化、電磁干擾、振蕩器老化，甚至還包括計(jì)算機(jī)負(fù)載等多種原因，多數(shù)設(shè)備的時(shí)鐘是不精確的，而且時(shí)間誤差是累積的，隨著時(shí)間的推移，設(shè)備之間的時(shí)間同步問題也凸現(xiàn)出來，特別是在一些對時(shí)間精度要求比較嚴(yán)格的領(lǐng)域，如變電站、電力監(jiān)控系統(tǒng)等，使得這一問題更加突出。合并單元的同步問題在電力系統(tǒng)自動化設(shè)備中是相當(dāng)重要的，來自不同設(shè)備間隔的電壓電流信息同步就是時(shí)鐘同步，它是電子式互感器標(biāo)準(zhǔn)化接口的核心問題。因此，目前電力系統(tǒng)采用的時(shí)鐘同步技術(shù)，由于其特定的應(yīng)用環(huán)境以及系統(tǒng)中其他各方面的影響，使其同步精度未能達(dá)到很高的精度要求。為了進(jìn)一步提高電力系統(tǒng)運(yùn)行管理水平，滿足系統(tǒng)快速發(fā)展的要求，并提高對系統(tǒng)的控制能力和故障分析能力，采用統(tǒng)一的技術(shù)方案建設(shè)一個(gè)完善的時(shí)間同步網(wǎng)絡(luò)，就成為電力系統(tǒng)的一個(gè)選擇和努力的方向，而建成的時(shí)間同步網(wǎng)絡(luò)也將成為電網(wǎng)中一個(gè)支撐網(wǎng)絡(luò)的重要基礎(chǔ)。要做到這時(shí)鐘同步這一點(diǎn)，首先必須提供一個(gè)統(tǒng)一的系統(tǒng)時(shí)鐘，使整個(gè)控制系統(tǒng)內(nèi)部各個(gè)站點(diǎn)的時(shí)鐘保持同步。根據(jù)國網(wǎng)《智能變電站導(dǎo)則》電力系統(tǒng)自動化設(shè)備的同步對時(shí)方式發(fā)展方向是IEEE 1588對時(shí)系統(tǒng)，IEEE 1588的基本功能是使分布式網(wǎng)絡(luò)內(nèi)的最精確時(shí)鐘與其他時(shí)鐘保持同步，用于對標(biāo)準(zhǔn)以太網(wǎng)或其他采用多播技術(shù)的分布式總線系統(tǒng)中的傳感器、 執(zhí)行器以及其他終端設(shè)備中的時(shí)鐘進(jìn)行亞微秒級同步。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種電子式互感器合并單元的IEEE1588時(shí)間同步系統(tǒng)，用于電力系統(tǒng)智能設(shè)備合并單元的精確對時(shí)。為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用如下技術(shù)方案一種電子式互感器合并單元的IEEE1588時(shí)間同步系統(tǒng)，包括以太網(wǎng)收發(fā)器、CPU 和FPGA ;所述以太網(wǎng)收發(fā)器連接CPU和FPGA。本實(shí)用新型進(jìn)一步的改進(jìn)在于所述以太網(wǎng)收發(fā)器的型號為DP83640。本實(shí)用新型進(jìn)一步的改進(jìn)在于所述CPU的型號為MPC8272。本實(shí)用新型進(jìn)一步的改進(jìn)在于所述FPGA的型號為XC3S1200E。本實(shí)用新型進(jìn)一步的改進(jìn)在于所述以太網(wǎng)收發(fā)器包括以太網(wǎng)物理層接口模塊、 IEEE1588報(bào)文處理單元、IEEE1588控制模塊和IEEE1588時(shí)鐘模塊；所述以太網(wǎng)物理層接口模塊連接CPU和IEEE1588報(bào)文處理單元；IEEE1588報(bào)文處理單元連接IEEE1588控制模塊；IEEE1588控制模塊連接CPU、IEEE1588時(shí)鐘模塊和FPGA ；IEEE1588時(shí)鐘模塊連接CPU。相對于現(xiàn)有技術(shù)，本實(shí)用新型具有以下優(yōu)點(diǎn)本實(shí)用新型一種電子式互感器合并單元的IEEE1588時(shí)間同步系統(tǒng)，采用DP83640以太網(wǎng)收發(fā)器，可以準(zhǔn)確的獲得網(wǎng)絡(luò)報(bào)文時(shí)間戳，并在MPC8272處理器上實(shí)現(xiàn)了 PTP協(xié)議，實(shí)現(xiàn)了亞微秒級的同步精度，實(shí)現(xiàn)了合并單元與其它電力設(shè)備之間精確同步；本實(shí)用新型系統(tǒng)成本低廉，擴(kuò)張性良好。

圖I為本實(shí)用新型硬件框圖。圖2為本實(shí)用新型PTP時(shí)鐘同步方法圖。圖3為本實(shí)用新型IEEE 1588高精度同步實(shí)現(xiàn)機(jī)制圖。
具體實(shí)施方式
以下結(jié)合附圖對本實(shí)用新型做進(jìn)一步詳細(xì)描述圖I為本實(shí)用新型硬件框圖。如圖I所示，本實(shí)用新型系統(tǒng)包括以太網(wǎng)收發(fā)器、 CPU和FPGA。以太網(wǎng)收發(fā)器包括以太網(wǎng)物理層接口模塊(PHY)、IEEE1588報(bào)文處理單元、 IEEE1588控制模塊和IEEE1588時(shí)鐘模塊。其硬件組成為MPC8272+XC3S1200E+DP83640，其中 MPC8272 為 Motorola 公司基于PowerPC的微處理器(CPU)，負(fù)責(zé)節(jié)點(diǎn)操作系統(tǒng)以及PTP協(xié)議棧的運(yùn)行。XC3S1200E Sxilinx的現(xiàn)場可編程門陣列芯片(FPGA)，負(fù)責(zé)校準(zhǔn)其本地時(shí)間，直接提供時(shí)間信息。 DP83640為國家半導(dǎo)體公司的高精度以太網(wǎng)收發(fā)器，負(fù)責(zé)在物理層對時(shí)鐘同步報(bào)文打上精確時(shí)間標(biāo)記。所有器件都掛載在CPU上，系統(tǒng)運(yùn)行后MPC8272啟動運(yùn)行，CPU通過從并模式寫入FPGA運(yùn)行程序，同時(shí)用MDIO接口初始化DP83640芯片的IEEE1588控制模塊，這樣整個(gè)系統(tǒng)處于了正常運(yùn)行狀態(tài)。合并單元在收到主鐘的報(bào)文后，首先通過DP83640的PHY模塊，報(bào)文經(jīng)過IEEE1588報(bào)文處理單元后加入了硬件時(shí)間戳，再經(jīng)過MII接口進(jìn)入CPU，我們采用實(shí)施多任務(wù)操作系統(tǒng)VXWorks6. 0，它能保證對時(shí)算法高效率的完成，再通過MII接口發(fā)送以太網(wǎng)數(shù)據(jù)包，在發(fā)包過程中由報(bào)文處理模塊加入硬件時(shí)間戳，計(jì)算后的時(shí)鐘補(bǔ)償值通過IEEE1588控制模塊傳入FPGA，F(xiàn)PGA調(diào)整自身的晶振頻率最終實(shí)現(xiàn)準(zhǔn)確對時(shí)，并發(fā)出 PPS (秒脈沖)。圖2為本實(shí)用新型PTP時(shí)鐘同步方法圖。如圖2所示，該方法包括步驟I、一個(gè)新的IEEE1588設(shè)備在網(wǎng)絡(luò)中聽從主時(shí)鐘，發(fā)出一個(gè)自己的時(shí)鐘指標(biāo)， 每一個(gè)網(wǎng)絡(luò)中的設(shè)備將自己的精度指標(biāo)與主時(shí)鐘比較，最高指標(biāo)的主時(shí)鐘將開始發(fā)出時(shí)間數(shù)據(jù)包；步驟2、一旦主時(shí)鐘被定義，主時(shí)鐘將向所有的從時(shí)鐘發(fā)出同步信息，并注上發(fā)送信息時(shí)的自己的時(shí)鐘(tl)；步驟3、主時(shí)鐘向所有的從時(shí)鐘發(fā)出第二個(gè)信息(跟隨信息)，告訴它們時(shí)間(tl) 是向它們發(fā)出的同步信息時(shí)主時(shí)鐘的時(shí)間；步驟4、每一個(gè)從時(shí)鐘在收到同步信息時(shí)標(biāo)注時(shí)間(t2)；步驟5、在一個(gè)隨機(jī)的間隔(每2 30同步脈沖)，每個(gè)從時(shí)鐘發(fā)出一個(gè)延時(shí)請求 (Delay_req)信息到主時(shí)鐘，并注上發(fā)送信息時(shí)自己的時(shí)間(t3)；步驟6、主時(shí)鐘在從每隔從時(shí)鐘收到延時(shí)請求信息(Delay_req)時(shí)，注上自己的時(shí)間(t4)；步驟7、主時(shí)鐘將用信息向每個(gè)從時(shí)鐘發(fā)出接收時(shí)間(t4)；[0025]步驟8、每個(gè)從時(shí)鐘利用時(shí)間tl、t2、t3、t4計(jì)算出主從時(shí)鐘間的偏移量和傳輸延遲，進(jìn)而升級自己的時(shí)鐘與主時(shí)鐘的時(shí)間相符，于是整個(gè)網(wǎng)絡(luò)被同步。圖3為本實(shí)用新型IEEE 1588高精度同步實(shí)現(xiàn)機(jī)制圖。如圖3所示，本實(shí)用新型所指的聞精度同步包括主時(shí)鐘通過位于底層的時(shí)標(biāo)生成器獲得精確信息后，發(fā)送FolloW_Up報(bào)文，該跟隨報(bào)文精確反映了 Sync報(bào)文的發(fā)送時(shí)刻。從時(shí)鐘利用時(shí)標(biāo)生成器可以精確測量Sync報(bào)文的接收時(shí)刻。這種精確時(shí)刻的保證是因?yàn)闀r(shí)間標(biāo)簽信息是在接近于物理層的介質(zhì)獨(dú)立接口處(MII) “加蓋”的。同樣，Delay_Req報(bào)文和Delay_ReSp報(bào)文的傳輸時(shí)刻也能實(shí)現(xiàn)精確的時(shí)間標(biāo)記。圖2中圓圈表示同步報(bào)文的時(shí)標(biāo)生成處。相對于主-從時(shí)鐘偏移量測量，主-從通信路徑延遲測量并不是周期性執(zhí)行地，而是較長的時(shí)間間隔才執(zhí)行一次，這樣可以減少網(wǎng)絡(luò)負(fù)載和終端設(shè)備的處理任務(wù)。正是由于這種軟、硬件結(jié)合的方案，消除了協(xié)議堆棧延時(shí)的不定性，使得IEEE1588協(xié)議可以達(dá)到亞微秒級的時(shí)間同步精度。
權(quán)利要求1.一種電子式互感器合并單元的IEEE1588時(shí)間同步系統(tǒng)，其特征在于，包括以太網(wǎng)收發(fā)器、CPU和FPGA ;所述以太網(wǎng)收發(fā)器連接CPU和FPGA。
2.根據(jù)權(quán)利要求I所述的一種電子式互感器合并單元的IEEE1588時(shí)間同步系統(tǒng)，其特征在于，所述以太網(wǎng)收發(fā)器的型號為DP83640。
3.根據(jù)權(quán)利要求I所述的一種電子式互感器合并單元的IEEE1588時(shí)間同步系統(tǒng)，其特征在于，所述CPU的型號為MPC8272。
4.根據(jù)權(quán)利要求I所述的一種電子式互感器合并單元的IEEE1588時(shí)間同步系統(tǒng)，其特征在于，所述FPGA的型號為XC3S1200E。
5.根據(jù)權(quán)利要求I至4中任一項(xiàng)所述的一種電子式互感器合并單元的IEEE1588時(shí)間同步系統(tǒng)，其特征在于，所述以太網(wǎng)收發(fā)器包括以太網(wǎng)物理層接口模塊、IEEE1588報(bào)文處理單元、IEEE1588控制模塊和IEEE1588時(shí)鐘模塊；所述以太網(wǎng)物理層接口模塊連接CPU和 IEEE1588報(bào)文處理單元；IEEE1588報(bào)文處理單元連接KEE1588控制模塊JEEE1588控制模塊連接CPU、IEEE1588時(shí)鐘模塊和FPGA ；IEEE1588時(shí)鐘模塊連接CPU。
專利摘要本實(shí)用新型涉及一種電子式互感器合并單元的IEEE1588時(shí)間同步系統(tǒng)，包括以太網(wǎng)收發(fā)器、CPU和FPGA；所述以太網(wǎng)收發(fā)器連接CPU和FPGA；所述以太網(wǎng)收發(fā)器的型號為DP83640。本實(shí)用新型一種電子式互感器合并單元的時(shí)間同步裝置，采用DP83640以太網(wǎng)收發(fā)器，可以準(zhǔn)確的獲得網(wǎng)絡(luò)報(bào)文時(shí)間戳，并在MPC8272處理器上實(shí)現(xiàn)了PTP協(xié)議，實(shí)現(xiàn)了亞微秒級的同步精度，實(shí)現(xiàn)了合并單元與其它電力設(shè)備之間精確同步；本實(shí)用新型系統(tǒng)成本低廉，擴(kuò)張性良好。
文檔編號H04L7/00GK202353572SQ20112047947
公開日2012年7月25日 申請日期2011年11月25日 優(yōu)先權(quán)日2011年11月25日
發(fā)明者何鵬, 白世軍, 董瑞, 路平, 陳凱 申請人:中國西電電氣股份有限公司