專利名稱：一種pcie交換電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種嵌入式計算機的交換電路，尤其涉及一種PCIE交換電路。
背景技術(shù)：
隨著嵌入式系統(tǒng)的發(fā)展，功能越來越強大，系統(tǒng)內(nèi)部需要處理的信息量日益增多，主頻越來越高，通信系統(tǒng)的接口速率也將更高，需要新一代的總線技術(shù)與之相適應(yīng)。PCI Express (以下簡稱PCIE)總線具備高帶寬、高性能、低延遲、低功耗以及傳輸可靠等優(yōu)點，應(yīng)用于嵌入式計算機系統(tǒng)內(nèi)部不僅可以和已有的PCI技術(shù)兼容還可以提供更 高的帶寬；使多個PCIE設(shè)備互連成為可能，超越了傳統(tǒng)PCI總線只能系統(tǒng)內(nèi)部互連的瓶頸；改進了設(shè)備間的點對點傳輸，使系統(tǒng)中設(shè)備能夠快速便捷的相互通信?；赑CIE總線的交換技術(shù)應(yīng)用于嵌入式計算機中，可以實現(xiàn)系統(tǒng)內(nèi)部多個功能單元之間的高速互連；作為單獨的交換單元實現(xiàn)，有利于各功能單元的通用化、標準化和小型化，同時方便系統(tǒng)維護，提高了故障隔離率，進而改善了系統(tǒng)的容錯能力。

實用新型內(nèi)容為了解決背景技術(shù)中所存在的技術(shù)問題，本實用新型提出了一種PCIE交換電路，可以實現(xiàn)系統(tǒng)內(nèi)部多個功能單元之間的高速互連，有效提高系統(tǒng)性能和容錯能力。本實用新型的技術(shù)解決方案是一種PCIE交換電路，其特殊之處在于所述PCIE交換電路包括PCIE信號的處理器單元、PCIE信號的交換單元以及多個功能單元，所述處理器單元與交換單元的上行接口連接；所述功能單元分別與交換單元的下行接口連接。上述處理器單元包括PCIE ROOT接口電路，所述PCIE ROOT接口電路與交換單元上行接口連接。上述多個功能單元是并行方式分別與交換單元的多個下行接口連接。上述功能單元分別包括一個PCIE接口電路，所述PCIE接口電路分別與交換單元的下行接口連接。上述交換單元包括IOOMHz差分晶振、時鐘驅(qū)動器、交換芯片以及存儲芯片，所述時鐘驅(qū)動器、交換芯片和存儲芯片依次連接。上述PCIE ROOT接口電路通過32bit 66MHz PCI總線到PCIE總線的轉(zhuǎn)換的橋接芯片實現(xiàn)。上述PCIE接口電路包括實現(xiàn)PCIE單通道端口的橋接器、實現(xiàn)LOCAL BUS到內(nèi)部資源的控制數(shù)據(jù)的FPGAjf 5V電源轉(zhuǎn)換成內(nèi)部所需的各擋電源的電源轉(zhuǎn)換電路，所述FPGA、電源轉(zhuǎn)換電路分別與橋接器連接。上述交換芯片是PI7C9X20508GPANDE交換芯片。上述時鐘驅(qū)動器是PIC620800AE。本發(fā)明的PCIE交換電路采用了 PCIE互連技術(shù)，將PCIE交換技術(shù)應(yīng)用到嵌入式計算機中，實現(xiàn)系統(tǒng)內(nèi)部多個功能單元之間的高速互連，與以往的嵌入式計算機內(nèi)部互聯(lián)方式相比，PCIE加快了傳輸速率，加強了信號質(zhì)量，提高了系統(tǒng)性能；由交換單元提供統(tǒng)一系統(tǒng)時鐘，保障了高速信號質(zhì)量；PCIE交換技術(shù)作為獨立交換單元實現(xiàn)，與原有的各單元通過PCIE橋片連接到PCIE總線相比，有利于各功能單元的通用化、標準化和小型化，同時方便系統(tǒng)維護，提高了故障隔離率，進而改善了系統(tǒng)的容錯能力；本嵌入式系統(tǒng)內(nèi)部數(shù)據(jù)傳輸率達到了 2. 5Gbps,實現(xiàn)了多通道全雙工通信；通過軟件掃描到PCIE總線上各個設(shè)備，控制系統(tǒng)內(nèi)各個單元。

圖I是本實用新型的交換電路結(jié)構(gòu)圖；圖2是本實用新型交換電路的交換單元結(jié)構(gòu)圖；圖3是本實用新型交換電路的時鐘驅(qū)動器結(jié)構(gòu)圖； 圖4是PCIE ROOT接口電路示意圖；圖5是PCIE接口電路示意具體實施方式
參見圖I，本實用新型提出了一種PCIE交換電路，包括發(fā)送PCIE信號的處理器單元I、交換PCIE信號的交換單元2以及多個功能單元3，處理器單元I與交換單元的上行接口 21連接，功能單元3分別與交換單元的下行接口 22連接；處理器單元I包括PCIE ROOT接口電路，PCIE ROOT接口電路與交換單元上行接口 21連接；多個功能單元3是并行方式分別與交換單元的多個下行接口 22連接。功能單元3分別包括一個PCIE接口電路31，PCIE接口電路31分別與交換單元的下行接口 22連接；本實用新型的總構(gòu)架的原理是通常PCIE總線多采用處理器橋方式應(yīng)用于單元內(nèi)部處理器之間；當系統(tǒng)功能趨于復雜，處理器獨立成為處理器單元，各功能電路發(fā)展成為各個獨立的功能單元時，橋方式的PCIE總線也將進化為交換方式擴展到嵌入式系統(tǒng)內(nèi)部。在本例中由處理器單元實現(xiàn)PCIE ROOT接口功能；其他功能單元通過PCIE接口電路實現(xiàn)PCIE總線到LOCAL BUS總線的轉(zhuǎn)換；交換單元通過一路上行接口連接到處理器單元，多路下行接口連接其他功能單元。PCIE電路設(shè)計主要包括以下三點1) PCIE交換單元2 ；2)處理器單元PCIE ROOT接口電路；各功能單元3的PCIE接口電路31。PCIE交換單元提供最多8個端口，最高4-lane的PCIE總線接口之間的數(shù)據(jù)交換，采用開關(guān)/交換芯片提供多個PCIE通道實現(xiàn)單元間的數(shù)據(jù)傳輸。參見圖2，圖3，交換單元2主要包括以下功能塊復位電路；時鐘驅(qū)動器23 ;電壓轉(zhuǎn)換電路；交換芯片24，存儲芯片25 ;交換芯片24包括I2C串行接口、PCIE接口、JTAG接口。時鐘驅(qū)動器是PIC620800AE，交換芯片24采用PERIC0M公司的PI7C9X20508GPANDE交換芯片，提供最多8個端口，最高4-lane的PCIE總線接口之間的數(shù)據(jù)交換，集成如下功能單元1) 8-lane工作方式的PCIEs開關(guān)/交換芯片；2)最多提供8路PCIE通訊通道(X1，X2，X4);3)每個端口均提供一個虛擬通道接口 ；4)每通道均提供全速率通訊傳輸；5)點對點的數(shù)據(jù)交換和中心主機發(fā)送；6) 3個標準熱插拔控制器，支持PCI SHPC VI. O ；7)提供主機、I2C、EEPROM三種配置方式；8)提供JTAG接口，支持邊界掃描技術(shù)。交換單元2上設(shè)計有存儲芯片25，存儲芯片25是EEPROM存儲器，用于存儲交換芯片配置信息。上電后單元可以直接讀取存儲在EEPROM中的配置信息來實現(xiàn)正確配置；也可以通過接收信號處理單元發(fā)出的配置信息以完成配置。時鐘電路的設(shè)計是本實用新型的一個特點。IOOMHz差分晶振提供的時鐘信號經(jīng)由多路時鐘驅(qū)動器23驅(qū)動為7路時鐘信號，其中一路時鐘信號供交換芯片24使用，其余6路時鐘信號供PCIE總線上的功能單元3使用。這種同源時鐘電路實現(xiàn)方式不同余以往各個功能單元使用各自差分時鐘電路的方式，有效的提高了信號質(zhì)量，加強了傳輸穩(wěn)定性，簡化了系統(tǒng)設(shè)計，巧妙的解決了高速信號傳輸中時鐘信號統(tǒng)一難的問題。參見圖4，圖5，PCIE ROOT接口電路實現(xiàn)32bit 66MHz PCI總線到PCIE總線的轉(zhuǎn)換，其核心電路是一片橋接芯片，電路結(jié)構(gòu)如圖4所示。PCIE接口電路31結(jié)構(gòu)如圖5所示，在本電路中，橋接器實現(xiàn)PCIE單通道端口(XI模式)，數(shù)據(jù)傳輸率為2. 5Gbps。FPGA實現(xiàn)LOCAL BUS到內(nèi)部資源的控制。電源轉(zhuǎn)換電路實現(xiàn)將5V電源轉(zhuǎn)換成內(nèi)部所需的各擋電源(I. 5V, 2. 5V, 3. 3V)。
權(quán)利要求1.一種PCIE交換電路，其特征在于所述PCIE交換電路包括發(fā)送PCIE信號的處理器單元、PCIE信號的交換單元以及多個功能單元，所述處理器單元與交換單元的上行接口連接；所述功能單元分別與交換單元的下行接口連接。
2.根據(jù)權(quán)利要求I所述的PCIE交換電路，其特征在于所述處理器單元包括PCIEROOT接口電路，所述PCIE ROOT接口電路與交換單元上行接口連接。
3.根據(jù)權(quán)利要求2所述的PCIE交換電路，其特征在于所述多個功能單元是并行方式分別與交換單元的多個下行接口連接。
4.根據(jù)權(quán)利要求3所述的PCIE交換電路，其特征在于所述功能單元分別包括一個PCIE接口電路，所述PCIE接口電路分別與交換單元的下行接口連接。
5.根據(jù)權(quán)利要求4所述的PCIE交換電路，其特征在于所述交換單元包括IOOMHz差分晶振、時鐘驅(qū)動器、交換芯片以及存儲芯片，所述時鐘驅(qū)動器、交換芯片和存儲芯片依次·連接。
6.根據(jù)權(quán)利要求5所述的PCIE交換電路，其特征在于所述PCIEROOT接口電路是實現(xiàn)32bit 66MHz PCI總線到PCIE總線的轉(zhuǎn)換的橋接芯片。
7.根據(jù)權(quán)利要求6所述的PCIE交換電路，其特征在于所述PCIE接口電路包括實現(xiàn)PCIE單通道端口的橋接器、實現(xiàn)LOCAL BUS到內(nèi)部資源的控制數(shù)據(jù)的FPGAjf 5V電源轉(zhuǎn)換成內(nèi)部所需的各擋電源的電源轉(zhuǎn)換電路；所述FPGA、電源轉(zhuǎn)換電路分別與橋接器連接。
8.根據(jù)權(quán)利要求7所述的PCIE交換電路，其特征在于所述交換芯片是PI7C9X20508GPANDE 交換芯片。
9.根據(jù)權(quán)利要求8所述的PCIE交換電路，其特征在于所述時鐘驅(qū)動器是PIC620800AE。
專利摘要本實用新型提出了一種PCIE交換電路，包括PCIE信號的處理器單元、交換單元以及多個發(fā)送、接收功能單元，處理器單元與交換單元的上行接口連接；功能單元分別與交換單元的下行接口連接。本實用新型的PCIE交換電路，可以實現(xiàn)系統(tǒng)內(nèi)部多個功能單元之間的高速互連，有效提高系統(tǒng)性能和容錯能力。
文檔編號H04L12/56GK202617157SQ20112048804
公開日2012年12月19日 申請日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者高毅, 余松濤, 麻曉博, 何立軍, 吳 琳 申請人:中國航空工業(yè)集團公司第六三一研究所