專利名稱：軌道交通機(jī)車路況視頻監(jiān)視記錄儀的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種用于路況監(jiān)測(cè)的車載監(jiān)視記錄設(shè)備，具體涉及一種軌道交通機(jī)車路況視頻監(jiān)視記錄儀。
背景技術(shù)：
軌道交通是國家的重要基礎(chǔ)設(shè)施，在綜合交通體系中處于骨干地位。我國幅員遼闊、內(nèi)陸深廣、人口眾多，資源分布及工業(yè)布局不平衡，軌道交通運(yùn)輸在各種運(yùn)輸方式中占有的優(yōu)勢(shì)更加突出，在經(jīng)濟(jì)社會(huì)發(fā)展中具有特殊重要的地位和作用。目前我國大量的長(zhǎng)距離物資運(yùn)輸和中長(zhǎng)途旅客運(yùn)輸主要由軌道交通承擔(dān)，每年完成的旅客周轉(zhuǎn)量約占全社會(huì)旅客周轉(zhuǎn)量的1/3多，完成貨物周轉(zhuǎn)量約占全社會(huì)貨物周轉(zhuǎn)量的55%。為了進(jìn)一步提升軌道交通的運(yùn)力，我國實(shí)行了幾次軌道交通大提速，每次提速前，軌道交通部門都對(duì)運(yùn)行線路進(jìn)行了大規(guī)模的改造，以使列車運(yùn)行更安全。眾所周知，軌道不平整，列車就會(huì)顛，開得越快，“上下跳、左右晃”得就越明顯。而“上下跳和左右晃”正是威脅列車安全的重要表現(xiàn)。另一方面，我國的軌道交通線上是客貨混跑，既要讓貨車?yán)枚?，又要讓客車跑出高速，這就要求火車司機(jī)不但要有駕馭高速列車的嫻熟技術(shù)，而且還要目不轉(zhuǎn)睛地注視列車前方路況情況，以便及時(shí)發(fā)現(xiàn)事故隱患，采取相應(yīng)的解救措施。但在高速行駛的列車上，由于人體生理的特有現(xiàn)象，長(zhǎng)時(shí)間注視某一單調(diào)的景物，眼睛極易產(chǎn)生疲勞，稍不注意，就有可能造成重大的安全事故。為保證高速列車的運(yùn)行安全，急需研制一種機(jī)車路況監(jiān)視裝置，即時(shí)為駕駛員提供車行前方的路況，避免行車安全事故的發(fā)生
實(shí)用新型內(nèi)容
為了克服上述現(xiàn)有技術(shù)中存在的問題，本實(shí)用新型的目的是提供一種軌道交通機(jī)車路況視頻監(jiān)視記錄儀，能即時(shí)給駕駛員提供機(jī)車運(yùn)行前方的路況，避免發(fā)生行車安全事故。為實(shí)現(xiàn)上述目的，本實(shí)用新型所采用的技術(shù)方案是，一種軌道交通機(jī)車路況視頻監(jiān)視記錄儀，包括依次相連接的成像設(shè)備、視頻采集電路、DSP圖像穩(wěn)定處理電路、視頻切換電路、視頻壓縮處理電路、可編程邏輯器件電路、嵌入式處理器電路、網(wǎng)絡(luò)接口電路和硬盤存儲(chǔ)接口電路；嵌入式處理器電路分別與視頻壓縮處理電路和視頻采集電路相連接；可編程邏輯器件電路分別與視頻采集電路、視頻切換電路、網(wǎng)絡(luò)接口電路和硬盤存儲(chǔ)接口電路相連接；視頻切換電路還分別與視頻采集電路和嵌入式處理器電路信號(hào)連接；視頻切換電路與視頻編碼器相連接，視頻編碼器與顯示設(shè)備相連接。該視頻監(jiān)視記錄儀還包括電源，電源分別與視頻采集電路、DSP圖像穩(wěn)定處理電路、視頻切換電路、視頻壓縮處理電路、可編程邏輯器件電路、嵌入式處理器電路、網(wǎng)絡(luò)接口電路和硬盤存儲(chǔ)接口電路相連接。成像設(shè)備采用激光夜視攝像機(jī)。本實(shí)用新型路況視頻監(jiān)視記錄儀采用激光夜視攝像機(jī)拍攝遠(yuǎn)距離圖像，通過DSP圖像穩(wěn)定處理電路消除所拍攝圖像的距離抖動(dòng)，再現(xiàn)穩(wěn)定、清晰的畫面，并結(jié)合自適應(yīng)圖像形態(tài)學(xué)處理技術(shù)對(duì)抖動(dòng)的圖像進(jìn)行穩(wěn)定，克服了傳統(tǒng)機(jī)械消抖動(dòng)方法的種種不足。即時(shí)為駕駛員提供車行前方的路況，避免行車安全事故的發(fā)生。

附圖是本實(shí)用新型路況視頻 監(jiān)視記錄儀的結(jié)構(gòu)示意圖。圖中，I.成像設(shè)備，2.視頻采集電路，3. DSP圖像穩(wěn)定處理電路，4.視頻切換電路，5.顯示設(shè)備，6.視頻編碼器，7.視頻壓縮處理電路，8.可編程邏輯器件電路，9.嵌入式處理器電路，10.網(wǎng)絡(luò)接口電路，11.硬盤存儲(chǔ)接口電路，12.電源。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本實(shí)用新型進(jìn)行詳細(xì)說明。如附圖所示，本實(shí)用新型路況視頻監(jiān)視記錄儀的結(jié)構(gòu)，包括依次相連接的成像設(shè)備I、視頻采集電路2、DSP圖像穩(wěn)定處理電路3、視頻切換電路4、視頻壓縮處理電路7、可編程邏輯器件電路8、嵌入式處理器電路9、網(wǎng)絡(luò)接口電路10和硬盤存儲(chǔ)接口電路11 ;嵌入式處理器電路9分別與視頻壓縮處理電路7和視頻采集電路2相連接；可編程邏輯器件電路9分別與視頻采集電路2、視頻切換電路4、網(wǎng)絡(luò)接口電路10和硬盤存儲(chǔ)接口電路11相連接；視頻切換電路4還分別與視頻采集電路2和嵌入式處理器電路9信號(hào)連接；視頻切換電路4與視頻編碼器6相連接，視頻編碼器6與顯示設(shè)備5相連接。視頻采集電路2、DSP圖像穩(wěn)定處理電路3、視頻切換電路4、視頻壓縮處理電路7、可編程邏輯器件電路8、嵌入式處理器電路9、網(wǎng)絡(luò)接口電路10和硬盤存儲(chǔ)接口電路11分別與電源12相連接。電源12分別為視頻采集電路2、DSP圖像穩(wěn)定處理電路3、視頻切換電路4、視頻壓縮處理電路7、可編程邏輯器件電路8、嵌入式處理器電路9、網(wǎng)絡(luò)接口電路10和硬盤存儲(chǔ)接口電路11提供+3. 3V電壓；電源12還為DSP圖像穩(wěn)定處理電路3提供+1. 8V電壓；電源12還為視頻壓縮處理電路7提供+1. 4V電壓；電源12還為硬盤存儲(chǔ)接口電路11提供+5V電壓。成像設(shè)備I采用激光夜視攝像機(jī)。顯示設(shè)備5由2臺(tái)高亮度TFT-IXD彩色夜晶顯示器組成。視頻采集電路2、DSP圖像穩(wěn)定處理電路3、視頻切換電路4、視頻壓縮處理電路7、可編程邏輯器件電路8、嵌入式處理器電路9、網(wǎng)絡(luò)接口電路10和硬盤存儲(chǔ)接口電路11構(gòu)成主機(jī)。電源12為各部件提供相應(yīng)的電壓。電源12所用的電源模塊Ul不同，其輸入電壓也分為DC110、DC36V或DC24多種；輸入電壓經(jīng)由開關(guān)、保險(xiǎn)、防反接電路并經(jīng)濾波電容和瞬間電路抑制器輸入電源模塊U1，經(jīng)電源模塊Ul的直流-直流(DC-DC)轉(zhuǎn)換后由電容和電感濾波，從電源模塊Ul輸出+9V直流電壓。該+9V直流電壓分別與直流電源模塊U2、直流電源模塊U3的輸入端相連，其中一路經(jīng)直流電源模塊U2的線性穩(wěn)壓并經(jīng)電容的濾波，輸出穩(wěn)定的+5V電壓，為硬盤存儲(chǔ)接口電路11提供所需的+5V電壓。另一路經(jīng)直流電源模塊U3和二極管、電感等器件組成的開關(guān)降壓電路，將+9V電壓降為+3. 3V輸出；輸出的+3. 3V電壓不但要給各部件提供電源，還分兩路分別經(jīng)直流電源模塊U4、直流電源模塊U5等元器組成的穩(wěn)壓電路輸出所需的+1. 4V電壓和+1. 8V電壓。電容、電感組成了 +5V、+1. 4V和+1. 8V的濾波電路。電源12的主要技術(shù)性能為輸入電壓DC88 185V或18 36V;輸出電流10A。成像設(shè)備I采集圖像信號(hào)，并形成模擬視頻信號(hào)，該模擬視頻信號(hào)通過視頻插座(BNC插座)輸入視頻采集電路2中的視頻采集芯片U6，該視頻采集芯片U6可通過I2C總線(I2C總線是兩線式串行總線，用于連接微控制器及其外圍設(shè)備的連接方式)接口控制。I2C總線信號(hào)來自嵌入式處理器電路10的輸出端。從成像設(shè)備I輸入的模擬視頻信號(hào)經(jīng)視頻采集芯片U6處理后，輸出符合8位ITU-R-601/656的YUV4:2:2數(shù)據(jù)格式AS_D[0. · · 7]和它的 FIELD_AS、VSYNC_AS、HSYNC_AS、VALID_AS1、VALID_AS0、VCLK_AS 控制信號(hào)及采樣時(shí)鐘，這些控制信號(hào)可直接送入DSP圖像穩(wěn)定處理電路3或視頻切換電路4進(jìn)行處理。視頻采集芯片U6時(shí)鐘信號(hào)輸入端的27MHz的時(shí)鐘信號(hào)來自于視頻切換電路3。視頻采集芯片U6的復(fù)位端來自于可編程邏輯器件電路(CPLD ) 8，可編程邏輯器件電路8中的電容、電感組成電源濾波電路，給視頻采集芯片U6的AVDD端和VDD端提供純凈的電源。用于數(shù)字信號(hào)處理的DSP圖像穩(wěn)定處理電路3中采用了 DSP芯片U7、程序存儲(chǔ)器(FLASH)U9和數(shù)據(jù)存儲(chǔ)器(SRAM)UlO。來自視頻采集電路2的數(shù)字視頻流數(shù)據(jù)AS_D[0. . 7]和 FIELD_AS、VSYNC_AS、HSYNC_AS、VALID_AS1、VALID_AS0、VCLK_AS 控制信號(hào)及采樣時(shí)鐘分別輸入DSP圖像穩(wěn)定處理電路3，經(jīng)DSP芯片U7，數(shù)字信號(hào)處理器(DSP)高速處理大量的數(shù)字化數(shù)據(jù)，自適應(yīng)圖像形態(tài)學(xué)處理技術(shù)進(jìn)行校正后，從DSP芯片U7輸出端輸出符合8位ITU-R-601/656的YUV4:2:2數(shù)據(jù)格式A_D[0. . . 7]輸出行場(chǎng)控制信號(hào)，這些信號(hào)被送往視頻切換電路4進(jìn)行處理。DSP芯片U7的時(shí)鐘信號(hào)由源晶振U8提供。J300為標(biāo)準(zhǔn)的JTAG測(cè)試接口，可實(shí)現(xiàn)對(duì)DSP芯片U7芯片內(nèi)部的測(cè)試和對(duì)DSP系統(tǒng)進(jìn)行仿真。電路的地址和數(shù)據(jù)總線及其它接口主要是為今后產(chǎn)品功能的擴(kuò)展和修改所留。電容為電源濾波電路，為DSP芯片U7提供電源。視頻切換電路4能夠完成視頻信號(hào)的管理和切換，其中的視頻切換電路芯片Ull可同時(shí)接收4路8位的ITU-R-601/656的4:2:2數(shù)據(jù)格式，使本視頻監(jiān)視記錄儀能同時(shí)輸入四路視頻信號(hào)。視頻切換電路芯片Ull輸出支持模擬和數(shù)字信號(hào)輸出，可直接輸出復(fù)合視頻廣播信號(hào)(CVBS)、S端子模擬信號(hào)(S-video)和8位的ITU-R-601/656的4:2:2數(shù)據(jù)格式數(shù)字信號(hào)。視頻切換電路芯片Ull主要由編碼輸出接口、主機(jī)接口、圖像控制器、運(yùn)動(dòng)檢測(cè)、層疊控制和SDRAM接口及4個(gè)解碼器接口組成。電路的輸入信號(hào)分別來自視頻采集電路2和DSP圖像穩(wěn)定處理電路3。信號(hào)的輸出分為兩種情況傳送，一種情況是視頻切換電路芯片Ull輸出端輸出兩路模擬全視頻信號(hào)，送往顯示設(shè)備5進(jìn)行實(shí)時(shí)顯示；另一種情況是視頻切換電路芯片Ull的輸出端輸出的數(shù)字信號(hào)和控制、時(shí)鐘信號(hào)，送往視頻壓縮處理電路7進(jìn)行處理。視頻切換電路芯片Ull與嵌入式處理器電路9中控制器(CPU)的通信模式選用并行傳輸模式，來自可編程邏輯器件電路8的7位數(shù)字信號(hào)數(shù)據(jù)I_D[0. . . 7]從視頻切換電路芯片Ull的端口 H_BUS(7:0)輸入(管腳190 197)，控制信號(hào)從視頻切換電路芯片Ull的輸入端輸入；視頻切換電路芯片Ull產(chǎn)生的中斷信號(hào)從輸出端P8輸出，送往控制器(CPU)進(jìn)行處理。27MHz的時(shí)鐘信號(hào)由視頻切換電路芯片Ull輸出端XTO和XTI的內(nèi)部振蕩電路產(chǎn)生，它不但給視頻切換電路芯片Ull提供時(shí)鐘信號(hào)，還送往視頻采集電路2給視頻采集芯片U6提供時(shí)鐘。視頻切換電路芯片Ull的內(nèi)部振蕩電路產(chǎn)生另一個(gè)時(shí)鐘信號(hào)給視頻切換電路芯片Ull和數(shù)據(jù)存儲(chǔ)器U12使用，數(shù)據(jù)存儲(chǔ)器U12為視頻切換電路芯片Ull的數(shù)據(jù)存儲(chǔ)器。視頻切換電路芯片Ull復(fù)位輸入端口的復(fù)位信號(hào)(RESET)來自于可編程邏輯器件電路9，控制視頻切換電路4進(jìn)行四分屏和滿屏顯示、輸出上層疊控制菜單，文本或標(biāo)題功能的信號(hào)來自于可編程邏輯器件電路8，它們分別是OSD_VBLK、MONOSD_EN、VOROSD_EN和OSD_COLOR，分別輸入到視頻切換電路芯片Ull的輸入端。視頻切換電路芯片Ull支持4M 16的同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，該同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的讀寫周期為9ns。電容和電感分別組成電源濾波電路，給視頻切換電路芯片Ull和數(shù)據(jù)存儲(chǔ)器U12提供VDD_RAM、VCC700、AVDDV、AVDD、AVDDS、AVDDM、PLL_AVDD 和 PLL_VDD 電源。視頻壓縮處理電路7主要完成視頻圖像的壓縮，以利于圖像數(shù)據(jù) 的存儲(chǔ)和網(wǎng)上流覽。視頻壓縮處理電路7中使用了壓縮芯片U13，壓縮芯片U13支持MPEG-4等IS0/IECDIS 14996壓縮標(biāo)準(zhǔn)，本視頻監(jiān)視記錄儀的視頻信號(hào)壓縮全部由硬件完成，既減輕了控制器(CPU)的工作負(fù)荷，同時(shí)又提高了圖像的壓縮質(zhì)量，使再現(xiàn)的圖像清晰逼真。壓縮芯片U13共有六個(gè)接口 1)視頻輸入接口，負(fù)責(zé)與視頻輸入芯片連接；2)同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)接口，支持4MB或8MB標(biāo)準(zhǔn)的同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)作為外部緩沖區(qū)；3)HPI接口，控制器(CPU)通過這個(gè)端口讀取數(shù)據(jù)，本記錄儀嵌入式處理器電路9中的控制器(CPU)就是通過HPI接口讀入已壓縮的MPEG4視頻流數(shù)據(jù)；4) USB接口，通過這個(gè)端口可以和控制器(CPU)通信，本記錄儀未使用；5)通用輸入/輸出端口(GPIO)接口 ；6)調(diào)試接口。由視頻切換電路4送來的VPO [O. . 7]視頻數(shù)據(jù)流和控制信號(hào)VCLK、VHS、VVS分別輸入壓縮芯片U13的輸入端，經(jīng)壓縮芯片U13壓縮處理后，通過壓縮芯片U13的HPI接口即腳輸出端輸出已壓縮的視頻數(shù)據(jù)流，經(jīng)可編程邏輯器件電路8輸入嵌入式處理器電路9，并通過嵌入式處理器電路9中的控制器(CPU)控制送往移動(dòng)硬盤進(jìn)行存儲(chǔ)。壓縮芯片U13外接有8MHz32-bit 6ns的SDRAM數(shù)據(jù)存儲(chǔ)器U14。晶體X6、電容和電阻內(nèi)部振蕩電路共同為壓縮芯片U13提供系統(tǒng)時(shí)鐘信號(hào)。經(jīng)電容濾波的+3. 3V電壓和+1. 4V電壓，分別為壓縮芯片U13和數(shù)據(jù)存儲(chǔ)器(SDRAM) U14提供電壓?？删幊踢壿嬈骷娐?產(chǎn)生整個(gè)系統(tǒng)需要的全部同步控制信號(hào)，接受嵌入式處理器電路9提供的控制信號(hào)和波形參數(shù)選擇信號(hào)?？删幊踢壿嬈骷酒琔15的時(shí)序嚴(yán)格，速度快，可編程性好，可將輸入的數(shù)據(jù)轉(zhuǎn)化為系統(tǒng)各芯片所需的8位、16位數(shù)據(jù)，通過可編程邏輯器件芯片U15實(shí)現(xiàn)了系統(tǒng)多部件接口的無縫連接，也為本視頻監(jiān)視記錄儀的功能擴(kuò)展和修改留有余地?？删幊踢壿嬈骷酒琔15共有98個(gè)I/O 口，通過編程可定義各接口的工作類型。嵌入式處理器電路9中控制器(CPU)的32位雙向數(shù)據(jù)D[0.. 31]從可編程邏輯器件芯片U15的輸入端輸入，地址信號(hào)A [O. . 21]由可編程邏輯器件芯片U15的地址信號(hào)輸入端輸入，10條控制信號(hào)從可編程邏輯器件芯片U15的控制信號(hào)輸入端輸入。可編程邏輯器件芯片U15的第5腳輸出系統(tǒng)總復(fù)位信號(hào)復(fù)位系統(tǒng)，給系統(tǒng)多部件提供復(fù)位信號(hào)。從可編程邏輯器件芯片U15的輸出端輸出的控制信號(hào)送往視頻切換電路4，用于控制視頻切換電路4。可編程邏輯器件芯片U15的控制信號(hào)輸出端輸出的控制信號(hào)送往視頻壓縮處理電路7。由可編程邏輯器件芯片U15的控制信號(hào)輸出端輸出的控制信號(hào)還用來控制硬盤存儲(chǔ)接口電路11，實(shí)現(xiàn)視頻數(shù)據(jù)的存儲(chǔ)。I_D[0. . 15]數(shù)據(jù)線與系統(tǒng)各板的數(shù)據(jù)線相連，用于實(shí)現(xiàn)功能控制和數(shù)據(jù)的讀寫。JPlO為標(biāo)準(zhǔn)的JTAG測(cè)試接口，實(shí)現(xiàn)對(duì)可編程邏輯器件芯片U15的在線編程和調(diào)試。電容電源濾波電容，給可編程邏輯器件芯片U15提供VCCIO電源。嵌入式處理器電路9是本視頻監(jiān)視記錄儀的管理指揮中心，主要作用是對(duì)系統(tǒng)中部件的初始化操作和控制、功能參數(shù)設(shè)置、網(wǎng)絡(luò)數(shù)據(jù)通信、信號(hào)數(shù)據(jù)存取、I/o設(shè)備信息處理等。嵌入式處理器電路9中有中央處理器芯片U16 ;數(shù)字存儲(chǔ)器U17 ；有程序存儲(chǔ)器U18 ;紅外收發(fā)模塊U19 ;有源晶振U20 ;復(fù)位芯片U21，中央處理器芯片U16為32位嵌入式處理器，它帶有以太網(wǎng)控制器，具有I2C總線接口，它的UART接口支持紅外傳輸模式并內(nèi)置IR收、發(fā)編解碼器；具有21個(gè)中斷源，其中有4個(gè)外部中斷源，內(nèi)置鎖相環(huán)(PLL)。中央處理器芯片U16外掛4MX32位SDRAM 數(shù)據(jù)存儲(chǔ)器U17 ;芯片U18和芯片U19為中央處理器芯片U16的程序存儲(chǔ)器，用于存放源程序和BOOT代碼，SDRAM數(shù)據(jù)存儲(chǔ)器U17、芯片U18與芯片U19共用數(shù)據(jù)總線XDATA[0..31]和地址總線ADDR[0..21]。中央處理器芯片U16的數(shù)據(jù)總線支持外部8位、16位和32位的數(shù)據(jù)寬度，由電路的邏輯電來決定。中央處理器芯片U16的nWBE[3:0]/DQM [3:0]為寫字節(jié)使能/SDRAM的數(shù)據(jù)輸入/輸出的屏蔽信號(hào)端，其中nWBEO與芯片U18和芯片U19相連，作為芯片U18、芯片U19的寫使能端。由于采用了 SDRAM數(shù)據(jù)存儲(chǔ)器U17，所以中央處理器芯片U16作為DQM [3:0]的信號(hào)與SDRAM數(shù)據(jù)存儲(chǔ)器U17的對(duì)應(yīng)信號(hào)相連。中央處理器芯片U16的nWBEO、nffBEl作為寫使信號(hào)輸出，與可編程邏輯器件電路8相應(yīng)的輸入相連。中央處理器芯片U16的作為SDRAM的時(shí)鐘使能信號(hào)與SDRAM數(shù)據(jù)存儲(chǔ)器U17的輸入端相連，U16的nSDCSO作為片選信號(hào)與SDRAM數(shù)據(jù)存儲(chǔ)器U17的輸入端相連，中央處理器芯片U16的使能信號(hào)輸出端作為寫使能信號(hào)與SDRAM數(shù)據(jù)存儲(chǔ)器U17的輸入端相連，中央處理器芯片U16的作為SDRAM的行、列地址鎖存信號(hào)與U17的輸入端相連。中央處理器芯片U16的nOE作為輸出使能端，分別與芯片U18的輸入端、芯片U19的輸入端相連，并同時(shí)作為輸出與可編程邏輯器件芯片U15的輸入端相連。中央處理器芯片U16的nRCS [5:0]為R0M/SRMA/FLASH的片選信號(hào)，分別與芯片U19的nRCSO和芯片U18的nRCSl相連，nRCS5作為輸出與可編程邏輯器件芯片U15的輸入端相連。中央處理器芯片U16的nECS [3:0]作為外部1/0片選信號(hào)，輸出到可編程邏輯器件芯片U15的輸入端。中央處理器芯片U16內(nèi)嵌一個(gè)可以以10M/100M的速率工作在半雙工或全雙工模式下的以太網(wǎng)控制器，該以太網(wǎng)控制器支持MII接口，該接口遵循IS0/IEC802-3中關(guān)于從MAC層中分離出物理層的媒體獨(dú)立層標(biāo)準(zhǔn)。中央處理器芯片U16的MII接口的信號(hào)線與網(wǎng)絡(luò)接口電路10中的輸入端；U22的輸入端相連。中央處理器芯片U16的系統(tǒng)時(shí)鐘信號(hào)輸出與SDRAM數(shù)據(jù)存儲(chǔ)器U17的輸入端相連，為SDRAM數(shù)據(jù)存儲(chǔ)器U17提供時(shí)鐘信號(hào)，同時(shí)作為輸出信號(hào)與可編程邏輯器件芯片U15的輸入端相連。中央處理器芯片U16的輸入端分別為I2C串行時(shí)鐘和I2C串行數(shù)據(jù)線，與視頻采集芯片U6的輸入端相連。U19為紅外收發(fā)模塊，用來接收紅外指令并傳送給中央處理器芯片U16的UARTO端口。中央處理器芯片U16的UATRl端口與J300對(duì)應(yīng)連接，J300為標(biāo)準(zhǔn)的DMIS接口。U20有源晶振，產(chǎn)生的振蕩頻率通過電阻R300進(jìn)入中央處理器芯片U16作為中央處理器芯片U16的系統(tǒng)時(shí)鐘信號(hào)。復(fù)位芯片U21產(chǎn)生的復(fù)位信號(hào)分別被送往中央處理器芯片U16和可編程邏輯器件芯片U15，U21為手動(dòng)中央處理器芯片U16與可編程邏輯器件芯片U15復(fù)位輸入端連接，SW300為復(fù)位按鍵，復(fù)位芯片U21有電源正極和負(fù)極供電端。JP30為標(biāo)準(zhǔn)的JTAG測(cè)試接口，與中央處理器芯片U16按標(biāo)準(zhǔn)要求相連，實(shí)現(xiàn)對(duì)中央處理器芯片U16的在線編程和調(diào)試。J301為系統(tǒng)功能擴(kuò)展連接器，輸出符合高層數(shù)據(jù)鏈路控制(HDLC)協(xié)議的信號(hào)。電容為電源濾波電路，為本電路板中的各IC提供電源供應(yīng)。中央處理器芯片U16的VDDP為芯片I/O電源正極供電端，VDDI即為芯片內(nèi)核電源正極供電端，VSSP即為芯片I/O電源地端，VSSI為芯片內(nèi)核電源地端。網(wǎng)絡(luò)接口電路10主要由以太網(wǎng)控制器(MAC)和物理層接口(PHY)兩部分組成。由于中央處理器芯片U16已內(nèi)嵌一個(gè)支持MII接口的以太網(wǎng)控制器,在半雙工模式下，該以太網(wǎng)控制器支持CSMA/⑶協(xié)議，在全雙工模式下支持IEEE802. 3MAC控制層協(xié)議。因此，中央處理器芯片U16內(nèi)部已包含了以太網(wǎng)MAC控制器，但并未提供PHY接口，因此要外接一片PHY芯片以提供以太網(wǎng)的接入通道。U22為單口 10M/100Mbps高速以太網(wǎng)PHY接口器件，它支持MII接口，可方便的與中央處理器芯片U16接口。接口器件U22的主要功能有物理編碼子層、物理媒體附件、雙絞線物理媒體子層、10BASW-TX編碼/解碼器和雙絞線媒體訪問單兀等。來自嵌入式處理器電路9的站管理時(shí)鐘信號(hào)(MDC)、站管理輸入輸出(MDI0)、發(fā)送數(shù)據(jù)(TXD0 TXD3)、發(fā)送使能(TXEN)、發(fā)送時(shí)鐘(TXCLK)、接收數(shù)據(jù)有效(RXDV)、接收數(shù)據(jù)(RXDO RXD3 )、接收時(shí)鐘(RXCLK)、沖突檢測(cè)(COL)、載波偵聽(CRS )、接收錯(cuò)誤信號(hào)(RXRE ) 與接口器件U22相連。接口器件U22的42腳輸入的復(fù)位信號(hào)來自于可編程邏輯器件芯片Ul5的輸出端。由接口器件U22外接晶體、電容、電阻和它內(nèi)部的PLL振蕩電路產(chǎn)生的25MHz時(shí)鐘信號(hào)與接口器件U22的輸入端相連。接口器件U22分別組成“全雙工顯示”電路、“連接顯示”電路、“ IOM連接/應(yīng)答顯示”電路、“ 100M連接/應(yīng)答顯示”電路和“沖突顯示”電路，同時(shí)這些電路共同組成接口器件U22的PHY地址，當(dāng)系統(tǒng)復(fù)位時(shí)，接口器件U22鎖存的初始狀態(tài)作為與控制器(CPU)管理接口通信的PHY地址。接口器件U22的接收輸入端，用于接口器件U22接收模式的選擇。接口器件U22的發(fā)送端，用于接口器件U22 LDPS模式的選擇。接口器件U22的協(xié)議模式輸入端，用于接口器件U22協(xié)議模式的選擇。接口器件U22的工作模式輸入端，用于接口器件U22工作模式的選擇。接口器件U22的速率輸入端，用于接口器件U22傳輸速率的選擇。接口器件U22接收輸入端和發(fā)送輸出端分別與網(wǎng)絡(luò)隔離變壓器FBl相連。接口器件U22信號(hào)的發(fā)送和接收通過網(wǎng)絡(luò)隔離變壓器與媒體接入端口J40 (RJ45)接口相連。J40為標(biāo)準(zhǔn)的傳輸媒體接入端口。+3. 3V電源經(jīng)電容和電感組成的濾波電路，分別輸出AVDD2 (U22的片內(nèi)PLL振蕩電路供電端)、AVDDl和AVDDO (U22片內(nèi)模擬電路供電端)、DVDD (U22芯片內(nèi)數(shù)字電路供電端)與接口器件U22相連，U22芯片其他電源輸入端直接與+3. 3V電源正極相連。U22的(AGND)接地端為片內(nèi)模擬電路接地端，(DGND)接地端為U22芯片的內(nèi)數(shù)字電路接地端。硬盤存儲(chǔ)接口電路11中包括接口平轉(zhuǎn)換芯片U24、線路緩沖驅(qū)動(dòng)器U25和標(biāo)準(zhǔn)IDE硬盤接口連接器COM4。U24的邏輯電平信號(hào)用于控制口線A端口、口線B端口的數(shù)據(jù)流方向和使能，它的輸入信號(hào)nGCS3和nOE來自可編程邏輯器件芯片U15的輸入端。來自可編程邏輯器件電路9的雙向數(shù)據(jù)總線I_D[0. . 15]與U24的口線A對(duì)應(yīng)連接，U24的口線B與標(biāo)準(zhǔn)IDE硬盤接口連接器COM4對(duì)應(yīng)的IODD相連。COM4硬盤復(fù)位信號(hào)輸入端來自可編程邏輯器件芯片U15。COM4的輸出端輸出的硬盤中斷請(qǐng)求信號(hào)INTRQ與可編程邏輯器件芯片U15相連，COM4輸出的數(shù)據(jù)輸出完成信號(hào)IORDY與可編程邏輯器件芯片U15的數(shù)據(jù)輸入端相連。由可編程邏輯器件芯片U15輸出端輸出的硬盤地址總線ADDROO ADDR02與U25相連，經(jīng)U25緩沖后從輸出DAO DA2地址信號(hào)送往COM4的輸入端，作為硬盤的地址信號(hào)線?？删幊踢壿嬈骷酒琔15輸出的控制信號(hào)nGCS2和nGCS3，分別與U25的使能端相連，經(jīng)U25產(chǎn)生硬盤的片選信號(hào)CSO和CS1，送往COM4的輸入端。由可編程邏輯器件電路9送來的nWE信號(hào)、nOE信號(hào)經(jīng)U25的輸入端輸入，從U25的輸出端輸出信號(hào)DI0W、信號(hào)DIOR給COM4的輸入端，用于硬盤寫有效和讀有效信號(hào)。LED15和電阻R900構(gòu)成硬盤工作狀態(tài)指示電路，由COM4大容量數(shù)據(jù)自動(dòng)采集和信號(hào)處理分析軟件(DASP)控制LED15的發(fā)光與熄滅。COM4分有5V電源正極輸入端和5V電源地端。本視頻監(jiān)視記錄儀的工作過程 在機(jī)車前后兩個(gè)駕駛室相應(yīng)的位置分別安裝成像設(shè)備I。列車運(yùn)行時(shí)，成像設(shè)備I采集機(jī)車行進(jìn)前方和后方I 2公里內(nèi)的路況的音頻視頻信息，并將采集到的音頻視頻信息輸入主機(jī)，主機(jī)對(duì)輸入的視頻信息進(jìn)行A/D轉(zhuǎn)換、對(duì)圖像畫面進(jìn)行穩(wěn)定處理、壓縮、記錄，并完成4路輸入信號(hào)的管理和D/A轉(zhuǎn)換，消除了在高速行駛的列車上拍攝遠(yuǎn)距離圖像的劇烈抖動(dòng)，再現(xiàn)的畫面清晰逼真，克服了由機(jī)械減震方法而不能達(dá)到高質(zhì)量畫面的缺陷。輸出I路音視頻信號(hào)和I路VGA信號(hào)送往顯示設(shè)備5進(jìn)行實(shí)時(shí)顯示。即時(shí)為駕駛員提供車行前方的路況，避免行車安全事故的發(fā)生。同時(shí)，主機(jī)還承擔(dān)著系統(tǒng)的控制、功能設(shè)置等任務(wù)。完成圖像實(shí)時(shí)顯示和移動(dòng)偵測(cè)時(shí)的報(bào)警提示，通過按動(dòng)“切換鍵”可進(jìn)行單、多畫面顯示的轉(zhuǎn)換，接通電源控制(先按下優(yōu)先)。編程盒(選件)主要用來設(shè)置產(chǎn)品的各項(xiàng)功能指標(biāo)，如系統(tǒng)參數(shù)設(shè)置、錄像參數(shù)設(shè)置、移動(dòng)偵測(cè)設(shè)置、網(wǎng)絡(luò)接口設(shè)置等。
權(quán)利要求1.一種軌道交通機(jī)車路況視頻監(jiān)視記錄儀，其特征在于，包括依次相連接的成像設(shè)備(I)、視頻采集電路(2)、DSP圖像穩(wěn)定處理電路(3)、視頻切換電路(4)、視頻壓縮處理電路(7)、可編程邏輯器件電路(8)、嵌入式處理器電路(9)、網(wǎng)絡(luò)接口電路(10)和硬盤存儲(chǔ)接口電路(11);嵌入式處理器電路(9)分別與視頻壓縮處理電路(7)和視頻采集電路(2)相連接；可編程邏輯器件電路(9)分別與視頻采集電路(2)、視頻切換電路(4)、網(wǎng)絡(luò)接口電路(10)和硬盤存儲(chǔ)接口電路(11)相連接；視頻切換電路(4)還分別與視頻采集電路(2)和嵌入式處理器電路(9)信號(hào)連接；視頻切換電路(4)與視頻編碼器(6)相連接，視頻編碼器(6)與顯示設(shè)備(5)相連接。
2.根據(jù)權(quán)利要求所述的視頻監(jiān)視記錄儀，其特征在于，該視頻監(jiān)視記錄儀還包括電源(12)，電源(12)分別與視頻采集電路(2)、DSP圖像穩(wěn)定處理電路(3)、視頻切換電路(4)、視頻壓縮處理電路(7)、可編程邏輯器件電路(8)、嵌入式處理器電路(9)、網(wǎng)絡(luò)接口電路(10)和硬盤存儲(chǔ)接口電路(11)相連接。
3.根據(jù)權(quán)利要求I所述的視頻監(jiān)視記錄儀，其特征在于，所述的成像設(shè)備(I)采用激光夜視攝像機(jī)。
專利摘要本實(shí)用新型公開了一種軌道交通機(jī)車路況視頻監(jiān)視記錄儀，包括依次相連接的成像設(shè)備、視頻采集電路、DSP圖像穩(wěn)定處理電路、視頻切換電路、視頻壓縮處理電路、可編程邏輯器件電路、嵌入式處理器電路、網(wǎng)絡(luò)接口電路和硬盤存儲(chǔ)接口電路；嵌入式處理器電路分別與視頻壓縮處理電路和視頻采集電路相連接；可編程邏輯器件電路分別與視頻采集電路、視頻切換電路、網(wǎng)絡(luò)接口電路和硬盤存儲(chǔ)接口電路相連接；視頻切換電路還分別與視頻采集電路和嵌入式處理器電路信號(hào)連接；視頻切換電路與視頻編碼器相連接，視頻編碼器與顯示設(shè)備相連接。即時(shí)為駕駛員提供清晰穩(wěn)定的前方路況的圖像，消除行車安全事故。
文檔編號(hào)H04N5/21GK202374394SQ20112055098
公開日2012年8月8日 申請(qǐng)日期2011年12月26日 優(yōu)先權(quán)日2011年12月26日
發(fā)明者陳浩然 申請(qǐng)人:陳浩然