專利名稱：半導(dǎo)體封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在半導(dǎo)體封裝中的輸入匹配。
背景技術(shù)：
圖4示出了 MOP-1C (混頻器、振蕩器、PLL-1C)的框圖，被用作衛(wèi)星廣播接收的LNB(低噪聲阻擋轉(zhuǎn)換器)。圖4所示的M0P-1C10包括RF輸入端子RFIN、帶通濾波器1、RF放大器2、混頻電路3、VCO (電壓受控振蕩器)4、IF放大器5以及IF輸出端子IF0UT。被衛(wèi)星廣播接收天線接收到的高頻信號被輸入到RF輸入端子RFIN。帶通濾波器I使高頻信號的頻率成分中除了預(yù)定頻帶之外的那些成分衰減。已通過帶通濾波器I的高頻信號被RF放大器2放大，并且被輸入到混頻電路3。VC04是未示出的PLL回路的一部分，并且將本機振蕩信號輸出到混頻電路3。10.7到12.7GHz的高頻信號通過混頻電路3與9.75GHz到10.6GHz的本機振蕩信號混合，并且被降頻轉(zhuǎn)換成950MHz到2.15GHz的中頻信號。然后，該中頻信號被IF放大器5放大，并且被從IF輸出端子IFOUT中輸出。如上所述的MOP-1C被封裝。圖5A和5B分別示出了常規(guī)典型的QFN(四方扁平無引線封裝)封裝的接合導(dǎo)線設(shè)計的示例的頂視圖和底視圖。圖5A和5B所示的QFN封裝Ql包括M0P-1C10、管芯接合引線框11以及引線端子。管芯接合引線框11是由管芯接合區(qū)域以及與該管芯接合區(qū)域結(jié)為整體的引線框構(gòu)成。M0P-1C10是半導(dǎo)體集成電路芯片，用糊劑將M0P-1C10粘合到管芯接合引線框11的管芯接合區(qū)域。24個引線端子排列在該管芯接合區(qū)域周圍。第2到第5引腳、第8到第11引腳、第14到第17引腳以及第20到第23引腳都是與管芯接合引線框11分開的引線端子。用于接地的第I引腳、第6引腳、第7引腳、第12引腳、第13引腳、第18引腳、第19引腳以及第24引腳是作為管芯接合引線框11的引線框而形成的引線端子。M0P-1C10的端子被接合到這些引線端子。M0P-1C10的接地端子的一部分被向下接合到管芯接合引線框11的管芯接合區(qū)域。第20引腳是高頻信號輸入引線端子，被接合到M0P-1C10的RF輸入端子RFIN ;第11引腳是中頻信號輸出引線端子，被接合到M0P-1C10的IF輸出端子IF0UT。微帶狀線接線在模塊基板中被連接到第20引腳(第20引腳是高頻信號輸入引線端子)，該微帶狀線接線排列成與上述接地區(qū)域相鄰，使得高頻特征被最大化，由此，與第20引腳相鄰的第19引腳和第21引腳最好被用于接地。此外，通常，接地接合導(dǎo)線(第19引腳和第21引腳)被直接連接到引線端子，使得它們與高頻信號輸入接合導(dǎo)線(第20引腳)并聯(lián)，并且不被向下接合。為了獲得有足夠強度的引線端子，封裝的四個角處的引線端子(第I引腳、第24引腳、第6引腳、第7引腳、第12引腳、第13引腳、第18引腳以及第19引腳)是作為與管芯接合引線框11的管芯接合區(qū)域結(jié)為整體的引線框而形成的。此處，為了使高頻性能最大化，有必要在M0P-1C10中提供一輸入匹配電路。例如，專利文獻I提出了一種高頻匹配電路，其中考慮了用于將IC的螺旋電感器與傳輸線路相連接的接合導(dǎo)線的電感。作為高頻寬帶輸入匹配技術(shù)的示例，非專利文獻I提出了一種具有3段ChebyshevLC帶通濾波器的LNA (低噪聲放大器)。該LNA對應(yīng)于圖4所示MOP-1ClO的一部分，該部分形成有帶通濾波器I和RF放大器2。圖6A示出了在非專利文獻I中提出的LNA的配置。圖6A所示的LNA包括電感器L1、L2、Lg、Ls和L1、電容器Cl、C2和Cp、電阻器Rl以及MOS晶體管M1、M2。在它們之中，一種3段Chebyshev LC帶通濾波器BI是由電感器L1、L2、Lg和Ls、電容器Cl、C2和Cp以及MOS晶體管Ml構(gòu)成的。高頻信號從由高頻信號源Vs和電阻器Rs所構(gòu)成的50 Ω信號源被輸入到上述3段Chebyshev LC帶通濾波器BI。電感器LI的一端被連接到電阻器RS的一端；電感器LI的另一端被連接到電容器Cl的一端。電容器Cl的另一端被連接到電感器Lg的一端；電感器Lg的另一端被連接到MOS晶體管Ml的柵極。電容器C2和電感器L2被并聯(lián)地連接到電容器Cl和電感器Lg的連接點；偏置電壓Vbias被施加到電容器C2和電感器L2。電容器Cp的一端被連接到電感器Lg與MOS晶體管Ml的柵極的連接點；電容器Cp的另一端被連接到MOS晶體管Ml的源極與電感器Ls的一端的連接點。電感器Ls的另一端被連接成接地。MOS晶體管Ml的漏極被連接到MOS晶體管M2的源極。電阻器Rl和電感器LI被串聯(lián)地連接到MOS晶體管M2的漏極；電源電壓Vdd被施加到電感器LI。電源電壓Vdd也被施加到MOS晶體管M2的柵極。從MOS晶體管M2的漏極與電阻器Rl的連接點，輸出了一輸出電壓Vout。圖6B示出了上述3段Chebyshev LC帶通濾波器BI的等價電路。電感器Lg和電感器Ls被連接；到它們的連接點，連接著MOS晶體管Ml的柵極-漏極寄生電容器Cgd的一端；柵極-漏極寄生電容器Cgd的另一端被連接成接地。其電容等于電容器Cp的電容與MOS晶體管Ml的柵極與源極之間的電容之和的電容器的一端被連接到電感器Ls的一端。到其電容等于電容器Cp的電容與MOS晶體管Ml的柵極與源極之間的電容之和的電容器的另一端，連接著一電阻器的一端，該電阻器的電阻值等于MOS晶體管Ml的截止頻率cot與電感器Ls的電感的乘積；該電阻器的另一端被連接成接地。圖7示出了一種3段Chebyshev LC帶通濾波器的電路設(shè)計的示例,用于在IOGHz頻帶中實現(xiàn)寬帶輸入匹配。圖7所示的3段Chebyshev LC帶通濾波器BlO包括電感器L1、L2和L3、電容器Cl、C2和C3以及電阻器R1。各個電路元件的電路常數(shù)如下:L1=1.67nH，Cl=0.1lpF, L2=0.18nH, C2=lpF，L3=l.67nH, C3=0.1lpF,并且 Rl=50 Ω。高頻信號從高頻信號源Vs經(jīng)過電阻器Rs被輸入到3段Chebyshev LC帶通濾波器BlO。電感器LI的一端被連接到電阻器Rs的一端；電感器LI的另一端被連接到電容器Cl的一端。電容器Cl的另一端與電感器L3的一端相連接；到它們的連接點，并聯(lián)地連接著電容器C2和電感器L2。電容器C2和電感器L2被連接成接地。電容器C3的一端被連接到電感器L3的另一端；電阻器Rl的一端被連接到電容器C3的另一端。電阻器Rl的另一端被連接成接地。圖8示出了按上文所述配置的3段Chebyshev LC帶通濾波器BlO的功率反射系數(shù)特征與增益特征的仿真結(jié)果。
相關(guān)的文獻 專利文獻專利文獻I JP-A-H6-85593 非專利文獻非專利文獻1:Andrea Bevilacqua 的“An Ultrawideband CMOS Low-NoiseAmplifier for3.1 - 10.6-GHz Wireless Receivers”，IEEE 固體電路期刊，第 39 卷,第 12號，2004年12月。

發(fā)明內(nèi)容
本發(fā)明要解決的問題然而，在圖5A所示的常規(guī)QFN封裝的配置中，存在下列問題。圖9示出了在常規(guī)QFN封裝中的LNA的接合。M0P-1C10的RF輸入端子RFIN被連接到位于M0P-1C10中的LNA6的輸入匹配電路的輸入。用接合導(dǎo)線Wr將該RF輸入端子RFIN接合到引線端子LT20，該引線端子LT20是第20引腳(圖5A)。從高頻信號源Vs，通過電阻器Rs、引線端子LT20、接合導(dǎo)線Wr以及RF輸入端子RFIN，將高頻信號輸入到LNA6。M0P-1C10的接地端子⑶1、⑶2、⑶3是LNA6的輸入匹配電路的接地連接端子。用接合導(dǎo)線Wgl、Wg2、Wg3將接地端子⑶1、⑶2、⑶3分別接合到引線端子LT19、LT21、LT22，而引線端子LT19、LT21、LT22就是第19引腳、第21引腳、第22引腳(圖5A)。引線端子LT19、LT21、LT22被連接成接地。此處，因為在圖5A所示的接合排布中，從引線端子LT20 (即第20引腳)延伸到RF輸入端子RFIN的接合導(dǎo)線Wr是很長的，所以由于接合導(dǎo)線Wr的寄生電感的影響而不利地產(chǎn)生了輸入失配和增益下降。同樣，因為用于接地的接合導(dǎo)線Wgl、Wg2、Wg3是很長的，所以由于接合導(dǎo)線Wgl、Wg2、Wg3的寄生電感的影響而不利地產(chǎn)生了輸入失配和增益下降。考慮到上述諸多問題，本發(fā)明的目的是提供一種半導(dǎo)體封裝，它可以減小接合導(dǎo)線的寄生電感并由此產(chǎn)生令人滿意的高頻特征。
解決問題的手段為了實現(xiàn)上述目的，根據(jù)本發(fā)明，提供了一種半導(dǎo)體封裝，它包括:具有輸入匹配電路的半導(dǎo)體集成電路芯片，高頻信號被輸入到該輸入匹配電路，并且該輸入匹配電路被安排在管芯接合區(qū)域中；以及被安排在該管芯接合區(qū)域的周圍的引線端子，并且其中，用接合導(dǎo)線將半導(dǎo)體集成電路芯片的端子連接到所述引線端子，其中，半導(dǎo)體集成電路芯片被安排在一位置處，該位置從所述管芯接合區(qū)域的中心部分向高頻輸入端子一側(cè)移動和/或向接地端子一側(cè)移動，該高頻輸入端子是用于將高頻信號輸入到該輸入匹配電路的引線端子，該接地端子是用于該輸入匹配電路的接地連接的引線端子。在這種配置中，有可能減小高頻輸入端子和/或接地端子的接合導(dǎo)線的長度，以減小這些接合導(dǎo)線的寄生電感并實現(xiàn)令人滿意的高頻特征。較佳地，在上述配置中，在半導(dǎo)體集成電路芯片移動的方向上，提供了與管芯接合區(qū)域一體地形成的接地端子。在這種配置中，通過使向下接合的接合導(dǎo)線連到上述接地端子，有可能增大半導(dǎo)體集成電路芯片的移動的量。較佳地，在上述配置的任一種配置中，在封裝的四個角的至少一個角中，提供了與管芯接合區(qū)域一體地形成的兩個引線端子，并且在其余的角中，提供了與管芯接合區(qū)域一體地形成的一個引線端子以及與管芯接合區(qū)域分開地形成的一個引線端子。在該配置中，有可能獲得強度足夠大的引線端子，也有可能增大該封裝中的有效端子的數(shù)目。
較佳地,在上述配置的任一種配置中，將半導(dǎo)體集成電路芯片中用于輸入匹配電路的接地連接的端子連接到上述接地端子的接合導(dǎo)線的數(shù)目是2個或更多。在這種配置中，有可能減小因接合導(dǎo)線而導(dǎo)致的接地阻抗，并由此改善高頻增益特征和NF (噪聲指數(shù))。較佳地，在上述配置的任一種配置中，在該封裝的四個角中提供了用于接地連接的引線端子，并且在半導(dǎo)體集成電路芯片的四個角中提供了用于接地連接的端子。在這種配置中，就基板的安裝與排布而言，最好在封裝的四個角中提供用于接地連接的引線端子，并且因為在半導(dǎo)體集成電路芯片的四個角中提供了接地端子，所以有可能很容易地執(zhí)行這些接合導(dǎo)線的排布。較佳地，在上述配置的任一種配置中，輸入匹配電路的電路元件的電路常數(shù)被設(shè)置，使得通過輸入匹配部分的輸入匹配實現(xiàn)了最佳高頻特征，該輸入匹配部分包括在輸入匹配電路中的高頻輸入端子的接合導(dǎo)線作為電感器。在該配置中，有可能減小串聯(lián)連接到高頻輸入端子的接合導(dǎo)線的輸入匹配電路的電感器的尺寸或者除去該電感器。因此，有可能減小半導(dǎo)體集成電路芯片的尺寸和成本。因此，有可能用便宜的封裝來改善高頻特征。較佳地，在該配置中，輸入匹配電路是帶通濾波器。在該配置中，有可能形成包括高頻輸入端子的接合導(dǎo)線的帶通濾波器，并由此在高頻寬帶中實現(xiàn)輸入匹配。較佳地，在上述配置的任一種配置中，提供了中頻輸出端子，它是用于輸出中頻信號的引線端子，該中頻信號是通過轉(zhuǎn)換經(jīng)高頻輸入端子而輸入的高頻信號的頻率而獲得的，并且該高頻輸入端子與該中頻輸出端子被安排在該封裝的相反的兩側(cè)。在這種配置中，有可能減小在輸入與輸出之間的接合導(dǎo)線的耦合。較佳地，在上述配置的任一種配置中，半導(dǎo)體集成電路芯片包括LNA (低噪聲放大器)，該LNA具有輸入匹配電路和/或含輸入匹配電路的混頻電路，并且該半導(dǎo)體封裝是一種廣播接收設(shè)備。在該配置中，有可能改善該廣播接收設(shè)備的高頻特征。
本發(fā)明的有益效果通過使用本發(fā)明的半導(dǎo)體封裝，有可能減小接合導(dǎo)線的寄生電感，并由此產(chǎn)生令人滿意的聞頻特征。


圖1A是根據(jù)本發(fā)明第一實施例的QFN封裝的接合導(dǎo)線設(shè)計的示例的頂視 圖1B是根據(jù)本發(fā)明第一實施例的QFN封裝的接合導(dǎo)線設(shè)計的示例的底視 圖2是根據(jù)本發(fā)明第二實施例的QFN封裝的接合導(dǎo)線設(shè)計的示例的頂視 圖3是根據(jù)本發(fā)明第三實施例的LC帶通濾波器的配置的 圖4是MOP-1C的框 圖5A是常規(guī)QFN封裝的接合導(dǎo)線設(shè)計的示例的頂視 圖5B是常規(guī)QFN封裝的接合導(dǎo)線設(shè)計的示例的底視 圖6A示出了在非專利文獻I中提出的LNA的配置的 圖6B示出了一種3段Chebyshev LC帶通濾波器的等價電路圖； 圖7示出了一種3段Chebyshev LC帶通濾波器的電路設(shè)計的示例的圖,用于在IOGHz頻帶中實現(xiàn)寬帶輸入匹配；
圖8示出了圖7所示的3段Chebyshev LC帶通濾波器的仿真結(jié)果的圖；以及 圖9示出了在常規(guī)QFN封裝中的LNA的接合的圖。
具體實施例方式在下文中將參考附圖描述本發(fā)明的各個實施例。圖1A和IB分別示出了根據(jù)本發(fā)明第一實施例的QFN封裝的接合導(dǎo)線設(shè)計的示例的頂視圖和底視圖。圖1A和IB所示的QFN封裝QlOO包括M0P-1C12、管芯接合引線框13以及引線端子。管芯接合引線框13由管芯接合區(qū)域以及與該管芯接合區(qū)域結(jié)為整體的引線框構(gòu)成。M0P-1C12是半導(dǎo)體集成電路芯片，用糊劑將M0P-1C12粘合到管芯接合引線框13的管芯接合區(qū)域。24個引線端子排列在該管芯接合區(qū)域周圍。第2到第6引腳、第8到第11引腳、第13到第17引腳、第20引腳以及第22到第24引腳都是與管芯接合引線框13分開的引線端子。用于接地的第I引腳、第7引腳、第12引腳、第18引腳、第19引腳以及第21引腳是作為管芯接合引線框13的引線框而形成的引線端子。M0P-1C12的端子被接合到這些引線端子。M0P-1C12的接地端子的一部分被向下接合到管芯接合引線框13的管芯接合區(qū)域。M0P-1C12被安排在一位置處，該位置從管芯接合引線框13的管芯接合區(qū)域的中心部分朝著第18到第22引腳緊密地排布的區(qū)域(即在X軸方向上，圖1A的左/右方向)移動。M0P-1C12的RF輸入端子用于將高頻信號輸入到設(shè)置在M0P-1C12中的LNA(未示出)的輸入匹配電路，該RF輸入端子被接合到用于高頻信號的輸入的第20引腳。M0P-1C12的接地端子用于上述輸入匹配電路的接地連接，這些接地端子被接合到用于接地連接的第18、第19、第21和第22引腳。因為M0P-1C12移動了，所以有可能減小用于高頻信號的輸入的第20引腳的接合導(dǎo)線的長度以及用于接地連接的第18、第19、第21和第22引腳的接合導(dǎo)線的長度，其結(jié)果是寄生電感可以被減小到大約0.5nH。由此，有可能改善輸入匹配的狀態(tài)，并由此改善高頻增益特征。第21引腳的引線端子是作為與管芯接合引線框13的管芯接合區(qū)域結(jié)為整體的引線框而形成的，由此，使向下接合的接合導(dǎo)線連到該引線端子。由此，有可能增大M0P-1C12的移動的量。在上述封裝的四個角之一中，第18引腳和第19引腳的兩個引線端子是作為與向下接合區(qū)域結(jié)為整體的引線框而形成的；在其余三個角中，第I引腳、第7引腳和第12引腳中的每一個引腳只有一個引線端子是作為與向下接合區(qū)域結(jié)為整體的引線框而形成的。由此，與圖5A的常規(guī)引腳相比，有可能獲得強度足夠大的引線端子，并且也有可能使第24引腳、第6引腳以及第13引腳很有效。換句話說，有可能增大在該封裝中的有效端子的數(shù)目。因為M0P-1C12中用于輸入匹配電路的接地連接的接地端子被接合到第18、第19、第21和第22引腳，并由此減小了兩個或更多個接合導(dǎo)線的長度，所以有可能更多地減小了因接合導(dǎo)線的寄生電感而導(dǎo)致的接地阻抗，并由此改善了高頻增益特征和NF (噪聲指數(shù))。第I引腳、第7引腳、第12引腳、第18引腳和第19引腳(它們是用于接地連接的引線端子)被安排在上述封裝的四個角中的原因在于:就基板的安裝與排布而言，這是較佳的。換句話說，熱應(yīng)力被最密集地施加于上述封裝的四個角，即使上述封裝的四個角中的引腳之一的焊接結(jié)合界面因熱應(yīng)力而破損，若其它引腳的結(jié)合被維持，則有可能至少防止故障。此外，因為在M0P-1C12的四個角的每一個角中提供了兩個接地端子，所以有可能很容易地執(zhí)行上述接合導(dǎo)線的排布。第20引腳(它是用于高頻信號的輸入的引線端子)與第11引腳(它是用于中頻信號的輸出的引線端子)被安排在上述封裝的相反兩側(cè)。由此，有可能減小在輸入與輸出之間的接合導(dǎo)線的耦合。第22引腳和第15引腳(它們是用于接地連接的引線端子)被獨立地提供以用于LNA和VCO ;為了讓它們能夠被用于除了接地連接以外的應(yīng)用，當(dāng)這些引腳被故意改變時，它們并不作為與管芯接合區(qū)域結(jié)為整體的引線框而被提供，而是作為與管芯接合引線框13分開的引線端子而被提供。圖2示出了根據(jù)本發(fā)明第二實施例的QFN封裝的接合導(dǎo)線設(shè)計的示例的頂視圖。在圖2所示的QFN封裝Q200中，M0P-1C12被安排在一位置處，該位置從管芯接合引線框13的管芯接合區(qū)域的中心部分朝著第18到第22引腳緊密地排布的區(qū)域(即不僅在X軸方向(圖2的左/右方向)上，還在Y軸方向(圖2的上/下方向)上)移動。由此，有可能更多地減小將用于高頻信號輸入的第20引腳接合到M0P-1C12的RF輸入端子的接合導(dǎo)線的長度，并由此更多地減小寄生電感?，F(xiàn)在將描述本發(fā)明的第三實施例。圖3示出了根據(jù)本發(fā)明第三實施例的LC帶通濾波器的配置。具有LC帶通濾波器BlOO的M0P-1C12被安排在一位置，該位置從管芯接合區(qū)域的中心部分像第一實施例或第二實施例所描述的那樣移動。LC帶通濾波器BlOO的配置與上文所描述的常規(guī)的3段Chebyshev LC帶通濾波器BI (圖6B)的配置相同。盡管用于將M0P-1C12的RF輸入端子RFIN接合到引線端子LT20 (它是第20引腳)的接合導(dǎo)線被視為電感器Llb，但是LC帶通濾波器BlOO的各個電路元件的電路常數(shù)被設(shè)置成使得最佳高頻特征可通過LC帶通 濾波器(輸入匹配部分)的輸入匹配而實現(xiàn)，該LC帶通濾波器包括在LC帶通濾波器BlOO中的電感器Lib。由此，有可能減小串聯(lián)地連接到該電感器Llb的M0P-1C12的電感器Lla的尺寸或者除去該電感器Lla。因此，有可能減小M0P-1C12的尺寸和成本，其結(jié)果是有可能在便宜的封裝中實現(xiàn)寬帶輸入匹配。盡管上文已經(jīng)描述了本發(fā)明的多個實施例，但是在不背離本發(fā)明的精神的情況下各種修改有可能存在于多個實施例中。例如，LNA并不限于使用MOS晶體管的LNA。盡管在上述實施例中已經(jīng)描述了 IC芯片具有LNA的示例，但是在混頻電路位于第一行的配置中，該混頻電路的輸入匹配電路可以位于IC芯片中。
工業(yè)實用性通常，本發(fā)明可用于電子器件的半導(dǎo)體封裝中。
附圖標(biāo)記列表I低通濾波器
2RF放大器
3混頻電路
4VCO5IF放大器
6LNA
10MOP-1C
11管芯接合引線框
12MOP-1C
13管芯接合引線框QljQlOO, Q200QFN 封裝
BI, BIO, BlOO3 段 Chebyshev LC 帶通濾波器
權(quán)利要求
1.一種半導(dǎo)體封裝，包括:具有輸入匹配電路的半導(dǎo)體集成電路芯片，高頻信號被輸入到所述輸入匹配電路，并且所述輸入匹配電路被安排在管芯接合區(qū)域中；以及被安排在所述管芯接合區(qū)域的周圍的引線端子，并且其中，用接合導(dǎo)線將所述半導(dǎo)體集成電路芯片的端子連接到所述引線端子， 其中，所述半導(dǎo)體集成電路芯片被安排在一位置處，所述位置從所述管芯接合區(qū)域的中心部分向高頻輸入端子一側(cè)移動和/或向接地端子一側(cè)移動，所述高頻輸入端子是用于將高頻信號輸入到所述輸入匹配電路的引線端子，所述接地端子是用于所述輸入匹配電路的接地連接的引線端子。
2.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于: 在所述半導(dǎo)體集成電路芯片移動的方向上，提供了與所述管芯接合區(qū)域一體地形成的接地端子。
3.如權(quán)利要求1或2所述的半導(dǎo)體封裝，其特征在于: 在所述封裝的四個角的至少一個角中，提供了與所述管芯接合區(qū)域一體地形成的兩個引線端子，并且 在其余的角中，提供了與所述管芯接合區(qū)域一體地形成的一個引線端子以及與所述管芯接合區(qū)域分開地形成的一個引線端子。
4.如權(quán)利要求1到3中任一項所述的半導(dǎo)體封裝，其特征在于: 將所述半導(dǎo)體集成電路芯片中用于所述輸入匹配電路的接地連接的端子連接到所述接地端子的接合導(dǎo)線的數(shù)目是2個或更多。
5.如權(quán)利要求1到4中任一項所述的半導(dǎo)體封裝，其特征在于: 在所述封裝的四個角中提供了用于接地連接的引線端子，并且在所述半導(dǎo)體集成電路芯片的四個角中提供了用于接地連接的端子。
6.如權(quán)利要求1到5中任一項所述的半導(dǎo)體封裝，其特征在于: 所述輸入匹配電路的電路元件的電路常數(shù)被設(shè)置，使得通過輸入匹配部分的輸入匹配實現(xiàn)了最佳高頻特征，所述輸入匹配部分包括在所述輸入匹配電路中的高頻輸入端子的接合導(dǎo)線作為電感器。
7.如權(quán)利要求6所述的半導(dǎo)體封裝，其特征在于: 所述輸入匹配電路是帶通濾波器。
8.如權(quán)利要求1到7中任一項所述的半導(dǎo)體封裝，其特征在于: 提供了中頻輸出端子，它是用于輸出中頻信號的引線端子，所述中頻信號是通過轉(zhuǎn)換經(jīng)所述高頻輸入端子而輸入的高頻信號的頻率而獲得的，并且所述高頻輸入端子與所述中頻輸出端子被安排在所述封裝的相反的兩側(cè)。
9.如權(quán)利要求1到8中任一項所述的半導(dǎo)體封裝，其特征在于: 所述半導(dǎo)體集成電路芯片包括LNA (低噪聲放大器)，所述LNA具有所述輸入匹配電路和/或含有所述輸入匹配電路的混頻電路，并且所述半導(dǎo)體封裝是一種廣播接收設(shè)備。
全文摘要
一種半導(dǎo)體封裝包括具有輸入匹配電路的半導(dǎo)體集成電路芯片，高頻信號被輸入到該輸入匹配電路，并且該輸入匹配電路被安排在管芯接合區(qū)域中；以及被安排在該管芯接合區(qū)域的周圍的引線端子，并且其中，用接合導(dǎo)線將半導(dǎo)體集成電路芯片的端子連接到所述引線端子。在該半導(dǎo)體封裝中，半導(dǎo)體集成電路芯片被安排在一位置處，該位置從所述管芯接合區(qū)域的中心部分向高頻輸入端子一側(cè)移動和/或向接地端子一側(cè)移動，該高頻輸入端子是用于將高頻信號輸入到該輸入匹配電路的引線端子，該接地端子是用于該輸入匹配電路的接地連接的引線端子。
文檔編號H04B1/18GK103210487SQ201180054709
公開日2013年7月17日 申請日期2011年2月2日 優(yōu)先權(quán)日2010年11月15日
發(fā)明者幸谷真人 申請人:夏普株式會社