專利名稱：實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備、方法及主從切換方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信設(shè)備的監(jiān)控管理的技術(shù)領(lǐng)域，尤其涉及實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備、方法及主從切換方法。
背景技術(shù)：
隨著網(wǎng)絡(luò)普及度越來越高，網(wǎng)絡(luò)數(shù)據(jù)量越來越大，網(wǎng)絡(luò)通信設(shè)備也越來越復(fù)雜，目前省、市乃至國(guó)家數(shù)據(jù)中心的通信設(shè)備基本上都采用機(jī)架式通信設(shè)備，以提高數(shù)據(jù)轉(zhuǎn)發(fā)能力和系統(tǒng)可靠性。機(jī)架式通信設(shè)備如路由器、交換機(jī),一般由主控卡(MPU)、交換卡(SFU)和多個(gè)線卡(LPU)協(xié)同工作。線卡負(fù)責(zé)線卡內(nèi)接口的數(shù)據(jù)轉(zhuǎn)發(fā)，交換卡負(fù)責(zé)線卡間的數(shù)據(jù)轉(zhuǎn)發(fā)，主控卡負(fù)責(zé)各張板卡的管理控制，包括數(shù)據(jù)轉(zhuǎn)發(fā)路徑的控制、工作狀態(tài)監(jiān)控、程序加載
坐寸ο現(xiàn)有傳輸管理數(shù)據(jù)的方法是:如圖6所示，將主控卡、線卡、交換卡的中央處理單元CPU引出相同的總線，通過背板掛在一個(gè)總線上，專門用于傳輸管理數(shù)據(jù)，因?yàn)榘蹇ㄩg的連接信號(hào)是稀缺資源，因此，這樣的總線一般選用線數(shù)少的總線，如兩線式串行總線I2C，主控卡CPU的I2C接口，引出I2C總線，與被管理板卡CPU的I2C接口相連，采用串行輪詢的方式傳輸管理數(shù)據(jù)，但這種傳輸方法不利于主控卡與各個(gè)被管理板卡之間數(shù)據(jù)的并行處理和實(shí)時(shí)交互。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出一種實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備，可實(shí)現(xiàn)主控卡與各板卡之間管理數(shù)據(jù)的實(shí)時(shí)交互和并行處理，有效提高數(shù)據(jù)轉(zhuǎn)發(fā)效率。

本發(fā)明還提出一種實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備，可實(shí)現(xiàn)主控卡與各板卡之間管理數(shù)據(jù)的實(shí)時(shí)交互和并行處理，有效提高數(shù)據(jù)轉(zhuǎn)發(fā)效率。本發(fā)明的另一目的是提出一種實(shí)現(xiàn)帶外監(jiān)控管理的方法，可實(shí)現(xiàn)主控卡與各板卡之間管理數(shù)據(jù)的實(shí)時(shí)交互和并行處理，有效提高數(shù)據(jù)轉(zhuǎn)發(fā)效率。本發(fā)明還有一個(gè)目的是提出一種主從切換的方法，可實(shí)現(xiàn)主從切換時(shí)管理數(shù)據(jù)的實(shí)施傳遞，有效提聞主從切換的效率。為達(dá)到上述目的，本發(fā)明實(shí)施例的技術(shù)方案是這樣實(shí)現(xiàn)的:一種實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備，包括一個(gè)主控卡和由至少一個(gè)交換卡和至少一個(gè)線卡組成的被管理板卡，所述主控卡包含有現(xiàn)場(chǎng)可編程門陣列FPGA，所述每個(gè)被管理板卡包含有一個(gè)單片機(jī)；所述主控卡的FPGA通過擴(kuò)展出的本地總線local bus與主控卡的中央處理單元CPU的local bus接口相連，所述主控卡的FPGA通過其IO接口仿真出對(duì)應(yīng)數(shù)量的通用異步收發(fā)器UART總線與所述每個(gè)被管理板卡的單片機(jī)相連；所述主控卡的FPGA，用于通過local bus接收來自主控卡的CPU的管理命令，并將其通過UART總線轉(zhuǎn)發(fā)至對(duì)應(yīng)的所述被管理板卡的單片機(jī)；通過UART總線接收來自所述被管理板卡的單片機(jī)的管理響應(yīng)命令，發(fā)送到主控卡的CPU ；所述被管理板卡的單片機(jī)，用于通過UART接口接收來自所述主控卡的FPGA的管理命令；并通過UART接口發(fā)送管理響應(yīng)命令至所述主控卡的FPGA。一種實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備，包括:一個(gè)主用主控卡、以及由一個(gè)備用主控卡、至少一個(gè)交換卡和至少一個(gè)線卡組成的被管理板卡，所述主用主控卡包含有現(xiàn)場(chǎng)可編程門陣列FPGA，所述每個(gè)被管理板卡包含有一個(gè)單片機(jī)；所述主用主控卡的FPGA通過擴(kuò)展出的本地總線local bus與主用主控卡的CPU的local bus接口相連，所述主用主控卡的FPGA通過其IO接口仿真出對(duì)應(yīng)數(shù)量的UART總線與所述每個(gè)被管理板卡的單片機(jī)相連；所述主用主控卡的FPGA,用于通過local bus接收來自主用主控卡的CPU的管理命令，并將其通過UART總線轉(zhuǎn)發(fā)至對(duì)應(yīng)的所述被管理板卡的單片機(jī)；通過UART總線接收來自所述被管理板卡的單片機(jī)的管理響應(yīng)命令，發(fā)送到主用主控卡的CPU ；所述被管理板卡的單片機(jī)，用于通過UART接口接收來自所述主用主控卡的FPGA的管理命令；并通過UART接口發(fā)送管理響應(yīng)命令至所述主用主控卡的FPGA。一種實(shí)現(xiàn)帶外監(jiān)控管理的方法，應(yīng)用在機(jī)架式通信設(shè)備上，所述通信設(shè)備包括:一個(gè)主用主控卡，以及由一個(gè)備用主控卡、至少一個(gè)交換卡和至少一個(gè)線卡組成的被管理板卡，在主用主控卡中設(shè)置現(xiàn)場(chǎng)可編程門陣列FPGA，在每個(gè)被管理板卡中設(shè)置一個(gè)單片機(jī)；將所述主用主控卡的FPGA的總線擴(kuò)展器GPIO仿真出本地總線local bus，與主用主控卡的CPU的local bus接口相連，將所述主用主控卡的FPGA的10接口仿真出對(duì)應(yīng)數(shù)量的UART總線與每個(gè)被管理板卡的單片機(jī)相連，在進(jìn)行帶外監(jiān)控管理時(shí)，執(zhí)行以下步驟:當(dāng)從主用主控卡傳輸管理命令至被管理板卡時(shí)，主用主控卡的CPU通過localbus發(fā)送管理命令至主用主控卡的FPGA，所述FPGA通過UART總線將所述管理命令轉(zhuǎn)發(fā)至對(duì)應(yīng)的被管理板卡的單片機(jī)；當(dāng)從被管理板卡傳輸管理響應(yīng)命令至主用主控卡時(shí)，所述被管理板卡的單片機(jī)通過UART總線發(fā)送管理響應(yīng)命令至主用主控卡的FPGA，所述FPGA向主用主控卡的CPU發(fā)送中斷信號(hào)，所述主用主控卡的CPU收到中斷信號(hào)后，通過local bus讀取所述FPGA中的管理響應(yīng)命令。一種主從切換方法，應(yīng)用在前述的通信設(shè)備中，包括如下步驟:所述主用主控卡的FPGA通過UART總線接收到來自備用主控卡的單片機(jī)的切換準(zhǔn)備就緒的管理響應(yīng)命令或管理命令后，將所述命令發(fā)送到主用主控卡的CPU ；所述主用主控卡的CPU根據(jù)接收到的切換準(zhǔn)備就緒命令，發(fā)送主從切換命令到主用主控卡的FPGA并協(xié)同本卡的單片機(jī)進(jìn)入備用主控卡工作模式，所述FPGA將所述主從切換命令通過UART總線發(fā)送到各個(gè)被管理板卡的單片機(jī)；所述被管理板卡中的備用主控卡的單片機(jī)接收到來自主用主控卡的主從切換命令后，進(jìn)入主用主控卡工作模式；所述被管理板卡中的其它板卡的單片機(jī)接收到來自主用主控卡的主從切換命令后，切換其數(shù)據(jù)通管道和UART總線的管理通道到新的主用主控卡。

本發(fā)明的有益效果為，采用獨(dú)立的串行總線UART傳輸管理數(shù)據(jù)，并由主控卡的FPGA和被管理板卡的單片機(jī)專門處理所有管理數(shù)據(jù)的收發(fā)，使得主控卡與被管理板卡之間的管理數(shù)據(jù)可實(shí)時(shí)交互、并行處理，有效提高數(shù)據(jù)轉(zhuǎn)發(fā)效率。


圖1為本發(fā)明實(shí)施例的設(shè)備結(jié)構(gòu)圖；圖2為本發(fā)明實(shí)施例的設(shè)備結(jié)構(gòu)圖；圖3為本發(fā)明實(shí)施例的實(shí)現(xiàn)帶外監(jiān)控管理的方法流程圖；圖4為本發(fā)明實(shí)施例的主從切換的方法流程圖；圖5為本發(fā)明實(shí)施例的FPGA中接收寄存器和發(fā)送寄存器結(jié)構(gòu)示意圖；圖6為現(xiàn)有技術(shù)的基于I2C的帶外系統(tǒng)管理架構(gòu)示意圖；圖7為本發(fā)明實(shí)施例的底層數(shù)據(jù)處理示意圖；圖8為本發(fā)明實(shí)施例的上層數(shù)據(jù)處理示意圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下通過具體實(shí)施例并參見附圖，對(duì)本發(fā)明進(jìn)行詳細(xì)說明。本發(fā)明相對(duì)于現(xiàn)有技術(shù)，在主控卡中增設(shè)了現(xiàn)場(chǎng)可編程門陣列FPGA，F(xiàn)PGA通過本地總線local bus與主控卡CPU相連，采用UART總線與各交換卡、線卡的單片機(jī)一一相連，即采用各自獨(dú)立的串行總線UART，專門`用于傳輸監(jiān)控管理信息，并由FPGA專門處理所有通過各UART接口接收和發(fā)送的管理數(shù)據(jù)，主控卡和各個(gè)被管理板卡之間采用單獨(dú)的串行總線UART，互相不影響，使得主控卡與各被管理板卡之間的管理數(shù)據(jù)可實(shí)時(shí)交互、并行處理，且不占用系統(tǒng)業(yè)務(wù)數(shù)據(jù)的帶寬，可以有效提高數(shù)據(jù)轉(zhuǎn)發(fā)效率，也保證了除管理數(shù)據(jù)外的其它重要數(shù)據(jù)可以得到及時(shí)處理。本發(fā)明實(shí)施例的設(shè)備結(jié)構(gòu)如圖1所示，一種實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備，包括一個(gè)主控卡和由至少一個(gè)交換卡和至少一個(gè)線卡組成的被管理板卡，所述主控卡包含有現(xiàn)場(chǎng)可編程門陣列FPGA，所述每個(gè)被管理板卡包含有一個(gè)單片機(jī)；所述主控卡的FPGA通過擴(kuò)展出的本地總線local bus與主控卡的中央處理單元CPU的local bus接口相連，所述主控卡的FPGA通過其IO接口仿真出對(duì)應(yīng)數(shù)量的通用異步收發(fā)器UART總線與所述每個(gè)被管理板卡的單片機(jī)相連；所述主控卡的FPGA，用于通過local bus接收來自主控卡的CPU的管理命令，并將其通過UART總線轉(zhuǎn)發(fā)至對(duì)應(yīng)的所述被管理板卡的單片機(jī)；通過UART總線接收來自所述被管理板卡的單片機(jī)的管理響應(yīng)命令，發(fā)送到主控卡的CPU ；所述被管理板卡的單片機(jī)，用于通過UART接口接收來自所述主控卡的FPGA的管理命令；并通過UART接口發(fā)送管理響應(yīng)命令至所述主控卡的FPGA。所述本地總線local bus至少包含有數(shù)據(jù)信號(hào)線、地址信號(hào)線、中斷信號(hào)線、讀寫信號(hào)線、輸出使能信號(hào)線。數(shù)據(jù)信號(hào)線，用于傳輸管理命令或管理響應(yīng)命令；地址信號(hào)線，用于傳輸?shù)刂沸畔ⅲ恢袛嘈盘?hào)線，用于在FPGA接收到管理響應(yīng)命令后及時(shí)向主控卡CPU發(fā)送中斷信號(hào)，請(qǐng)求CPU進(jìn)行讀寫、處理操作；讀寫信號(hào)線，用于顯示主控卡CPU處理管理命令、及管理響應(yīng)命令的狀態(tài)；輸出使能信號(hào)線，用于顯示FPGA能否輸出信號(hào)。所述FPGA中的仿真是通過硬件描述語言Verilog HDL編程序?qū)崿F(xiàn)。較佳地，所述主控卡的FPGA還用于為每條UART總線分別創(chuàng)建接收寄存器和發(fā)送寄存器，對(duì)各個(gè)UART總線的接收寄存器和發(fā)送寄存器統(tǒng)一編址到local bus接口 ；根據(jù)從local bus中提取的地址信息，將接收到的來自主控卡的CPU的所述管理命令存儲(chǔ)到所述地址信息對(duì)應(yīng)的UART總線的發(fā)送寄存器中，并將各個(gè)發(fā)送寄存器中的管理命令通過對(duì)應(yīng)UART總線實(shí)時(shí)地發(fā)送至所連接的被管理板卡的單片機(jī)；將通過UART總線傳輸?shù)膩碜运霰还芾戆蹇ǖ膯纹瑱C(jī)的管理響應(yīng)命令存儲(chǔ)到該UART總線對(duì)應(yīng)的接收寄存器中，同時(shí)產(chǎn)生中斷信號(hào)到主控卡的CPU，使得主控卡的CPU在接收到主控卡的FPGA的中斷信號(hào)后，根據(jù)地址信息讀取相應(yīng)接收寄存器中的管理響應(yīng)命令。所述主控卡的FPGA中為每條UART總線分別創(chuàng)建接收寄存器和發(fā)送寄存器，對(duì)各個(gè)UART總線的接收寄存器和發(fā)送寄存器統(tǒng)一編址到local bus接口 ；示意如圖5所示，例如，1-50K的空間為UARTl總線的接收寄存器和發(fā)送寄存器，51-100K為UART 2總線的接收寄存器和發(fā)送寄存器，UART總線的寄存器可以是8bit、16bit或者32bit，主控卡CPU通過local bus發(fā)送管理命令至主控卡的FPGA時(shí)，直接通過local bus尋址到主控卡FPGA的對(duì)應(yīng)發(fā)送寄存器，而當(dāng)主控卡CPU讀取主控卡FPGA上的管理響應(yīng)命令時(shí)，通過FPGA向CPU發(fā)送的中斷信號(hào)就可以尋址到需要讀取的接收寄存器，并讀取其中的管理響應(yīng)命令。 創(chuàng)建接收寄存器和發(fā)送寄存器是用于接收和發(fā)送相應(yīng)UART接口的管理命令和管理響應(yīng)命令。FPGA引出的每一根UART總線的拓?fù)溥B接對(duì)FPGA來講就是清楚的，即FPGA知
道每一路臥! !^^! !!、^!^^、^!^^......)在物理上連接哪一個(gè)槽位SLOT (SL0T1、SL0T2、
SL0T3......)。較佳地，所述被管理板卡的單片機(jī)還與所在被管理板卡的其它邏輯器件之間通過任意總線相連，例如:兩線式串行總線I2C、或UART、或串行外圍設(shè)備接口 SPI總線等，將其檢測(cè)到的所在被管理板卡的各個(gè)邏輯器件的芯片狀態(tài)通過UART總線發(fā)送至主控卡的FPGA。較佳地，所述被管理板卡的單片機(jī)通過任意總線與所在被管理板卡的CPU連接。本發(fā)明另一實(shí)施例的設(shè)備結(jié)構(gòu)如圖2所示，一種實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備，包括:一個(gè)主用主控卡、以及由一個(gè)備用主控卡、至少一個(gè)交換卡和至少一個(gè)線卡組成的被管理板卡，所述主用主控卡包含有現(xiàn)場(chǎng)可編程門陣列FPGA，所述每個(gè)被管理板卡包含有一個(gè)單片機(jī)；所述主用主控卡的FPGA通過擴(kuò)展出的本地總線local bus與主用主控卡的CPU的local bus接口相連，所述主用主控卡的FPGA通過其10接口仿真出對(duì)應(yīng)數(shù)量的UART總線與所述每個(gè)被管理板卡的單片機(jī)相連；所述主用主控卡的FPGA,用于通過local bus接收來自主用主控卡的CPU的管理命令，并將其通過UART總線轉(zhuǎn)發(fā)至對(duì)應(yīng)的所述被管理板卡的單片機(jī)；通過UART總線接收來自所述被管理板卡的單片機(jī)的管理響應(yīng)命令，發(fā)送到主用主控卡的CPU ；
所述被管理板卡的單片機(jī)，用于通過UART接口接收來自所述主用主控卡的FPGA的管理命令；并通過UART接口發(fā)送管理響應(yīng)命令至所述主用主控卡的FPGA。較佳地，所述主用主控卡的FPGA還用于為每條UART總線分別創(chuàng)建接收寄存器和發(fā)送寄存器，對(duì)各個(gè)UART總線的接收寄存器和發(fā)送寄存器統(tǒng)一編址到local bus接口 ；根據(jù)從local bus中提取的地址信息，將接收到的來自主用主控卡CPU的所述管理命令存儲(chǔ)到所述地址信息對(duì)應(yīng)的UART總線的發(fā)送寄存器中，并將各個(gè)發(fā)送寄存器中的管理命令通過對(duì)應(yīng)UART總線實(shí)時(shí)地發(fā)送至所連接的被管理板卡的單片機(jī)；將通過UART總線傳輸?shù)膩碜运霰还芾戆蹇ǖ膯纹瑱C(jī)的管理響應(yīng)命令存儲(chǔ)到該UART總線對(duì)應(yīng)的接收寄存器中，同時(shí)產(chǎn)生中斷信號(hào)到主控卡的CPU，使得主用主控卡的CPU在接收到所述主用主控卡的FPGA的中斷信號(hào)后，根據(jù)地址信息讀取相應(yīng)接收寄存器中的管理響應(yīng)命令。

作為較佳實(shí)施例，所述主用主控卡還包含有一個(gè)單片機(jī)，所述備用主控卡還包含有 FPGA ；所述備用主控卡的FPGA通過擴(kuò)展出的本地總線local bus與備用主控卡的CPU的local bus接口相連,所述備用主控卡的FPGA通過其IO接口仿真出對(duì)應(yīng)數(shù)量的UART總線與主用主控卡的單片機(jī)、以及所述被管理板卡中的交換卡和線卡的單片機(jī)相連。本發(fā)明實(shí)施例的實(shí)現(xiàn)帶外監(jiān)控管理方法流程如3圖所示，一種實(shí)現(xiàn)帶外監(jiān)控管理的方法，應(yīng)用在機(jī)架式通信設(shè)備上，所述通信設(shè)備包括:一個(gè)主用主控卡，以及由一個(gè)備用主控卡、至少一個(gè)交換卡和至少一個(gè)線卡組成的被管理板卡，在主用主控卡中設(shè)置現(xiàn)場(chǎng)可編程門陣列FPGA，在每個(gè)被管理板卡中設(shè)置一個(gè)單片機(jī)；將所述主用主控卡的FPGA的總線擴(kuò)展器GPIO仿真出本地總線localbus，與主用主控卡的CPU的local bus接口相連，將所述主用主控卡的FPGA的10接口仿真出對(duì)應(yīng)數(shù)量的UART總線與每個(gè)被管理板卡的單片機(jī)相連；所述主用主控卡的FPGA為每條UART總線分別創(chuàng)建接收寄存器和發(fā)送寄存器，對(duì)各個(gè)UART總線的接收寄存器和發(fā)送寄存器統(tǒng)一編址到local bus接口，在進(jìn)行帶外監(jiān)控管理時(shí)，執(zhí)行以下步驟:步驟301:當(dāng)從主用主控卡傳輸管理命令至被管理板卡時(shí)，主用主控卡的CPU通過local bus發(fā)送管理命令至主用主控卡的FPGA，所述FPGA通過UART總線將所述管理命令轉(zhuǎn)發(fā)至對(duì)應(yīng)的被管理板卡的單片機(jī)。主用主控卡的CPU通過local bus發(fā)送管理命令至主用主控卡的FPGA，所述FPGA根據(jù)從local bus中提取的地址信息，將接收到的來自主用主控卡的CPU的所述管理命令存儲(chǔ)到所述地址信息對(duì)應(yīng)的UART總線的發(fā)送寄存器中，將各個(gè)發(fā)送寄存器中的管理命令通過對(duì)應(yīng)UART總線實(shí)時(shí)地發(fā)送至被管理板卡的單片機(jī)。例如，當(dāng)從主用主控卡傳輸管理命令至被管理板卡時(shí)，主控卡的CPU將要發(fā)給該被管理板卡的管理命令，通過local bus發(fā)給FPGA,同時(shí),CPU通過local bus尋址到UARTI總線的發(fā)送寄存器，F(xiàn)PGA提取local bus中的地址信息，將管理命令存儲(chǔ)于FPGA上UARTl總線的發(fā)送寄存器中，同樣地，將其它管理命令都存儲(chǔ)到對(duì)應(yīng)的發(fā)送寄存器中，然后，將各個(gè)發(fā)送寄存器中的管理命令通過所述各個(gè)發(fā)送寄存器對(duì)應(yīng)的UART總線發(fā)送至板卡單片機(jī)。步驟302:當(dāng)從被管理板卡傳輸管理響應(yīng)命令至主用主控卡時(shí)，所述被管理板卡的單片機(jī)通過UART總線發(fā)送管理響應(yīng)命令至主用主控卡的FPGA，所述FPGA向主用主控卡的CPU發(fā)送中斷信號(hào)，所述主用主控卡的CPU收到中斷信號(hào)后，通過local bus讀取所述FPGA中的管理響應(yīng)命令。所述被管理板卡的單片機(jī)通過UART總線發(fā)送管理響應(yīng)命令至主用主控卡的FPGA,所述FPGA接收通過UART總線傳輸?shù)膩碜运鰡纹瑱C(jī)的管理命令并存儲(chǔ)到該UART總線對(duì)應(yīng)的接收寄存器中，向主用主控卡的CPU發(fā)送中斷信號(hào)，所述主用主控卡的CPU收到中斷信號(hào)后，通過local bus讀取FPGA中的管理響應(yīng)命令。當(dāng)從被管理板卡傳輸管理響應(yīng)命令至主用主控卡時(shí)，主用主控卡CPU接收到所述管理響應(yīng)命令，根據(jù)實(shí)際情況，有時(shí)需要立即對(duì)接收到的管理響應(yīng)命令進(jìn)行響應(yīng)，有時(shí)則不需要進(jìn)行任何操作。若需要響應(yīng)，則按步驟301執(zhí)行即可。例如，F(xiàn)PGA接收到多個(gè)UART接口的管理響應(yīng)命令，將接收到的來自UARTl接口的數(shù)據(jù)存放在UARTl接口的接收寄存器中，CPU收到中斷信號(hào)后，讀取UARTl接口的接收寄存器中的數(shù)據(jù)。需要響應(yīng)時(shí)，則將響應(yīng)的管理命令通過local bus發(fā)至FPGA上UARTl接口的發(fā)送寄存器中。主用主控卡CPU接收到中斷信號(hào)后,若通過local bus讀取多個(gè)被管理板卡的管理響應(yīng)命令時(shí)，由于local bus 一次只能傳輸一個(gè)被管理板卡的管理響應(yīng)命令，因此，主用主控卡CPU需要依次讀完所有的數(shù)據(jù)，處理后，若需要響應(yīng)的，依次將響應(yīng)的管理命令通過local bus 發(fā)送給 FPGA。本發(fā)明實(shí)施例的主從切換方法的流程圖參見圖4，一種主從切換方法，應(yīng)用在前述的通信設(shè)備中，包括如下步驟:步驟401:所述主用主控卡的FPGA通過UART總線接收到來自備用主控卡的單片機(jī)的切換準(zhǔn)備就緒的管理響應(yīng)命令或管理命令后，將所述命令發(fā)送到主用主控卡的CPU。在本步驟中，通信設(shè)備主控卡的主從切換，可以由主用主控卡發(fā)起也可以由備用主控卡發(fā)起，現(xiàn)分別在以下進(jìn)行說明:第一情況:由主用主控卡發(fā)起主從切換，具體包括如下步驟:步驟1:主用主控卡的CPU發(fā)送“狀態(tài)讀取”管理命令到主用主控卡的FPGA，所述主用主控卡的FPGA再通過對(duì)應(yīng)的UART總線將該管理命令發(fā)送到備用主控卡的單片機(jī)，備用主控的單片機(jī)讀取本卡的工作狀態(tài)，判斷是否具備主從切換的條件。步驟2:主用主控卡的CPU發(fā)送“主從切換請(qǐng)求”管理命令到主用主控卡的FPGA，所述主用主控卡的FPGA再通過對(duì)應(yīng)的UART總線將該管理命令發(fā)送到備用主控卡的單片機(jī)，請(qǐng)求主從切換。步驟3:備用主控卡的單片機(jī)將收到的“主從切換請(qǐng)求”通告到本卡的CPU，準(zhǔn)備主從切換。步驟4:備用主控卡的CPU發(fā)送“切換準(zhǔn)備就緒”的響應(yīng)命令到本板卡的單片機(jī)，再通過UART總線到主用主控卡的FPGA，再通過主用主控卡的local bus到主用主控卡的CPU。第二種情況是: 由備用主控卡發(fā)起主從切換，具體包括如下步驟:
備用主控卡的CPU同時(shí)將“主從切換請(qǐng)求”和“準(zhǔn)備就緒”命令發(fā)到本板卡的單片機(jī)，再通過UART總線發(fā)送到主用主控卡的FPGA，主用主控卡的FPGA再將主從切換請(qǐng)求”和“切換準(zhǔn)備就緒”命令發(fā)送到主用主控卡的CPU，請(qǐng)求主從切換。步驟402:所述主用主控卡的CPU根據(jù)接收到的切換準(zhǔn)備就緒命令，發(fā)送主從切換命令到主用主控卡的FPGA并協(xié)同本卡的單片機(jī)進(jìn)入備用主控卡工作模式，所述FPGA將所述主從切換命令通過UART總線發(fā)送到各個(gè)被管理板卡的單片機(jī)。通過步驟401知道，無論是是主用主控卡發(fā)起主從切換，還是備用主控卡發(fā)起主從切換，主用主控卡的CPU都會(huì)收到切換準(zhǔn)備就緒的命令。收到該切換準(zhǔn)備就緒的命令后，主用主控卡就CPU發(fā)出“主從切換”命令通過本卡的FPGA到各個(gè)被管理板卡的單片機(jī)，同時(shí)本主用主控卡進(jìn)入備用主控卡的工作模式。步驟403:所述被管理板卡中的備用主控卡的單片機(jī)接收到來自主用主控卡的主從切換命 令后，進(jìn)入主用主控卡工作模式；步驟404:所述被管理板卡中的其它板卡的單片機(jī)接收到來自主用主控卡的主從切換命令后，切換其數(shù)據(jù)通管道和UART總線的管理通道到新的主用主控卡。為便于理解，將本發(fā)明的信息處理分為底層信息處理和上層信息處理。底層信息處理即單純的數(shù)據(jù)傳輸，不關(guān)心數(shù)據(jù)的含義。主控卡的CPU、FPGA以及各個(gè)被管理板卡的單片機(jī)都要負(fù)責(zé)底層信息處理，而主控卡的FPGA專門負(fù)責(zé)底層信息的接收、發(fā)送。上層信息處理是將數(shù)據(jù)按照預(yù)先規(guī)定的順序排序，定義每一個(gè)位置的數(shù)據(jù)的具體含義，并將一特定長(zhǎng)度的數(shù)據(jù)序列的前后增加起始、結(jié)束標(biāo)識(shí)符，形成上層數(shù)據(jù)報(bào)文，即如上所述的管理命令或管理響應(yīng)命令。起始和結(jié)束標(biāo)識(shí)符可預(yù)先自定義。只有各個(gè)被管理板卡的單片機(jī)和主控卡的CPU的上層應(yīng)用程序會(huì)負(fù)責(zé)上層數(shù)據(jù)的處理。底層信息處理過程如下，從主用主控卡向被管理板卡發(fā)送數(shù)據(jù)，可參考圖7:步驟1:主用主控卡的FPGA對(duì)各個(gè)UART接口寄存器統(tǒng)一編址到localbus接口。端口寄存器可以是8bit、16bit或者32bit。圖7以16bit示意。步驟2:主用主控卡的CPU通過local bus與FPGA通信，每次數(shù)據(jù)傳輸包含地址和數(shù)據(jù)，數(shù)據(jù)即為管理命令。步驟3:主用主控卡的FPGA根據(jù)從local bus中提取的地址，將數(shù)據(jù)分發(fā)到對(duì)應(yīng)UART接口的寄存器，通過UART總線與各個(gè)UART接口對(duì)應(yīng)的被管理板卡通信。上層信息處理過程如下，可參考圖8:第一步:主用主控卡的板卡的單片機(jī)和主用主控卡的CPU的底層驅(qū)動(dòng)程序?yàn)樯蠈討?yīng)用程序提供接口。第二步:主用主控卡CPU的上層應(yīng)用程序和底層驅(qū)動(dòng)程序的交互報(bào)文包括起始、結(jié)束、端口號(hào)、以及其它數(shù)據(jù)。端口號(hào)即為被管理板卡編號(hào)。第三步:單片機(jī)上層應(yīng)用程序和底層驅(qū)動(dòng)程序的交互報(bào)文包括起始、結(jié)束、以及其它數(shù)據(jù)。本發(fā)明的通信設(shè)備及方法除了應(yīng)用于機(jī)架式通信設(shè)備外，還可應(yīng)用于多智能單元的協(xié)同工作處理系統(tǒng)，即只要是包含有至少一主控卡和至少一線卡的協(xié)同工作處理系統(tǒng)均適用于本發(fā)明方法及設(shè)備。
本發(fā)明提出的是基于串行總線的帶外監(jiān)控管理方法及設(shè)備，采用獨(dú)立的串行總線，專門用于傳輸監(jiān)控管理信息，主控卡和各個(gè)線卡、交換卡采用單獨(dú)的串行總線，互相不影響，實(shí)現(xiàn)管理數(shù)據(jù)的實(shí)時(shí)交互和并行處理，有效地提高了數(shù)據(jù)轉(zhuǎn)發(fā)效率，同時(shí)提高了板卡間監(jiān)控管理的靈活性。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做 的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備，包括一個(gè)主控卡和由至少一個(gè)交換卡和至少一個(gè)線卡組成的被管理板卡，其特征在于，所述主控卡包含有現(xiàn)場(chǎng)可編程門陣列FPGA，所述每個(gè)被管理板卡包含有一個(gè)單片機(jī)； 所述主控卡的FPGA通過擴(kuò)展出的本地總線local bus與主控卡的中央處理單元CPU的local bus接口相連，所述主控卡的FPGA通過其IO接口仿真出對(duì)應(yīng)數(shù)量的通用異步收發(fā)器UART總線與所述每個(gè)被管理板卡的單片機(jī)相連； 所述主控卡的FPGA，用于通過local bus接收來自主控卡的CPU的管理命令，并將其通過UART總線轉(zhuǎn)發(fā)至對(duì)應(yīng)的所述被管理板卡的單片機(jī)；通過UART總線接收來自所述被管理板卡的單片機(jī)的管理響應(yīng)命令，發(fā)送到主控卡的CPU ； 所述被管理板卡的單片機(jī)，用于通過UART接口接收來自所述主控卡的FPGA的管理命令；并通過UART接口發(fā)送管理響應(yīng)命令至所述主控卡的FPGA。
2.根據(jù)權(quán)利要求1所述的通信設(shè)備，其特征在于，所述主控卡的FPGA還用于為每條UART總線分別創(chuàng)建接收寄存器和發(fā)送寄存器，對(duì)各個(gè)UART總線的接收寄存器和發(fā)送寄存器統(tǒng)一編址到local bus接口 ； 根據(jù)從local bus中提取的地址信息，將接收到的來自主控卡的CPU的所述管理命令存儲(chǔ)到所述地址信息對(duì)應(yīng)的UART總線的發(fā)送寄存器中，并將各個(gè)發(fā)送寄存器中的管理命令通過對(duì)應(yīng)UART總線實(shí)時(shí)地發(fā)送至所連接的被管理板卡的單片機(jī)； 將通過UART總線傳輸?shù)膩碜运霰还芾戆蹇ǖ膯纹瑱C(jī)的管理響應(yīng)命令存儲(chǔ)到該UART總線對(duì)應(yīng)的接收寄存器中，同時(shí)產(chǎn)生中斷信號(hào)到主控卡的CPU，使得主控卡的CPU在接收到主控卡的FPGA的中斷信號(hào)后，根據(jù)地址信息讀取相應(yīng)接收寄存器中的管理響應(yīng)命令。
3.根據(jù)權(quán)利要求1所述 的通信設(shè)備，其特征在于，所述被管理板卡的單片機(jī)還與所在被管理板卡的其它邏輯器件之間通過任意總線相連，將其檢測(cè)到的所在被管理板卡的各個(gè)邏輯器件的芯片狀態(tài)通過UART總線發(fā)送至主控卡的FPGA。
4.根據(jù)權(quán)利要求1所述的通信設(shè)備，其特征在于，所述被管理板卡的單片機(jī)通過任意總線與所在被管理板卡的CPU連接。
5.一種實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備，包括:一個(gè)主用主控卡、以及由一個(gè)備用主控卡、至少一個(gè)交換卡和至少一個(gè)線卡組成的被管理板卡，其特征在于，所述主用主控卡包含有現(xiàn)場(chǎng)可編程門陣列FPGA，所述每個(gè)被管理板卡包含有一個(gè)單片機(jī)； 所述主用主控卡的FPGA通過擴(kuò)展出的本地總線local bus與主用主控卡的CPU的local bus接口相連，所述主用主控卡的FPGA通過其IO接口仿真出對(duì)應(yīng)數(shù)量的UART總線與所述每個(gè)被管理板卡的單片機(jī)相連； 所述主用主控卡的FPGA，用于通過local bus接收來自主用主控卡的CPU的管理命令，并將其通過UART總線轉(zhuǎn)發(fā)至對(duì)應(yīng)的所述被管理板卡的單片機(jī)；通過UART總線接收來自所述被管理板卡的單片機(jī)的管理響應(yīng)命令，發(fā)送到主用主控卡的CPU ； 所述被管理板卡的單片機(jī)，用于通過UART接口接收來自所述主用主控卡的FPGA的管理命令；并通過UART接口發(fā)送管理響應(yīng)命令至所述主用主控卡的FPGA。
6.根據(jù)權(quán)利要求5所述的通信設(shè)備，其特征在于，所述主用主控卡的FPGA還用于為每條UART總線分別創(chuàng)建接收寄存器和發(fā)送寄存器，對(duì)各個(gè)UART總線的接收寄存器和發(fā)送寄存器統(tǒng)一編址到local bus接口；根據(jù)從local bus中提取的地址信息，將接收到的來自主用主控卡CPU的所述管理命令存儲(chǔ)到所述地址信息對(duì)應(yīng)的UART總線的發(fā)送寄存器中，并將各個(gè)發(fā)送寄存器中的管理命令通過對(duì)應(yīng)UART總線實(shí)時(shí)地發(fā)送至所連接的被管理板卡的單片機(jī)； 將通過UART總線傳輸?shù)膩碜运霰还芾戆蹇ǖ膯纹瑱C(jī)的管理響應(yīng)命令存儲(chǔ)到該UART總線對(duì)應(yīng)的接收寄存器中，同時(shí)產(chǎn)生中斷信號(hào)到主控卡的CPU，使得主用主控卡的CPU在接收到所述主用主控卡的FPGA的中斷信號(hào)后，根據(jù)地址信息讀取相應(yīng)接收寄存器中的管理響應(yīng)命令。
7.根據(jù)權(quán)利要求5或6所述的通信設(shè)備，其特征在于，所述主用主控卡還包含有一個(gè)單片機(jī)，所述備用主控卡還包含有FPGA ； 所述備用主控卡的FPGA通過擴(kuò)展出的本地總線local bus與備用主控卡的CPU的local bus 接口相連, 所述備用主控卡的FPGA通過其IO接口仿真出對(duì)應(yīng)數(shù)量的UART總線與主用主控卡的單片機(jī)、以及所述被管理板卡中的交換卡和線卡的單片機(jī)相連。
8.一種實(shí)現(xiàn)帶外監(jiān)控管理的方法，應(yīng)用在機(jī)架式通信設(shè)備上，所述通信設(shè)備包括:一個(gè)主用主控卡，以及由一個(gè)備用主控卡、至少一個(gè)交換卡和至少一個(gè)線卡組成的被管理板卡，其特征在于，在主用主控卡中設(shè)置現(xiàn)場(chǎng)可編程門陣列FPGA，在每個(gè)被管理板卡中設(shè)置一個(gè)單片機(jī)； 將所述主用主控卡的FPGA的總線擴(kuò)展器GPIO仿真出本地總線local bus，與主用主控卡的CPU的local bus接口相連，將所述主用主控卡的FPGA的IO接口仿真出對(duì)應(yīng)數(shù)量的UART總線與每個(gè)被管理板卡的單片機(jī)相連， 在進(jìn)行帶外監(jiān)控管理時(shí)，執(zhí)行以下步驟: 當(dāng)從主用主控卡傳輸管理命令至被管理板卡時(shí)，主用主控卡的CPU通過local bus發(fā)送管理命令至主用主控卡的FPGA，所述FPGA通過UART總線將所述管理命令轉(zhuǎn)發(fā)至對(duì)應(yīng)的被管理板卡的單片機(jī)； 當(dāng)從被管理板卡傳輸管理響應(yīng)命令至主用主控卡時(shí)，所述被管理板卡的單片機(jī)通過UART總線發(fā)送管理響應(yīng)命令至主用主控卡的FPGA，所述FPGA向主用主控卡的CPU發(fā)送中斷信號(hào)，所述主用主控卡的CPU收到中斷信號(hào)后，通過local bus讀取所述FPGA中的管理響應(yīng)命令。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，該方法還包括，所述主用主控卡的FPGA為每條UART總線分別創(chuàng)建接收寄存器和發(fā)送寄存器，對(duì)各個(gè)UART總線的接收寄存器和發(fā)送寄存器統(tǒng)一編址到local bus接口； 所述主用主控卡的CPU通過local bus發(fā)送管理命令至主用主控卡的FPGA，所述FPGA通過UART總線將所述管理命令轉(zhuǎn)發(fā)至對(duì)應(yīng)的被管理板卡的單片機(jī)，包括: 主用主控卡的CPU通過local bus發(fā)送管理命令至主用主控卡的FPGA，所述FPGA根據(jù)從local bus中提取的地址信息，將接收到的來自主用主控卡的CPU的所述管理命令存儲(chǔ)到所述地址信息對(duì)應(yīng)的UART總線的發(fā)送寄存器中，將各個(gè)發(fā)送寄存器中的管理命令通過對(duì)應(yīng)UART總線實(shí)時(shí)地發(fā)送至被管理板卡的單片機(jī)； 所述被管理板卡的單片機(jī)通過UART總線發(fā)送管理響應(yīng)命令至主用主控卡的FPGA，所述FPGA接收通過UART總線傳輸?shù)膩碜运鰡纹瑱C(jī)的管理命令并存儲(chǔ)到該UART總線對(duì)應(yīng)的接收寄存器中，向主用主控卡的CPU發(fā)送中斷信號(hào)，所述主用主控卡的CPU收到中斷信號(hào)后，通過local bus讀取FPGA中的管理響應(yīng)命令。
10.一種主從切換方法，應(yīng)用在如權(quán)利要求5-7所述的通信設(shè)備中，其特征在于，包括以下步驟: 所述主用主控卡的FPGA通過UART總線接收到來自備用主控卡的單片機(jī)的切換準(zhǔn)備就緒的管理響應(yīng)命令或管理命令后，將所述命令發(fā)送到主用主控卡的CPU ； 所述主用主控卡的CPU根據(jù)接收到的切換準(zhǔn)備就緒命令，發(fā)送主從切換命令到主用主控卡的FPGA并協(xié)同本卡的單片機(jī)進(jìn)入備用主控卡工作模式，所述FPGA將所述主從切換命令通過UART總線發(fā)送到各個(gè)被管理板卡的單片機(jī)； 所述被管理板卡中的備用主控卡的單片機(jī)接收到來自主用主控卡的主從切換命令后，進(jìn)入主用主控卡工作模式； 所述被管理板卡中的其它板卡的單片機(jī)接收到來自主用主控卡的主從切換命令后，切換其數(shù)據(jù)通管道和UART總 線的管理通道到新的主用主控卡。
全文摘要
本發(fā)明公開了實(shí)現(xiàn)帶外監(jiān)控管理的通信設(shè)備，包括一主控卡和由至少一交換卡和至少一線卡組成的被管理板卡，主控卡包含有FPGA，每個(gè)被管理板卡包含有一單片機(jī)；主控卡FPGA通過擴(kuò)展出的local bus與主控卡CPU相連，主控卡FPGA通過仿真出對(duì)應(yīng)數(shù)量的UART總線與每個(gè)被管理板卡的單片機(jī)相連；主控卡的FPGA，用于通過local bus接收來自主控卡CPU的管理命令并將其通過UART總線轉(zhuǎn)發(fā)至對(duì)應(yīng)被管理板卡的單片機(jī)；通過UART總線接收來自被管理板卡的單片機(jī)的管理響應(yīng)命令，發(fā)送到主控卡CPU；被管理板卡的單片機(jī)，用于通過UART接口接收來自主控卡FPGA的管理命令；并通過UART接口發(fā)送管理響應(yīng)命令至主控卡的FPGA。本發(fā)明還公開了實(shí)現(xiàn)帶外監(jiān)控管理的方法及主從切換方法。本發(fā)明可有效提高數(shù)據(jù)轉(zhuǎn)發(fā)效率。
文檔編號(hào)H04L12/26GK103248526SQ20121002749
公開日2013年8月14日 申請(qǐng)日期2012年2月8日 優(yōu)先權(quán)日2012年2月8日
發(fā)明者程鴻博, 李建國(guó), 王茂松, 王宏兵 申請(qǐng)人:邁普通信技術(shù)股份有限公司