專利名稱：一種基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及工業(yè)通信技術(shù)，尤其涉及一種基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，用于電力系統(tǒng)保護(hù)測控類設(shè)備實(shí)時(shí)高速大容量數(shù)據(jù)的通信。
背景技術(shù)：
電力系統(tǒng)保護(hù)測控類設(shè)備是當(dāng)電力系統(tǒng)中的電氣元件發(fā)生故障或不正常運(yùn)行時(shí)，快速而準(zhǔn)確地使斷路器跳閘或發(fā)出信號的自動控制裝置。智能變電站中廣泛采用電子式互感器、合并單元、智能終端等設(shè)備，使得智能變電站中的保護(hù)測控類設(shè)備以太網(wǎng)的接口需求越來越多，同時(shí)隨著精準(zhǔn)對時(shí)協(xié)議IEEE61588的推廣，基于網(wǎng)絡(luò)對時(shí)的應(yīng)用也逐漸盛行，因此，多以太網(wǎng)絡(luò)接口且具有同步功能的技術(shù)對于保護(hù)測控類設(shè)備的性能的提高及功能的增強(qiáng)至關(guān)重要。由于智能變電站內(nèi)的以太網(wǎng)絡(luò)上傳輸?shù)臄?shù)據(jù)多為關(guān)鍵的實(shí)時(shí)模擬量采樣數(shù)據(jù)以 及各類開關(guān)信息狀態(tài)等(為SV網(wǎng)絡(luò)、GOOSE網(wǎng)絡(luò)等)，因此對于網(wǎng)絡(luò)以及設(shè)備的以太網(wǎng)絡(luò)接口的可靠性要求較高，國內(nèi)標(biāo)準(zhǔn)要求保護(hù)測控類設(shè)備內(nèi)擴(kuò)展的所有網(wǎng)絡(luò)口都需要是含有獨(dú)立MAC控制的網(wǎng)絡(luò)接口。同時(shí)，為了保證數(shù)量的可靠傳輸以及零丟包率，多數(shù)關(guān)鍵場合的以太網(wǎng)通訊介質(zhì)采用光纖傳輸，數(shù)據(jù)在裝置內(nèi)部要求緩存功能。對于擴(kuò)展了多路以太網(wǎng)絡(luò)接口的設(shè)備而言，要求滿足每個網(wǎng)絡(luò)口數(shù)據(jù)都能夠全速通訊，該技術(shù)方案硬件上須同時(shí)解決多路通道同時(shí)通訊時(shí)與主處理模塊(主處理器)的數(shù)據(jù)帶寬問題。

發(fā)明內(nèi)容
發(fā)明目的為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，通過擴(kuò)展多路含獨(dú)立MAC控制器的以太網(wǎng)數(shù)據(jù)通道，來實(shí)現(xiàn)智能變電站中數(shù)字化設(shè)備的GOOSE網(wǎng)絡(luò)、SV網(wǎng)絡(luò)和1588網(wǎng)絡(luò)的應(yīng)用需求，并且保證在各個數(shù)據(jù)流處理過程中不存在任何通訊帶寬問題，能夠全速地實(shí)現(xiàn)各類電力數(shù)據(jù)的實(shí)時(shí)處理與控制。技術(shù)方案為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為一種基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，包括具有PCIe主控端(簡稱RC)的處理器模塊、具有PCIe從端(簡稱EP)的協(xié)處理器模塊和以太網(wǎng)物理層接口模塊；所述協(xié)處理器模塊用于實(shí)現(xiàn)以太網(wǎng)協(xié)議及其控制、存儲及轉(zhuǎn)發(fā)功能；所述以太網(wǎng)物理層接口模塊包括一路或兩路以上以太網(wǎng)數(shù)據(jù)通道，且每一路以太網(wǎng)數(shù)據(jù)通道都具有獨(dú)立的MAC控制器，并且獨(dú)立支持IEEE61588協(xié)議；所述處理器模塊和協(xié)處理器模塊之間通過PCIe總線進(jìn)行數(shù)據(jù)的雙向傳輸通信，所述協(xié)處理器模塊與以太網(wǎng)物理層接口模塊之間通過相應(yīng)接口進(jìn)行數(shù)據(jù)的雙向傳輸通信。本案是采用了 PCIe總線技術(shù)來實(shí)現(xiàn)擴(kuò)展的多路獨(dú)立MAC控制器的以太網(wǎng)模塊數(shù)據(jù)和處理器模塊之間的高速信息交換，通過協(xié)處理模塊來實(shí)現(xiàn)以太網(wǎng)協(xié)議及其控制、存儲、轉(zhuǎn)發(fā)等功能和基于IEEE61588精準(zhǔn)時(shí)間同步協(xié)議的實(shí)現(xiàn)。
具體工作時(shí)，處理模塊通過PCIe總線將封裝好的數(shù)據(jù)發(fā)送給協(xié)處理模塊，協(xié)處理模塊將數(shù)據(jù)拆包解包后分別發(fā)送給各個以太網(wǎng)數(shù)據(jù)通道，通過各個以太網(wǎng)數(shù)據(jù)通道上的MAC控制器將數(shù)據(jù)發(fā)送給相應(yīng)的物理層接口芯片PHY(數(shù)據(jù)可控制為及時(shí)發(fā)送和瞬時(shí)發(fā)送兩種模式)，物理層接口芯片PHY通過物理層介質(zhì)發(fā)送到網(wǎng)絡(luò)上；當(dāng)物理層接口芯片PHY從網(wǎng)絡(luò)及時(shí)收到數(shù)據(jù)時(shí)，物理層接口芯片PHY立即將數(shù)據(jù)發(fā)送給相應(yīng)的MAC控制器，MAC控制器隨即按以太網(wǎng)協(xié)議解包并根據(jù)處理模塊設(shè)置好的參數(shù)進(jìn)行過濾、處理、存儲、轉(zhuǎn)發(fā)等工作，然后協(xié)處理模塊同時(shí)將多路以太網(wǎng)數(shù)據(jù)通道的數(shù)據(jù)進(jìn)行打包后通過PCIe總線發(fā)送給處理模塊；在此過程中，協(xié)處理模塊將以太網(wǎng)數(shù)據(jù)按照IEEE61588協(xié)議的要求進(jìn)行時(shí)間同步的預(yù)處理。所述處理器模塊優(yōu)選采用含有PCIe總線的CPU/DSP類ASIC芯片模塊，亦可以采用集成了 PCIe主控端的計(jì)算機(jī)等完整設(shè)備。所述處理器模塊和協(xié)處理器模塊之間直接通信的PCIe總線不局限于IXLane(或通道傳輸速率2. 5Gbps),還可以為多通道，比如2XLane、4XLane、8XLane或更多Lane(即 更高的通道傳輸速率)。 所述協(xié)處理模塊優(yōu)選采用FPGA模塊或CPU/DSP類ASIC芯片模塊；協(xié)處理模塊可以通過擴(kuò)展內(nèi)存(比如DDR、SRAM等)的方式緩沖處理運(yùn)行過程中的數(shù)據(jù)信息，以保證整個回路數(shù)據(jù)的可靠性。所述協(xié)處理模塊通過標(biāo)準(zhǔn)化接口與以太網(wǎng)物理層接口模塊之間進(jìn)行數(shù)據(jù)的雙向傳輸通信，所述標(biāo)準(zhǔn)化接口為 Mil、RMII、TBI、RTBI、GMII、RGMII、SGMII、SSGMII、SERDES、PCIe等中的一種或兩種以上的組合。所述太網(wǎng)物理層接口模塊的通信速率不局限于為10/100/1000MbpS速率，還可以為IOGbps及以上速率。所述太網(wǎng)物理層接口模塊的物理介質(zhì)不局限于電纜形式，還可以為各類波長的光纖光纜通信介質(zhì)。有益效果本發(fā)明提供的基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，能夠適用于電纜和光纜兩種通信介質(zhì)；以太網(wǎng)的通信速率可達(dá)全速，支持10/100/1000MbpS等不同通信速率；靈活性高，能夠支持多種類型接口的物理層接口芯片PHY ;處理性能強(qiáng)，能夠?qū)崟r(shí)并行處理多通道數(shù)據(jù)，且支持?jǐn)?shù)據(jù)存儲、控制及零丟包；與主控模塊之間通信效率帶寬高，能夠有效降低主控模塊的處理負(fù)荷。


圖I為本發(fā)明的硬件結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明作更進(jìn)一步的說明。如圖I所不為一種基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng),包括具有PCIe王控端的處理器模塊、具有PCIe從端的協(xié)處理器模塊和以太網(wǎng)物理層接口模塊；所述處理器模塊和協(xié)處理器模塊之間通過PCIe總線進(jìn)行數(shù)據(jù)的雙向傳輸通信，所述協(xié)處理器模塊與以太網(wǎng)物理層接口模塊之間通過相應(yīng)接口進(jìn)行數(shù)據(jù)的雙向傳輸通信。
所述處理器模塊主要為具有PCIe主控端的處理單元，最簡單的形式為具有PCIe主控端的CPU/DSP類ASIC芯片，其數(shù)據(jù)通道以Lane來描述，IXLane表示具有一個雙向數(shù)據(jù)通道，2 X Lane表示具有兩個雙向數(shù)據(jù)通道，n X Lane表示具有n個雙向數(shù)據(jù)通道，其每個雙向數(shù)據(jù)通道的速率一般為2. 5Gbps的整數(shù)倍；最典型的處理器模塊如Freescale的PlOOO及以上系列嵌入式處理器。 所述協(xié)處理器模塊主要為具有PCIe從端的FPGA或CPU/DSP類ASIC芯片，最典型的ASIC芯片是FPGA，在FPGA軟件中集成多路獨(dú)立MAC控制器的以太網(wǎng)通道，可以實(shí)現(xiàn)多路通道之間的實(shí)時(shí)并發(fā)并行處理；擴(kuò)展的內(nèi)存芯片是通過FPGA來實(shí)現(xiàn)DMA的快速讀寫操作，其內(nèi)存芯片形式可以為SRAM、DDR、DDR2、DDR3等RAM，但不局限于現(xiàn)有的技術(shù)；所述協(xié)處理器模塊用于實(shí)現(xiàn)以太網(wǎng)協(xié)議及其控制、存儲及轉(zhuǎn)發(fā)功能。所述以太網(wǎng)物理層接口模塊包括一路或兩路以上以太網(wǎng)數(shù)據(jù)通道，且每一路以太網(wǎng)數(shù)據(jù)通道都具有獨(dú)立的MAC控制器，并且獨(dú)立支持IEEE61588協(xié)議。對以太網(wǎng)物理層接口模塊的實(shí)施不限于現(xiàn)有技術(shù)，只要滿足IEC標(biāo)準(zhǔn)的物理層接口芯片PHY接口處理芯片及物理層介質(zhì)(電纜、光纖光纜等)均可以實(shí)現(xiàn)，其中可以用于實(shí)現(xiàn)協(xié)處理模塊與以太網(wǎng)物理層接口模塊之間數(shù)據(jù)傳輸?shù)慕涌诎?Mil、RMII、TBI、RTBI, GMII, RGMII, SGMII, SSGMII,SERDES、PCIe 等。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，其特征在于該系統(tǒng)包括具有PCIe主控端的處理器模塊、具有PCIe從端的協(xié)處理器模塊和以太網(wǎng)物理層接口模塊；所述協(xié)處理器模塊用于實(shí)現(xiàn)以太網(wǎng)協(xié)議及其控制、存儲及轉(zhuǎn)發(fā)功能；所述以太網(wǎng)物理層接口模塊包括一路或兩路以上以太網(wǎng)數(shù)據(jù)通道，且每一路以太網(wǎng)數(shù)據(jù)通道都具有獨(dú)立的MAC控制器，并且獨(dú)立支持IEEE61588協(xié)議；所述處理器模塊和協(xié)處理器模塊之間通過PCIe總線進(jìn)行數(shù)據(jù)的雙向傳輸通信，所述協(xié)處理器模塊與以太網(wǎng)物理層接口模塊之間通過相應(yīng)接口進(jìn)行數(shù)據(jù)的雙向傳輸通信。
2.根據(jù)權(quán)利要求I所述的基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，其特征在于所述處理器模塊為含有PCIe總線的CPU/DSP類ASIC芯片模塊、或者集成了 PCIe主控端的完整設(shè)備。
3.根據(jù)權(quán)利要求I所述的基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，其特征在于所述處理器模塊和協(xié)處理器模塊之間直接通信的PCIe總線為單通道或兩通道以上。
4.根據(jù)權(quán)利要求I所述的基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，其特征在于所述協(xié)處理模塊為FPGA模塊或CPU/DSP類ASIC芯片模塊。
5.根據(jù)權(quán)利要求I或4所述的基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，其特征在于所述協(xié)處理模塊通過擴(kuò)展內(nèi)存的方式緩沖處理運(yùn)行過程中的數(shù)據(jù)及控制信息。
6.根據(jù)權(quán)利要求I所述的基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，其特征在于所述協(xié)處理模塊通過標(biāo)準(zhǔn)化接口與以太網(wǎng)物理層接口模塊之間進(jìn)行數(shù)據(jù)的雙向傳輸通信，所述標(biāo)準(zhǔn)化接口為 MII、RMII、TBI、RTBI、GMII、RGMII、SGMII、SSGMII、SERDES、PCIe 中的一種或兩種以上的組合。
7.根據(jù)權(quán)利要求I所述的基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，其特征在于所述太網(wǎng)物理層接口模塊的通信速率為10/100/1000Mbps速率或IOGbps以上。
8.根據(jù)權(quán)利要求I所述的基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，其特征在于所述太網(wǎng)物理層接口模塊的物理層介質(zhì)為電纜或光纖光纜。
全文摘要
本發(fā)明公開了一種基于PCIe總線的多路同步以太網(wǎng)擴(kuò)展系統(tǒng)，包括具有PCIe主控端的處理器模塊、具有PCIe從端的協(xié)處理器模塊和以太網(wǎng)物理層接口模塊；以太網(wǎng)物理層接口模塊包括以太網(wǎng)數(shù)據(jù)通道，每路以太網(wǎng)數(shù)據(jù)通道都具有獨(dú)立的MAC控制器且支持IEEE61588協(xié)議；處理器模塊和協(xié)處理器模塊之間通過PCIe總線進(jìn)行數(shù)據(jù)的雙向傳輸通信，協(xié)處理器模塊與以太網(wǎng)物理層接口模塊之間通過相應(yīng)接口進(jìn)行數(shù)據(jù)的雙向傳輸通信。本發(fā)明提供的擴(kuò)展系統(tǒng)，能夠適用于電纜和光纜兩種通信介質(zhì)；靈活性高，處理性能強(qiáng)，能夠?qū)崟r(shí)并行處理多通道數(shù)據(jù)，且支持?jǐn)?shù)據(jù)存儲、控制及零丟包；與主控模塊之間通信效率帶寬高，能夠有效降低主控模塊的處理負(fù)荷。
文檔編號H04L12/40GK102739490SQ20121021460
公開日2012年10月17日 申請日期2012年6月26日 優(yōu)先權(quán)日2012年6月26日
發(fā)明者周華良, 夏雨, 張吉, 王凱, 鄭玉平 申請人:國電南瑞科技股份有限公司