專利名稱：數(shù)字化變電站測試系統(tǒng)中的多通道同步方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電力控制領(lǐng)域，具體涉及數(shù)字化變電站測試系統(tǒng)中的多通道同步方法。
背景技術(shù)：
全數(shù)字化變電站相對(duì)于傳統(tǒng)變電站發(fā)生了革命的變化，其主要表現(xiàn)在傳輸介質(zhì)及控制方式發(fā)生了變化，傳統(tǒng)的由功率放大器輸出的互感器電信號(hào)被遵循IEC61850通信規(guī)約的采樣值(SV)光纖數(shù)字信號(hào)所取代，傳統(tǒng)的斷路器控制電信號(hào)被面向通用對(duì)象的變電站事件(GOOSE)報(bào)文所取代。另一方面，正是由于大功率信號(hào)被光纖數(shù)字信號(hào)所取代，這使得數(shù)字化變電站全站的仿真測試成為可能。在進(jìn)行數(shù)字化變電站全站的仿真測試中，因?yàn)樾枰抡鏈y試的設(shè)備和回路眾多，選擇多CPU方案成為必然。這樣又會(huì)出現(xiàn)新的問題:數(shù)字化變電站全站仿真測試的一個(gè)重要任務(wù)是仿真測試全站設(shè)備的協(xié)調(diào)動(dòng)作，這就要求仿真測試發(fā)出的信號(hào)或報(bào)文必須同步，也就是說，各CPU之間的時(shí)鐘必須精確同步，根據(jù)IEC61850協(xié)議的要求，各CPU之間的時(shí)鐘誤差應(yīng)該滿足小于lus，采用本發(fā)明方案的多CPU時(shí)間同步技術(shù)能夠使同步時(shí)間誤差小于IOOns0

發(fā)明內(nèi)容
本發(fā)明提供了一種數(shù)字化變電站測試系統(tǒng)中的多通道同步方法。為解決上述技術(shù)問題，本發(fā)明通過以下技術(shù)方案來實(shí)現(xiàn):數(shù)字化變電站測試系統(tǒng)中的多通道同步方法，基于協(xié)議標(biāo)準(zhǔn)IEC61850為核心的數(shù)字化變電站控制系統(tǒng)，進(jìn)行數(shù)字化變電站全站的仿真測試，其特征在于:變電站全站的多通道同步仿真測試方法包括以下步驟，a、數(shù)字化變電站仿真測試系統(tǒng)采用多CPU的方案中，采用多CPU的時(shí)間同步技術(shù)，各CPU用千兆以太網(wǎng)實(shí)現(xiàn)互聯(lián)通訊，通過網(wǎng)絡(luò)測量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)(IEEE1588)實(shí)現(xiàn)精確時(shí)間同步；b、記錄消息在離開和到達(dá)一臺(tái)設(shè)備時(shí)的“時(shí)間戳”(記錄本地時(shí)間)，并消息實(shí)際到達(dá)或離開設(shè)備時(shí)出現(xiàn)硬件時(shí)間戳；C、計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的延遲，消息由主時(shí)鐘設(shè)備發(fā)送，從時(shí)鐘設(shè)備負(fù)責(zé)接收這些消息，并計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的通信路徑延遲；d、計(jì)算從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的延遲，從時(shí)鐘設(shè)備發(fā)送DelayReq消息，主時(shí)鐘設(shè)備予以響應(yīng)發(fā)送DelayResp消息，利用這些消息，從時(shí)鐘設(shè)備可以計(jì)算從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的通信路徑延遲；e、計(jì)算從時(shí)鐘與主時(shí)鐘的時(shí)間差；f、調(diào)整從時(shí)鐘設(shè)備的時(shí)間，知道與主時(shí)鐘的時(shí)間差之后，各從時(shí)鐘需要調(diào)整自己的本地時(shí)間，與主時(shí)鐘保持一致。
進(jìn)一步的，所述步驟f 調(diào)整從時(shí)鐘設(shè)備的時(shí)間包括兩方面，1、從時(shí)鐘設(shè)備需要加上時(shí)間差以調(diào)整絕對(duì)時(shí)間，使其時(shí)間在此刻與主時(shí)鐘時(shí)間完全一致；2、從時(shí)鐘設(shè)備需要調(diào)整各自的時(shí)鐘頻率，與主時(shí)鐘的頻率保持一致。進(jìn)一步的，在實(shí)際調(diào)整從時(shí)鐘設(shè)備的時(shí)間的操作中，調(diào)整分兩步進(jìn)行，1、如果時(shí)間差過大，例如I秒以上，則應(yīng)用絕對(duì)時(shí)間調(diào)整；2、如果時(shí)間差較小，則使從時(shí)鐘的頻率改變某一百分比。本發(fā)明采用主-從CPU多通道處理方案，一主CPU時(shí)鐘為基準(zhǔn)，通過網(wǎng)絡(luò)測量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)(IEEE1588)來實(shí)現(xiàn)多CPU的時(shí)間同步，解決了全數(shù)字化變電站仿真測試處理大量數(shù)據(jù)信息的處理速度問題，有使各個(gè)設(shè)備信息處理實(shí)現(xiàn)精確的時(shí)間同步。


一下結(jié)合附圖對(duì)本發(fā)明做詳細(xì)的舉例說明。圖1為本發(fā)明CPU分布連接圖；圖2為本發(fā)明主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的延遲流程圖；圖3為本發(fā)明從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的延遲流程圖。
具體實(shí)施例方式數(shù)字化變電站測試系統(tǒng)中的多通道同步方法，基于IEC61850協(xié)議標(biāo)準(zhǔn)為核心的數(shù)字化變電站控制系統(tǒng)，進(jìn)行數(shù)字化變電站全站的仿真測試，變電站全站的多通道同步仿真測試方法包括以下步驟，a、圖1所示，數(shù)字化變電站仿真測試系統(tǒng)采用多CPU方案，在多CPU系統(tǒng)中，有且只有一個(gè)CPU作為時(shí)間同步的主CPU，該CPU的時(shí)鐘同時(shí)也是整個(gè)系統(tǒng)的時(shí)鐘，其它的CPU均為從CPU，從CPU的時(shí)鐘均需與主CPU的時(shí)鐘進(jìn)行同步，各CPU之間采用千兆以太網(wǎng)進(jìn)行互聯(lián)通訊，通過網(wǎng)絡(luò)測量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)(IEEE1588)實(shí)現(xiàn)精確時(shí)間同步；b、記錄消息在離開和到達(dá)一臺(tái)設(shè)備時(shí)的“時(shí)間戳”(記錄本地時(shí)間)，并消息實(shí)際到達(dá)或離開設(shè)備時(shí)出現(xiàn)硬件時(shí)間戳；C、計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的延遲，消息由主時(shí)鐘設(shè)備發(fā)送，從時(shí)鐘設(shè)備負(fù)責(zé)接收這些消息，并計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的通信路徑延遲；d、計(jì)算從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的延遲，從時(shí)鐘設(shè)備發(fā)送DelayReq消息，主時(shí)鐘設(shè)備予以響應(yīng)發(fā)送DelayResp消息，利用這些消息，從時(shí)鐘設(shè)備可以計(jì)算從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的通信路徑延遲；e、計(jì)算從時(shí)鐘與主時(shí)鐘的時(shí)間差；f、調(diào)整從時(shí)鐘設(shè)備的時(shí)間，知道與主時(shí)鐘的時(shí)間差之后，各從時(shí)鐘需要調(diào)整自己的本地時(shí)間，與主時(shí)鐘保持一致。實(shí)施例一圖2所示,主時(shí)鐘設(shè)備到從時(shí) 鐘設(shè)備的延遲,消息Sync和Followup由主時(shí)鐘設(shè)備發(fā)送，從時(shí)鐘設(shè)備負(fù)責(zé)接收這些消息，并計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的通信路徑延遲。圖2中，在時(shí)間點(diǎn)Tml，主時(shí)鐘設(shè)備軟件讀取當(dāng)前本地系統(tǒng)時(shí)間(Tml，軟件時(shí)間戳)，將其插入Sync消息中，并送出該消息。該消息在稍后的時(shí)間點(diǎn)Tml’離開主時(shí)鐘設(shè)備，該時(shí)間點(diǎn)為硬件時(shí)間戳。該消息在時(shí)間點(diǎn)Tsl’(從時(shí)鐘設(shè)備本地時(shí)間)到達(dá)從時(shí)鐘硬件,從時(shí)鐘設(shè)備軟件在稍后的時(shí)間點(diǎn)Tsl收到該消息，該軟件將讀取硬件時(shí)間戳以獲得Tsl’，如果沒有通信延遲，Tsl’應(yīng)等于(Tml’ +Tms)，其中Tms為主時(shí)鐘與從時(shí)鐘之間的時(shí)間差，該協(xié)議的最終目標(biāo)是補(bǔ)償此時(shí)間差。發(fā)送Sync消息之后，主時(shí)鐘設(shè)備軟件通過時(shí)間戳單元讀取Sync消息的離開時(shí)間Tml ’，將其插入Followup消息中，然后在時(shí)間點(diǎn)Tm2發(fā)送該消息，從時(shí)鐘設(shè)備軟件在時(shí)間點(diǎn)Ts2收到此消息，此時(shí)，從時(shí)鐘設(shè)備軟件有兩個(gè)時(shí)間:Tsl’(Sync到達(dá)時(shí)間)和Tml’ (Sync離開時(shí)間)，主從路徑延遲Tmsd由下公式確定，Tmsd= (Tsl' +Tms) -Tml'公式 I實(shí)施例子二圖3所示，從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的延遲，從時(shí)鐘設(shè)備發(fā)送DelayReq消息，主時(shí)鐘設(shè)備予以響應(yīng)發(fā)送DelayResp消息，利用這些消息，從時(shí)鐘設(shè)備可以計(jì)算從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的通信路徑延遲。在時(shí)間點(diǎn)Ts3 (圖2)，從時(shí)鐘設(shè)備軟件讀取當(dāng)前本地系統(tǒng)時(shí)間(Ts3),將其插入DelayReq消息中，并送出該消息。DelayReq消息在稍后的時(shí)間點(diǎn)Tm3’到達(dá)主時(shí)鐘設(shè)備，由主時(shí)鐘設(shè)備軟件在時(shí)間點(diǎn)Tm3處理。然后，該軟件讀取時(shí)間戳以獲取到達(dá)時(shí)間Tm3’，將其插入DelayResp消息中，并在時(shí)間點(diǎn)Tm4發(fā)送至從時(shí)鐘設(shè)備。當(dāng)從時(shí)鐘設(shè)備軟件在時(shí)間點(diǎn)Ts4收到DelayResp消息時(shí),它可以提取時(shí)間Tm3’，并通過下公式計(jì)算從主通信延遲Tsmd,Tsmd = Tn^' _(Ts3' +Tms) 公式 2
公式I和公式2中均有一個(gè)未知變量，即主從時(shí)間差Tms，因此無法單獨(dú)求得Tmsd或Tsmd。但是，如果我們合理地假設(shè)通信路徑是對(duì)稱的，即Tmsd = Tsmd = Td 公式 3將公式I與公式2相加可以得出:
_6]仏|_ -間+ (歸-階)]公式4由于從時(shí)鐘設(shè)備尋求與主時(shí)鐘設(shè)備同步，因此所有這些計(jì)算均由這些設(shè)備執(zhí)行，從時(shí)鐘設(shè)備從主時(shí)鐘設(shè)備的Followup消息獲得Tml’，從其Rx (接收)時(shí)間戳獲得Tsl’，從其Tx (發(fā)送)時(shí)間戳獲得Ts3’，并通過主時(shí)鐘設(shè)備的DelayResp消息獲得Tm3’。計(jì)算從時(shí)鐘與主時(shí)鐘的時(shí)間差，一旦獲得通信路徑延遲Td，便可利用公式I或公式2計(jì)算從時(shí)鐘與主時(shí)鐘的時(shí)間差，如公式5和公式6所示。Tms = Td- (Ts^ -Tml')公式 5Tms= (Tm3' -Ts3' ) -Td公式 6實(shí)施例三知道與主時(shí)鐘的時(shí)間差之后，各從時(shí)鐘需要調(diào)整自己的本地時(shí)間，與主時(shí)鐘保持一致。該任務(wù)包括兩方面，1、從時(shí)鐘設(shè)備需要加上時(shí)間差以調(diào)整絕對(duì)時(shí)間，使其時(shí)間在此刻與主時(shí)鐘時(shí)間完全一致；2、從時(shí)鐘設(shè)備需要調(diào)整各自的時(shí)鐘頻率，與主時(shí)鐘的頻率保持一致，不能單靠絕對(duì)時(shí)間，時(shí)間差僅在一定期間內(nèi)應(yīng)用，可能是正值，也可能是負(fù)值，調(diào)整的結(jié)果是從時(shí)鐘時(shí)間向前跳躍或向后倒退。在實(shí)際操作中，調(diào)整分兩步執(zhí)行:如果時(shí)間差過大，例如I秒以上，則應(yīng)用絕對(duì)時(shí)間調(diào)整；如果時(shí)間差較小，則使從時(shí)鐘的頻率改變某一百分比。一般情況，該系統(tǒng)會(huì)變成一個(gè)控制環(huán)路，其中主時(shí)鐘時(shí)間是參考命令，而從時(shí)鐘時(shí)間是跟蹤主時(shí)鐘時(shí)間的輸出，二者之差驅(qū)動(dòng)可調(diào)整時(shí)鐘，可以使用PID控制來實(shí)現(xiàn)特定跟蹤性能。
權(quán)利要求
1.數(shù)字化變電站測試系統(tǒng)中的多通道同步方法，基于IEC61850協(xié)議標(biāo)準(zhǔn)為核心的數(shù)字化變電站控制系統(tǒng)，進(jìn)行數(shù)字化變電站全站的仿真測試，其特征在于:變電站全站的多通道同步仿真測試方法包括以下步驟， a、數(shù)字化變電站仿真測試系統(tǒng)采用多CPU方案，在多CPU系統(tǒng)中，有且只有一個(gè)CPU作為時(shí)間同步的主CPU，該CPU的時(shí)鐘同時(shí)也是整個(gè)系統(tǒng)的時(shí)鐘，其它的CPU均為從CPU，從CPU的時(shí)鐘均需與主CPU的時(shí)鐘進(jìn)行同步，各CPU之間采用千兆以太網(wǎng)進(jìn)行互聯(lián)通訊，通過網(wǎng)絡(luò)測量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)(IEEE1588)實(shí)現(xiàn)精確時(shí)間同步； b、記錄消息在離開和到達(dá)一臺(tái)設(shè)備時(shí)的“時(shí)間戳”(記錄本地時(shí)間)，并消息實(shí)際到達(dá)或離開設(shè)備時(shí)出現(xiàn)硬件時(shí)間戳； C、計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的延遲，消息由主時(shí)鐘設(shè)備發(fā)送，從時(shí)鐘設(shè)備負(fù)責(zé)接收這些消息，并計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的通信路徑延遲； d、計(jì)算從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的延遲，從時(shí)鐘設(shè)備發(fā)送DelayReq消息，主時(shí)鐘設(shè)備予以響應(yīng)發(fā)送DelayResp消息，利用這些消息，從時(shí)鐘設(shè)備可以計(jì)算從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的通信路徑延遲； e、計(jì)算從時(shí)鐘與主時(shí)鐘的時(shí)間差； f、調(diào)整從時(shí)鐘設(shè)備的時(shí)間，知道與主時(shí)鐘的時(shí)間差之后，各從時(shí)鐘需要調(diào)整自己的本地時(shí)間，與主時(shí)鐘保持一致。
2.根據(jù)權(quán)利要求1所述的數(shù)字化變電站測試系統(tǒng)中的多通道同步方法，其特征在于:所述步驟f 調(diào)整從時(shí)鐘設(shè)備的時(shí)間包括兩方面，1、從時(shí)鐘設(shè)備需要加上時(shí)間差以調(diào)整絕對(duì)時(shí)間，使其時(shí)間在此刻與主時(shí)鐘時(shí)間完全一致；2、從時(shí)鐘設(shè)備需要調(diào)整各自的時(shí)鐘頻率，與主時(shí)鐘的頻率保持一致。
3.根據(jù)權(quán)利要求1或2所述的數(shù)字化變電站測試系統(tǒng)中的多通道同步方法，其特征在于:在實(shí)際調(diào)整從時(shí)鐘設(shè)備的時(shí)間的操作中，調(diào)整分兩步進(jìn)行，1、如果時(shí)間差過大，例如I秒以上，則應(yīng)用絕對(duì)時(shí)間調(diào)整；2、如果時(shí)間差較小，則使從時(shí)鐘的頻率改變某一百分比。
全文摘要
本發(fā)明公開了一種數(shù)字化變電站測試系統(tǒng)中的多通道同步方法，基于協(xié)議標(biāo)準(zhǔn)IEC61850為核心的數(shù)字化變電站控制系統(tǒng)，進(jìn)行數(shù)字化變電站全站的仿真測試，采用主-從CPU多通道處理方案，一主CPU時(shí)鐘為基準(zhǔn)，通過網(wǎng)絡(luò)測量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)(IEEE1588)來實(shí)現(xiàn)多CPU的時(shí)間同步，解決了全數(shù)字化變電站仿真測試處理大量數(shù)據(jù)信息的處理速度問題，有使各個(gè)設(shè)備信息處理實(shí)現(xiàn)精確的時(shí)間同步。
文檔編號(hào)H04J3/06GK103178920SQ201210241408
公開日2013年6月26日 申請日期2012年7月12日 優(yōu)先權(quán)日2012年7月12日
發(fā)明者劉勁, 丁建義, 廖明康, 楊德勇, 葛慶光 申請人:深圳市康必達(dá)中創(chuàng)科技有限公司