專(zhuān)利名稱(chēng)：一種液晶顯示測(cè)量圖像信號(hào)發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是一種用于液晶顯示測(cè)量的圖像信號(hào)發(fā)生器，屬顯示測(cè)試技術(shù)領(lǐng)域，具體涉及測(cè)試圖形和時(shí)鐘信號(hào)的生成與更新。
背景技術(shù)：
當(dāng)測(cè)量液晶顯示二維(2D)動(dòng)態(tài)圖像質(zhì)量時(shí)，運(yùn)用測(cè)量方法之一是間接測(cè)量法，基于測(cè)試圖形測(cè)量得到的瞬態(tài)亮度響應(yīng)特性為依據(jù)，采用數(shù)學(xué)方法模擬人眼平滑追蹤運(yùn)動(dòng)圖像以及亮度響應(yīng)一幀時(shí)間內(nèi)的積分過(guò)程，計(jì)算動(dòng)態(tài)圖像質(zhì)量參數(shù)。當(dāng)測(cè)量液晶顯示三維(3D)左右眼圖像串?dāng)_特性時(shí)，由于左右眼圖像的切換時(shí)序或位置視差，圖像顯示發(fā)生模糊、呈現(xiàn)雙邊緣的一種現(xiàn)象，觀看時(shí)有一部分左眼圖像的光進(jìn)入觀看者的右眼，一部分右眼圖像的光進(jìn)入觀看者地左眼，這說(shuō)明左眼圖像與右眼圖像未 完全分開(kāi)。當(dāng)測(cè)量2D動(dòng)態(tài)圖像質(zhì)量或3D圖像串?dāng)_特性時(shí)，待測(cè)屏上需要生成符合測(cè)量要求的測(cè)試圖形，一種能夠產(chǎn)生不同顯示分辨率測(cè)試圖形的圖像信號(hào)發(fā)生器必不可少，尤其是這種圖像信號(hào)發(fā)生器能夠靈活地、高效地實(shí)現(xiàn)時(shí)鐘與圖像的生成與更新。

發(fā)明內(nèi)容
技術(shù)問(wèn)題為解決上述問(wèn)題，本發(fā)明提供一種液晶顯示測(cè)量圖像信號(hào)發(fā)生器。它以時(shí)鐘發(fā)生器和圖像發(fā)生器靈活地在線更新時(shí)鐘和圖像，實(shí)現(xiàn)測(cè)量不同分辨率顯示屏的2D動(dòng)態(tài)圖像質(zhì)量和3D圖像串?dāng)_特性。技術(shù)方案為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種液晶顯示測(cè)量圖像信號(hào)發(fā)生器，該圖像信號(hào)發(fā)生器包括通用串行接口模塊、時(shí)鐘發(fā)生模塊、圖像生成模塊；
通用串行接口模塊分別與時(shí)鐘發(fā)生模塊、圖像生成模塊連接；
時(shí)鐘發(fā)生模塊與圖像生成模塊連接；
通用串行接口模塊用于接收輸入數(shù)據(jù)，并將該輸入數(shù)據(jù)中的時(shí)鐘數(shù)據(jù)和圖像數(shù)據(jù)分別傳輸給時(shí)鐘發(fā)生模塊和圖像生成模塊；
時(shí)鐘發(fā)生模塊用于控制接收和傳輸時(shí)鐘數(shù)據(jù)，并輸出驅(qū)動(dòng)時(shí)鐘信號(hào)給圖像生成模塊；圖像生成模塊用于控制接收?qǐng)D像數(shù)據(jù)，并產(chǎn)生圖像信號(hào)，并分別輸出數(shù)字視頻信號(hào)和低電壓差分信號(hào)。優(yōu)選的，通用串行接口模塊包括通用串行接口、分別與通用串行接口連接的通用串行接口芯片和串行接口保護(hù)芯片；
通用串行接口的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端分別與通用串行接口芯片的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端連接，且通用串行接口的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端分別與串行接口保護(hù)芯片的第二輸入端、第一輸入端連接，通用串行接口芯片的8位并行雙向數(shù)據(jù)端、讀/寫(xiě)控制輸入端、接收/發(fā)送控制輸出端、立即送數(shù)/喚醒端分別與時(shí)鐘發(fā)生模塊和圖像生成模塊連接。優(yōu)選的，時(shí)鐘發(fā)生模塊包括順序串行連接的復(fù)雜可編程邏輯器件、可編程時(shí)鐘芯片和緩沖器；
復(fù)雜可編程邏輯器件的13個(gè)輸入輸出腳分別與通用串行接口模塊和圖像生成模塊連
接;
復(fù)雜可編程邏輯器件的另外3個(gè)輸入輸出腳分別與可編程時(shí)鐘芯片的掉電輸入/串行時(shí)鐘輸入端、輸出使能/串行雙向數(shù)據(jù)端、模式選擇輸入端連接，可編程時(shí)鐘芯片的時(shí)鐘輸出端與緩沖器的輸入端連接，緩沖器的輸出端與圖像生成模塊連接。優(yōu)選的，圖像生成模塊包括現(xiàn)場(chǎng)可編程門(mén)陣列器件、分別與現(xiàn)場(chǎng)可編程門(mén)陣列器件連接的數(shù)字視頻輸出芯片、偶像素低電壓差分信號(hào)輸出芯片、奇像素低電壓差分信號(hào)輸出芯片；
數(shù)字視頻信號(hào)輸出芯片的輸出端與數(shù)字視頻信號(hào)輸出接口連接，偶像素低電壓差分信號(hào)輸出芯片和奇像素低電壓差分信號(hào)輸出芯片的輸出端分別與低電壓差分信號(hào)輸出插口 連接；
現(xiàn)場(chǎng)可編程門(mén)陣列器件的13個(gè)輸入輸出腳分別與通用串行接口模塊和時(shí)鐘發(fā)生模塊連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的時(shí)鐘輸入腳與時(shí)鐘發(fā)生模塊連接；
現(xiàn)場(chǎng)可編程門(mén)陣列器件的48個(gè)輸入輸出腳分別與數(shù)字視頻信號(hào)輸出芯片的偶像素24個(gè)數(shù)據(jù)輸入端和奇像素24個(gè)數(shù)據(jù)輸入端連接，且現(xiàn)場(chǎng)可編程門(mén)陣列器件的該48個(gè)輸入輸出腳分別與偶像素低電壓差分信號(hào)輸出芯片的24個(gè)數(shù)據(jù)輸入端和奇像素低電壓差分信號(hào)輸出芯片的24個(gè)數(shù)據(jù)輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的時(shí)鐘輸出腳分別與數(shù)字視頻信號(hào)輸出芯片的時(shí)鐘輸入端、偶像素低電壓差分信號(hào)輸出芯片的時(shí)鐘輸入端、奇像素低電壓差分信號(hào)輸出芯片的時(shí)鐘輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的3個(gè)輸入輸出腳分別與數(shù)字視頻信號(hào)輸出芯片的使能端、行同步端、幀同步端連接，且該3個(gè)輸入輸出腳與偶像素低電壓差分信號(hào)輸出芯片的3個(gè)數(shù)據(jù)輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的另3個(gè)輸入輸出腳與奇像素低電壓差分信號(hào)輸出芯片的3個(gè)數(shù)據(jù)輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的I個(gè)輸入輸出腳與數(shù)字視頻信號(hào)輸出芯片的像素選擇端連接；
數(shù)字視頻信號(hào)輸出芯片的4對(duì)差分輸出端經(jīng)4個(gè)共模濾波器與數(shù)字視頻信號(hào)輸出接口連接，偶像素低電壓差分信號(hào)輸出芯片和奇像素低電壓差分信號(hào)輸出芯片的10對(duì)差分輸出端分別與低電壓差分信號(hào)輸出插口連接；
時(shí)鐘發(fā)生模塊中復(fù)雜可編程邏輯器件的2個(gè)輸入輸出腳與圖像生成模塊中現(xiàn)場(chǎng)可編程門(mén)陣列器件的2個(gè)輸入輸出腳連接。有益效果本發(fā)明提供的液晶顯示測(cè)量圖像信號(hào)發(fā)生器，是一種能夠?yàn)椴煌直媛室壕э@示屏提供測(cè)試圖形的發(fā)生器。應(yīng)用一個(gè)USB (通用串行接口)和圖像生成模塊的控制單元與時(shí)鐘發(fā)生模塊的控制單元之間的相互聯(lián)絡(luò)，形成主次交替控制方式，使時(shí)鐘數(shù)據(jù)和圖像數(shù)據(jù)能夠準(zhǔn)確地、高效地、可靠地傳輸至可編程時(shí)鐘芯片和圖像控制層；此外，基于優(yōu)化的電路設(shè)計(jì)，不僅時(shí)鐘和圖像的在線與實(shí)時(shí)更新更加靈活，而且為生成更多的測(cè)試圖形節(jié)省了可觀的開(kāi)發(fā)空間。


圖I是本發(fā)明的原理框 圖2是USB (通用串行接口)模塊原理圖；圖3是時(shí)鐘發(fā)生模塊原理 圖4是圖像生成模塊原理圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步說(shuō)明。本發(fā)明提供的液晶顯示測(cè)量圖像信號(hào)發(fā)生器，該圖像信號(hào)發(fā)生器包括通用串行接口模塊I、時(shí)鐘發(fā)生模塊2、圖像生成模塊3 ;通用串行接口模塊I分別與時(shí)鐘發(fā)生模塊2、圖像生成模塊3連接；時(shí)鐘發(fā)生模塊2與圖像生成模塊3連接；通用串行接口模塊I用于接收輸入數(shù)據(jù)，并將該數(shù)據(jù)中的時(shí)鐘數(shù)據(jù)和圖像數(shù)據(jù)分別傳輸給時(shí)鐘發(fā)生模塊2和圖像生成模塊3 ;時(shí)鐘發(fā)生模塊2用于控制接收和傳輸時(shí)鐘數(shù)據(jù)，并輸出驅(qū)動(dòng)時(shí)鐘信號(hào)給圖像生成模塊
3。圖像生成模塊3用于控制接收和產(chǎn)生圖像信號(hào)，并分別輸出數(shù)字視頻信號(hào)和低電壓差分信號(hào)。 通用串行接口模塊I包括通用串行接口、分別與通用串行接口連接的通用串行接口芯片和串行接口保護(hù)芯片；
通用串行接口的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端分別與通用串行接口芯片的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端連接，且通用串行接口的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端分別與串行接口保護(hù)芯片的第二輸入端、第一輸入端連接，通用串行接口芯片的8位并行雙向數(shù)據(jù)端、讀/寫(xiě)控制輸入端、接收/發(fā)送控制輸出端、立即送數(shù)/喚醒端分別與時(shí)鐘發(fā)生模塊2和圖像生成模塊3連接。時(shí)鐘發(fā)生模塊2包括順序串行連接的復(fù)雜可編程邏輯器件、可編程時(shí)鐘芯片和緩沖器；
復(fù)雜可編程邏輯器件的13個(gè)輸入輸出腳分別與通用串行接口模塊I和圖像生成模塊3連接；
復(fù)雜可編程邏輯器件的另外3個(gè)輸入輸出腳分別與可編程時(shí)鐘器件的掉電輸入/串行時(shí)鐘輸入端、輸出使能/串行雙向數(shù)據(jù)端、模式選擇輸入端連接，可編程時(shí)鐘芯片的時(shí)鐘輸出端與緩沖器的輸入端連接，緩沖器的輸出端與圖像生成模塊3連接。圖像生成模塊3包括現(xiàn)場(chǎng)可編程門(mén)陣列器件、分別于現(xiàn)場(chǎng)可編程門(mén)陣列器件連接的數(shù)字視頻輸出芯片、偶像素低電壓差分信號(hào)輸出芯片、奇像素低電壓差分信號(hào)輸出芯片;
數(shù)字視頻信號(hào)輸出芯片的輸出端與數(shù)字視頻信號(hào)輸出接口連接，偶像素低電壓差分信號(hào)輸出芯片和奇像素低電壓差分信號(hào)輸出芯片的輸出端分別與低電壓差分信號(hào)輸出插口連接；
現(xiàn)場(chǎng)可編程門(mén)陣列器件的13個(gè)輸入輸出腳與通用串行接口模塊I和時(shí)鐘發(fā)生模塊2連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的時(shí)鐘輸入腳與時(shí)鐘發(fā)生模塊2連接；
現(xiàn)場(chǎng)可編程門(mén)陣列器件的48個(gè)輸入輸出腳分別與數(shù)字視頻信號(hào)輸出芯片的偶像素24個(gè)輸入端和奇像素24個(gè)輸入端相接，且現(xiàn)場(chǎng)可編程門(mén)陣列器件的該48個(gè)輸入輸出腳分別與偶像素低電壓差分信號(hào)輸出芯片的24個(gè)數(shù)據(jù)輸入端和奇像素低電壓差分信號(hào)輸出芯片的24個(gè)數(shù)據(jù)輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的時(shí)鐘輸出腳分別與數(shù)字視頻信號(hào)輸出芯片的時(shí)鐘輸入端、偶像素低電壓差分信號(hào)輸出芯片的時(shí)鐘輸入端、奇像素低電壓差分信號(hào)輸出芯片的時(shí)鐘輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的3個(gè)輸入輸出腳分別與數(shù)字視頻信號(hào)輸出芯片的使能端、行同步端、幀同步端連接，且該3個(gè)輸入輸出腳與偶像素低電壓差分信號(hào)輸出芯片的3個(gè)數(shù)據(jù)輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的另3個(gè)輸入輸出腳與奇像素低電壓差分信號(hào)輸出芯片的3個(gè)數(shù)據(jù)輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的I個(gè)輸入輸出腳與數(shù)字視頻信號(hào)輸出芯片的像素選擇端連接；
數(shù)字視頻信號(hào)輸出芯片的4對(duì)差分輸出端經(jīng)4個(gè)共模濾波器與數(shù)字視頻信號(hào)輸出接口連接，偶像素低電壓差分信號(hào)輸出芯片和奇像素低電壓差分信號(hào)輸出芯片的10對(duì)差分輸出端分別與低電壓差分信號(hào)輸出插口連接；
時(shí)鐘發(fā)生模塊2中復(fù)雜可編程邏輯器件的2個(gè)輸入輸出腳與圖像生成模塊3中現(xiàn)場(chǎng)可編程門(mén)陣列器件的2個(gè)輸入輸出腳連接。詳述如下。如圖I所示，圖像信號(hào)發(fā)生器由USB模塊、時(shí)鐘發(fā)生模塊、圖像生成模塊構(gòu)成；USB模塊與時(shí)鐘發(fā)生模塊、圖像生成模塊并行連接；USB模塊中的USB接口、USB芯片順序串行連 接；時(shí)鐘發(fā)生模塊中的次控制單元CPLD (復(fù)雜可編程邏輯器件)、可編程時(shí)鐘芯片順序串行連接；圖像生成模塊中的主控制單元FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列器件)與DVI (交互式數(shù)字視頻)輸出芯片、LVDS (低電壓差分信號(hào))輸出芯片并行連接；時(shí)鐘發(fā)生模塊中的CPLD與圖像生成模塊中的FPGA相互連接；數(shù)據(jù)輸入即為輸入端，數(shù)字視頻信號(hào)輸出或低電壓差分信號(hào)輸出即為輸出端。圖2、圖3、圖4所示的USB模塊圖、時(shí)鐘發(fā)生模塊圖、圖像生成模塊圖是通過(guò)網(wǎng)名相互連接，此外，圖4中的各器件之間通過(guò)網(wǎng)名相互連接。圖2中的UlA (通用串行接口)是該圖像信號(hào)發(fā)生器的數(shù)據(jù)輸入端、圖4中的DVI_0UT (DVI輸出接口)或LVDS_0UT (LVDS輸出插口)是該圖像信號(hào)發(fā)生器的信號(hào)輸出端。如圖2所示的USB模塊，UlA的D+、D-(串行雙向數(shù)據(jù)端)與UlB (USB保護(hù)芯片)的兩個(gè)輸入端連接且經(jīng)R2、R3 (電阻)與UlC (USB接口芯片)的USBDP (數(shù)據(jù)正端)、USBDM(數(shù)據(jù)負(fù)端)連接，UAl的VCC (電源端)與Rl (電阻)、C1、C2 (電容)連接且經(jīng)Rl與+5V (電源)連接，UlC的XIN (晶振輸入端)和XOUT (晶振輸出端)與Yl (無(wú)源晶振)的兩端連接，UlC的AVCC (電源端)經(jīng)電阻R6與+5V連接，UlC的VCC1、VCC2 (電源端)與+5V連接，UlC的VCCIO (電源端)與+3. 3V (電源)連接，UlC的D0 D7 (并行雙向數(shù)據(jù)端)、nRD和WR (讀/寫(xiě)控制輸入端)、nRXF和nTXE (接收/發(fā)送控制輸出端)、SI/WU (立即送數(shù)/喚醒端)共13端分別與時(shí)鐘發(fā)生模塊和圖像生成模塊連接。如圖3所示的時(shí)鐘發(fā)生模塊，U2A (CPLD器件)的13個(gè)IO (輸入輸出腳)與USB模塊連接，U2A的I0/CLK0 (時(shí)鐘輸入腳)與Υ2 (有源晶振)的CLK (時(shí)鐘輸出端)連接，U2A的VCCINT, VCCIO (電源端)與+3. 3V連接，U2A的3個(gè)IO腳與U2B (可編程時(shí)鐘芯片)的PD/SCL (掉電輸入/串行時(shí)鐘輸入端)、0E/SDA (輸出使能/串口數(shù)據(jù)雙向端)、M0DE (模式選擇輸入端)連接，U2B的XIN (晶振輸入端)和XOUT (晶振輸出端)與Y3 (無(wú)源晶振)的兩端連接，U2B的CLK_B (時(shí)鐘輸出端)與U2C (緩沖器)的2A (輸入端)連接，U2C的2Y (輸出端)與圖像生成模塊連接。如圖4所示的圖像生成模塊，U3A (FPGA芯片)的13個(gè)IO腳與USB模塊連接，U3A的CLKO (時(shí)鐘輸入腳)與時(shí)鐘發(fā)生模塊連接，U3A的nCSO (片選輸出端)、DCLK (時(shí)鐘輸出端)、ASD0 (數(shù)據(jù)輸出端)、DATA0 (數(shù)據(jù)輸入端)與U3B (FPGA配置芯片)的CS (片選端)、DCLK(時(shí)鐘端)、ASDI (數(shù)據(jù)輸入端)、DAPAP (數(shù)據(jù)輸出端)端連接，U3A的VCCINT (電源端)+與1.5V (電源)連接，U3A的VCCIO (電源端)與+3. 3V連接，U3A的48個(gè)IO腳與U3C (DVI輸出芯片)的 RE0 RE7、GE(rGE7、BE(rBE7 (偶像素?cái)?shù)據(jù)輸入端)及 R0(TR07、G0(TG07、B0(rB07(奇像素?cái)?shù)據(jù)輸入端)連接，且U3A的該48個(gè)IO腳與U3D、U3E (偶、奇像素的LVDS輸出芯片)的D0 D23 (數(shù)據(jù)輸入端)連接，U3A的I0/PLLl_0UTp (時(shí)鐘輸出腳)與U3C的IDCK (時(shí)鐘輸入端)連接，且U3A的I0/PLLl_0UTp與U3D、U3E的CLKIN (時(shí)鐘輸入端)連接，U3A的3個(gè)IO腳與U3C的DE (使能端)、HSYNC (行同步端)、VSYNC (幀同步端)連接，且U3A的該3個(gè)IO腳與U3D的D24 D26 (數(shù)據(jù)輸入端)連接，U3A的另3個(gè)IO腳與U3E的D24 D26 (數(shù)據(jù)輸入端)連接，U3A的I個(gè)IO腳與U3C的PIXS (像素選擇端)連接，U3C的ΤΧ0Ρ/ΤΧ0Ν、TX1P/TX1N、TX2P/TX2N、TXCP/TXCN (4 對(duì)差分輸出端)經(jīng) El、E2、E3、E4 (4 個(gè)共模濾波器)與 DVI_0UT 連接，U3D、U3E 的 Υ0Μ/Υ0Ρ、Y1M/Y1P、Y2M/Y2P、Y3M/Y3P、CLK0UTM/CLK0UTP (10對(duì)差分輸出端)與LVDS_0UT連接。如圖3、圖4所示的時(shí)鐘發(fā)生模塊、圖像生成模塊，U2A的2個(gè)IO腳與U3A的2個(gè)IO腳連接。
以上所述僅為本發(fā)明的較佳實(shí)施方式，本發(fā)明的保護(hù)范圍并不以上述實(shí)施方式為限，但凡本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明所揭示內(nèi)容所作的等效修飾或變化，皆應(yīng)納入權(quán)利要求書(shū)中記載的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種液晶顯示測(cè)量圖像信號(hào)發(fā)生器，其特征在于該圖像信號(hào)發(fā)生器包括通用串行接口模塊(I)、時(shí)鐘發(fā)生模塊(2 )、圖像生成模塊(3 ); 通用串行接口模塊(I)分別與時(shí)鐘發(fā)生模塊(2 )、圖像生成模塊(3 )連接； 時(shí)鐘發(fā)生模塊(2)與圖像生成模塊(3)連接； 通用串行接口模塊(I)用于接收輸入數(shù)據(jù)，并將該輸入數(shù)據(jù)中的時(shí)鐘數(shù)據(jù)和圖像數(shù)據(jù)分別傳輸給時(shí)鐘發(fā)生模塊(2)和圖像生成模塊(3)； 時(shí)鐘發(fā)生模塊(2)用于控制接收和傳輸時(shí)鐘數(shù)據(jù)，并輸出驅(qū)動(dòng)時(shí)鐘信號(hào)給圖像生成模塊(3); 圖像生成模塊(3)用于控制接收?qǐng)D像數(shù)據(jù)，并產(chǎn)生圖像信號(hào)，并分別輸出數(shù)字視頻信號(hào)和低電壓差分信號(hào)。
2.根據(jù)權(quán)利要求I所述的液晶顯示測(cè)量圖像信號(hào)發(fā)生器，其特征在于 通用串行接口模塊(I)包括通用串行接口、分別與通用串行接口連接的通用串行接口芯片和串行接口保護(hù)芯片； 通用串行接口的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端分別與通用串行接口芯片的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端連接，且通用串行接口的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端分別與串行接口保護(hù)芯片的第二輸入端、第一輸入端連接，通用串行接口芯片的8位并行雙向數(shù)據(jù)端、讀/寫(xiě)控制輸入端、接收/發(fā)送控制輸出端、立即送數(shù)/喚醒端分別與時(shí)鐘發(fā)生模塊(2)和圖像生成模塊(3)連接。
3.根據(jù)權(quán)利要求I所述的液晶顯示測(cè)量圖像信號(hào)發(fā)生器，其特征在于 時(shí)鐘發(fā)生模塊(2)包括順序串行連接的復(fù)雜可編程邏輯器件、可編程時(shí)鐘芯片和緩沖器； 復(fù)雜可編程邏輯器件的13個(gè)輸入輸出腳分別與通用串行接口模塊(I)和圖像生成模塊(3)連接； 復(fù)雜可編程邏輯器件的另外3個(gè)輸入輸出腳分別與可編程時(shí)鐘芯片的掉電輸入/串行時(shí)鐘輸入端、輸出使能/串行雙向數(shù)據(jù)端、模式選擇輸入端連接，可編程時(shí)鐘芯片的時(shí)鐘輸出端與緩沖器的輸入端連接，緩沖器的輸出端與圖像生成模塊(3)連接。
4.根據(jù)權(quán)利要求3所述的液晶顯示測(cè)量圖像信號(hào)發(fā)生器，其特征在于 圖像生成模塊(3)包括現(xiàn)場(chǎng)可編程門(mén)陣列器件、分別與現(xiàn)場(chǎng)可編程門(mén)陣列器件連接的數(shù)字視頻輸出芯片、偶像素低電壓差分信號(hào)輸出芯片、奇像素低電壓差分信號(hào)輸出芯片； 數(shù)字視頻信號(hào)輸出芯片的輸出端與數(shù)字視頻信號(hào)輸出接口連接，偶像素低電壓差分信號(hào)輸出芯片和奇像素低電壓差分信號(hào)輸出芯片的輸出端分別與低電壓差分信號(hào)輸出插口連接； 現(xiàn)場(chǎng)可編程門(mén)陣列器件的13個(gè)輸入輸出腳分別與通用串行接口模塊(I)和時(shí)鐘發(fā)生模塊(2)連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的時(shí)鐘輸入腳與時(shí)鐘發(fā)生模塊(2)連接； 現(xiàn)場(chǎng)可編程門(mén)陣列器件的48個(gè)輸入輸出腳分別與數(shù)字視頻信號(hào)輸出芯片的偶像素24個(gè)數(shù)據(jù)輸入端和奇像素24個(gè)數(shù)據(jù)輸入端連接，且現(xiàn)場(chǎng)可編程門(mén)陣列器件的該48個(gè)輸入輸出腳分別與偶像素低電壓差分信號(hào)輸出芯片的24個(gè)數(shù)據(jù)輸入端和奇像素低電壓差分信號(hào)輸出芯片的24個(gè)數(shù)據(jù)輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的時(shí)鐘輸出腳分別與數(shù)字視頻信號(hào)輸出芯片的時(shí)鐘輸入端、偶像素低電壓差分信號(hào)輸出芯片的時(shí)鐘輸入端、奇像素低電壓差分信號(hào)輸出芯片的時(shí)鐘輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的3個(gè)輸入輸出腳分別與數(shù)字視頻信號(hào)輸出芯片的使能端、行同步端、幀同步端連接，且該3個(gè)輸入輸出腳與偶像素低電壓差分信號(hào)輸出芯片的3個(gè)數(shù)據(jù)輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的另3個(gè)輸入輸出腳與奇像素低電壓差分信號(hào)輸出芯片的3個(gè)數(shù)據(jù)輸入端連接，現(xiàn)場(chǎng)可編程門(mén)陣列器件的I個(gè)輸入輸出腳與數(shù)字視頻信號(hào)輸出芯片的像素選擇端連接； 數(shù)字視頻信號(hào)輸出芯片的4對(duì)差分輸出端經(jīng)4個(gè)共模濾波器與數(shù)字視頻信號(hào)輸出接口連接，偶像素低電壓差分信號(hào)輸出芯片和奇像素低電壓差分信號(hào)輸出芯片的10對(duì)差分輸出端分別與低電壓差分信號(hào)輸出插口連接； 時(shí)鐘發(fā)生模塊(2)中復(fù) 雜可編程邏輯器件的2個(gè)輸入輸出腳與圖像生成模塊(3)中現(xiàn)場(chǎng)可編程門(mén)陣列器件的2個(gè)輸入輸出腳連接。
全文摘要
本發(fā)明公開(kāi)了一種液晶顯示測(cè)量圖像信號(hào)發(fā)生器，該圖像信號(hào)發(fā)生器包括通用串行接口模塊(1)、時(shí)鐘發(fā)生模塊(2)、圖像生成模塊(3)；通用串行接口模塊(1)分別與時(shí)鐘發(fā)生模塊(2)、圖像生成模塊(3)連接；時(shí)鐘發(fā)生模塊(2)與圖像生成模塊(3)連接；通用串行接口模塊(1)用于接收輸入數(shù)據(jù)，并將該輸入數(shù)據(jù)中的時(shí)鐘數(shù)據(jù)和圖像數(shù)據(jù)分別傳輸給時(shí)鐘發(fā)生模塊(2)和圖像生成模塊(3)；時(shí)鐘發(fā)生模塊(2)用于控制接收和傳輸時(shí)鐘數(shù)據(jù)，并輸出驅(qū)動(dòng)時(shí)鐘信號(hào)給圖像生成模塊(3)；圖像生成模塊(3)用于控制接收?qǐng)D像數(shù)據(jù)，并產(chǎn)生圖像信號(hào)。本發(fā)明具有實(shí)現(xiàn)測(cè)量不同分辨率顯示屏的2D動(dòng)態(tài)圖像質(zhì)量和3D圖像串?dāng)_特性。
文檔編號(hào)H04N9/04GK102833553SQ20121027631
公開(kāi)日2012年12月19日 申請(qǐng)日期2012年8月3日 優(yōu)先權(quán)日2012年8月3日
發(fā)明者楊曉偉, 李曉華, 鞠霞, 屠彥, 雷威 申請(qǐng)人:東南大學(xué)