專利名稱：數(shù)據(jù)多路復(fù)用傳送系統(tǒng)、多路復(fù)用傳送信號接收裝置及多路復(fù)用傳送信號發(fā)送裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及經(jīng)由傳送路傳送數(shù)據(jù)的數(shù)據(jù)多路復(fù)用傳送技術(shù)(Multiplexingtransmission)。
背景技術(shù)：
近年來，在將構(gòu)成信息通信裝置的多個(gè)LSI間或多個(gè)板(PCB :printed circuitboard)間相互連接的領(lǐng)域中，使用許多高速串行信號。一般而言，在信號的傳送距離為幾十cm以下的近距離傳送中使用電信號，在Im以上的長距離傳送中使用光信號。進(jìn)而，隨著信號速度的高速化，處于能夠通過電信號傳送的距離日益變短的趨勢。例如在信息通信裝置內(nèi)將多個(gè)基板彼此連接的布線共用化的基板(所謂的底板(backplane PCB)中，隨著其傳送速度高速化到IOGbps以上，在傳送中使用的信號開始從難以進(jìn)行長距離傳送的電信號向能夠進(jìn)行穩(wěn)定的傳送的光信號轉(zhuǎn)移。基于光信號的傳送與通過電信號的傳送相比，能夠?qū)崿F(xiàn)傳送速度的高速化。因此，將板上的許多電信號多路復(fù)用到較少的條數(shù)的光信號中來傳送的需要提高。所以，開發(fā)了將信號多路復(fù)用的各種技術(shù)。在圖1中表示信號多路復(fù)用分離電路的以往例。在該以往電路中使用的多路復(fù)用電路(multiplexer circuit)(圖中左側(cè))被要求在以下的條件下動作。(I)在位于最后級的多路復(fù)用器(multiplexer)的輸入的緊前，n條輸入(TxPl,，TxPn)的數(shù)據(jù)速率(Xlbps,，Xnbps)全部相等。即，X1=X2=…=Xn。(2)全部位數(shù)據(jù)的相位處于同相關(guān)系。(3 )多路復(fù)用器的輸出的數(shù)據(jù)速率等于全部輸入的數(shù)據(jù)速率的總和。即，Y=Xl Xn0一般而言，多路復(fù)用電路執(zhí)行將低速度的并行信號(parallel data signal)(全部通道為相同速度且相同相位的同步信號)變換為高速度的串行信號(serialdata signal)的處理。但是，在圖1所示的以往電路中，不存在保證構(gòu)成分離電路(de-multiplexer circuit)(圖中右側(cè))的多路復(fù)用器的輸出通道的號碼與多路復(fù)用器的輸入通道的號碼的一致的結(jié)構(gòu)。在專利文獻(xiàn)I中公開了這種結(jié)構(gòu)。專利文獻(xiàn)I所示的信號多路復(fù)用分離電路(multiplexer and de-multiplexer)涉及光信號的多路復(fù)用(特別是S0NET/SDH協(xié)議)技術(shù)，多路復(fù)用電路將低速度的光信號(optical data signal)多路復(fù)用而生成高速度的光信號，分離電路將高速度的光信號分離而再現(xiàn)當(dāng)初的低速度的光信號。在圖2中表示帶有專利文獻(xiàn)I中公開的同步電路的信號多路復(fù)用分離電路的結(jié)構(gòu)。圖2所示的多路復(fù)用電路(圖中左側(cè))僅在n+1條通道中的指定的I條通道中協(xié)議終結(jié)，在該通道中插入特殊的圖案(pattern)。被插入了該特殊的圖案的輸入在(n+l):l的多路復(fù)用器中多路復(fù)用到其他n條輸入(TxPl，…，TxPn)中。S卩，被再幀化。在圖中，將在特殊的圖案的生成中使用的電路表示為圖案生成部(pattern generator )。
另一方面，圖2所示的分離電路(圖中右側(cè))對分離后的n+1條通道中的指定的通道執(zhí)行特殊的圖案的同步(pattern synchronize)處理。在圖中，將在特殊的圖案的同步中使用的電路表示為圖案同步部。通過該同步處理，分離電路檢測1:(n+l)的多路分離器將多路復(fù)用信號分離時(shí)的開頭位置。通過該結(jié)構(gòu)的采用，圖2所示的信號多路復(fù)用分離電路保證輸入通道與輸出通道的號碼(以下，稱作通道位置)的一致關(guān)系。另外，在圖1所示的電路的情況下，需要在將全部通道的協(xié)議先終結(jié)后，將數(shù)據(jù)結(jié)合而多路復(fù)用。但是，在圖2所示的電路的情況下，能夠?qū)f(xié)議的終結(jié)局限于I個(gè)通道。因此，圖2所示的電路與圖1所示的電路相比能夠縮小裝置規(guī)模。除此以外，還存在將與數(shù)據(jù)速率不同的多個(gè)輸入對應(yīng)的包數(shù)據(jù)或幀數(shù)據(jù)進(jìn)行時(shí)間多路復(fù)用而傳送的方法。在典型的以往技術(shù)中，有由IEEE802委員會標(biāo)準(zhǔn)化的幀多路復(fù)用(frame multiplexing)裝置(非專利文獻(xiàn)I)。該巾貞多路復(fù)用技術(shù)將數(shù)據(jù)速率不同的各通道
的幀暫且保存到緩沖器中，然后以輸出通道的速度讀出這些幀，由此實(shí)現(xiàn)數(shù)據(jù)速率不同的通道(channel)的多路復(fù)用。專利文獻(xiàn)1:特開2000 - 252942號公報(bào)非專利文獻(xiàn)I IEEE Std 802. 3 — 2008.如上所述，在裝置內(nèi)執(zhí)行的數(shù)據(jù)傳送中，需要處理許多傳送通道。因此，需要將參與數(shù)據(jù)傳送的裝置及LSI格外地小規(guī)模化。但是，在這種用途中，多路復(fù)用的各輸入通道的數(shù)據(jù)速率根據(jù)使用狀況而變化。因此，難以使輸入到多路復(fù)用器中的全部通道的數(shù)據(jù)速率同步。此外，為了實(shí)現(xiàn)不依賴于通過各通道傳送的數(shù)據(jù)的內(nèi)容、并且沒有數(shù)據(jù)缺失的完全的數(shù)據(jù)傳送，需要使從多路分離器輸出的各通道的數(shù)據(jù)速率與多路復(fù)用器側(cè)的對應(yīng)的輸入通道的數(shù)據(jù)速率完全一致。因而，需要滿足這些條件的實(shí)現(xiàn)方法。但是，通過專利文獻(xiàn)I中公開的信號多路復(fù)用分離電路(圖2)不能滿足上述條件。這是因?yàn)?，圖2所示的電路以各輸入通道的速度相同為前提，實(shí)現(xiàn)單純的基于多路復(fù)用器的光信號的多路復(fù)用。即，因?yàn)閳D2所示的電路結(jié)構(gòu)不能進(jìn)行不同的數(shù)據(jù)速率的輸入的多路復(fù)用。進(jìn)而，即使將S0NET/SDH協(xié)議的終端處理在單一通道中實(shí)施，所需要的電路規(guī)模也較大，不利于LSI的小型化。另一方面，在非專利文獻(xiàn)I中公開的幀多路復(fù)用裝置中，能夠?qū)⒉煌臄?shù)據(jù)速率的通道多路復(fù)用。但是，在非專利文獻(xiàn)I的裝置的情況下，也不能使輸入通道的數(shù)據(jù)速率與輸出通道的數(shù)據(jù)速率完全一致。這是因?yàn)椋瑸榱送ㄟ^幀分割來解決數(shù)據(jù)速率的差異，在向多路復(fù)用器的輸入時(shí)點(diǎn)，包含在各通道的數(shù)據(jù)中的時(shí)鐘信息(時(shí)鐘頻率、頻率抖動(jitter)等)丟失。此外，非專利文獻(xiàn)I的裝置為了保證輸入通道與輸出通道之間的數(shù)據(jù)傳送，以幀單位賦予目的地，執(zhí)行按照目的地的數(shù)據(jù)分配處理。因此，用于分配數(shù)據(jù)的目的地檢索、用于防止數(shù)據(jù)的擁擠的數(shù)據(jù)的保存處理是必須的。這意味著不能嚴(yán)格地保證在數(shù)據(jù)傳送中需要的處理時(shí)間。此外，上述處理與專利文獻(xiàn)I的裝置相比需要更大規(guī)模的電路，更不利于LSI的小型化。進(jìn)而，不能將在專利文獻(xiàn)I中公開的發(fā)明與在非專利文獻(xiàn)I中公開的發(fā)明進(jìn)行組合。這是因?yàn)?，專利文獻(xiàn)I的裝置以各通道的輸入速度相同為前提將各通道的數(shù)據(jù)多路復(fù)用，相對于此，非專利文獻(xiàn)I的裝置需要先將全部通道的協(xié)議終結(jié)、然后取出幀后執(zhí)行多路復(fù)用處理。因此，組合了兩者的裝置導(dǎo)致在專利文獻(xiàn)I中將終結(jié)局限在I個(gè)通道帶來的效果(即，裝置規(guī)模的縮小)喪失的結(jié)果。此外，即使將兩者組合，也不能使輸入通道的數(shù)據(jù)速率與輸出通道的數(shù)據(jù)速率相同，不能解決非專利文獻(xiàn)I的問題。

發(fā)明內(nèi)容
所以，本發(fā)明鑒于以上的技術(shù)問題，目的是實(shí)現(xiàn)一種將具有不同的頻率信息的數(shù)字信號(例如由具有不同的頻率誤差、及/或不同的抖動特性的多個(gè)源振蕩時(shí)鐘信號(clock source :時(shí)鐘源)生成的數(shù)字信號、及/或不同的位速率的數(shù)字信號)多路復(fù)用而傳送、在接收側(cè)能夠在保持將各數(shù)字信號多路復(fù)用時(shí)的頻率信息的狀態(tài)下分離并再現(xiàn)的數(shù)據(jù)多路復(fù)用傳送技術(shù)。因此，本發(fā)明人提出了由具有以下的處理功能的發(fā)送裝置及接收裝置(包括接收模組)構(gòu)成的數(shù)據(jù)多路復(fù)用傳送系統(tǒng)。 發(fā)送裝置具有(Al)多個(gè)輸入通道，分別能夠輸入具有與其他輸入通道不同的頻率信息的發(fā)送數(shù)據(jù)；(A2)多個(gè)塊分割部(block divider)，將對應(yīng)于各輸入通道的發(fā)送數(shù)據(jù)作為有效數(shù)據(jù)(valid data)分別分割為固定長的數(shù)據(jù)塊(data block);以及(A3)多路復(fù)用器，將對應(yīng)于多個(gè)輸入通道的多個(gè)數(shù)據(jù)塊進(jìn)行多路復(fù)用，并向傳送路輸出。接收裝置具有(BI)多路分離器，將通過傳送路接收到的數(shù)據(jù)串分離為與發(fā)送裝置側(cè)的輸入通道相同數(shù)量的數(shù)據(jù)流；(B2)多個(gè)FIFO部，分別執(zhí)行從對應(yīng)的數(shù)據(jù)流復(fù)原有效數(shù)據(jù)并保存在FIFO存儲器中的處理、以及從上述FIFO存儲器讀出發(fā)送數(shù)據(jù)并向?qū)?yīng)的輸出通道輸出的處理；以及(B3)多個(gè)頻率控制部，分別執(zhí)行根據(jù)對應(yīng)的數(shù)據(jù)流的時(shí)間平均數(shù)據(jù)量推測發(fā)送數(shù)據(jù)速率的處理、以及調(diào)整向?qū)?yīng)的上述FIFO部提供的上述時(shí)鐘的頻率以使得與推測出的發(fā)送數(shù)據(jù)速率相同的處理。發(fā)明效果根據(jù)本發(fā)明，在發(fā)送裝置側(cè)能夠維持各輸入通道的發(fā)送數(shù)據(jù)所具有的頻率信息的狀態(tài)下，將多個(gè)輸入通道的數(shù)據(jù)串進(jìn)行多路復(fù)用。此外，在接收裝置側(cè)，也在從各數(shù)據(jù)流分離數(shù)據(jù)時(shí)，取出各數(shù)據(jù)流所固有的頻率信息并分別調(diào)整時(shí)鐘的頻率，因此能夠保證輸入通道與輸出通道的數(shù)據(jù)速率的同一性。上述以外的問題、結(jié)構(gòu)及效果根據(jù)以下的實(shí)施方式的說明會變得清楚。


圖1是表示由一般的多路復(fù)用電路和分離電路構(gòu)成的信號多路復(fù)用分離電路的圖。圖2是表示由專利文獻(xiàn)I所示的多路復(fù)用電路和分離電路構(gòu)成的信號多路復(fù)用分離電路的圖。圖3是表不有關(guān)實(shí)施例1的多路復(fù)用電路(發(fā)送機(jī))的結(jié)構(gòu)例的圖。圖4是表示在實(shí)施例1中使用的數(shù)據(jù)格式的一例的圖。圖5是表示有關(guān)實(shí)施例1的分離電路(接收機(jī))的結(jié)構(gòu)例的圖。圖6是表示在實(shí)施例1中使用的PLL (Phase Locked Loop)電路的結(jié)構(gòu)例的圖。
圖7是說明由有關(guān)實(shí)施例1的頻率控制部進(jìn)行的PLL控制的初始順序的圖。圖8是說明由有關(guān)實(shí)施例1的頻率控制部進(jìn)行的PLL控制的更新順序的圖。圖9是表不有關(guān)實(shí)施例2的多路復(fù)用電路(發(fā)送機(jī))的結(jié)構(gòu)例的圖。圖10是說明由塊分割部執(zhí)行的塊分割處理的圖。圖11是表示有關(guān)實(shí)施例2的分離電路(接收機(jī))的結(jié)構(gòu)例的圖。圖12是表不有關(guān)實(shí)施例3的多路復(fù)用電路(發(fā)送機(jī))的結(jié)構(gòu)例的圖。圖13是表示有關(guān)實(shí)施例3的分離電路(接收機(jī))的結(jié)構(gòu)例的圖。附圖標(biāo)記說明
100發(fā)送機(jī) 105接收機(jī)110發(fā)送機(jī)115接收機(jī)120發(fā)送機(jī)125接收機(jī)
具體實(shí)施例方式在以下的說明中，為了方便，在需要時(shí)，分為多個(gè)實(shí)施方式及實(shí)施例說明發(fā)明。除了特別明示的情況以外，它們不是相互沒有關(guān)系的，而處于一個(gè)為另一個(gè)的一部分或全部的變形例、應(yīng)用例、詳細(xì)說明、補(bǔ)充說明等的關(guān)系。此外，在以下的實(shí)施方式及實(shí)施例中，當(dāng)提及要素的數(shù)量等(包括個(gè)數(shù)、數(shù)值、量、范圍等)的情況下，除了特別明示的情況及在原理上明顯限定于特定的數(shù)量的情況等以外，并不限定于該特定的數(shù)量，也可以是特定的數(shù)量以上或以下。進(jìn)而，在以下的實(shí)施方式及實(shí)施例中，其構(gòu)成要素(包括要素步驟等)除了特別明示的情況下及在原理上明顯可以認(rèn)為是必須的情況等以外，并不一定是必須的。同樣，在以下的實(shí)施方式及實(shí)施例中，當(dāng)提及上述數(shù)等包括個(gè)數(shù)、數(shù)值、量、范圍等)時(shí)，除了特別明示的情況及在原理上可以認(rèn)為明顯不是那樣的情況等以外，包括實(shí)質(zhì)上與該數(shù)量等近似或類似的情況。以下，基于附圖詳細(xì)地說明本發(fā)明的實(shí)施方式及實(shí)施例。另外，在用來說明實(shí)施方式及實(shí)施例的全部圖中，對于具有相同的功能的部件賦予相同或關(guān)聯(lián)的附圖標(biāo)記，省略其重復(fù)的說明。此外，在以下的實(shí)施方式及實(shí)施例中，除了在特別需要時(shí)以外，原則上不重復(fù)相同或同樣的部分的說明。A.實(shí)施方式[整體結(jié)構(gòu)]首先，說明在各實(shí)施例中共通的數(shù)據(jù)多路復(fù)用傳送系統(tǒng)的概念結(jié)構(gòu)。數(shù)據(jù)多路復(fù)用傳送系統(tǒng)(data multiplexer system)由發(fā)送機(jī)和接收機(jī)構(gòu)成。發(fā)送機(jī)具備n個(gè)CDR(Clock Data Recovery :時(shí)鐘數(shù)據(jù)恢復(fù))部、n 個(gè) FIF0(first — in — first — out buffer 先進(jìn)先出緩沖器)部、n個(gè)塊分割部(block framer)、圖案生成部、多路復(fù)用器部、輸入級用的時(shí)鐘源(clock source)、輸入級用的PLL部、輸出級用的時(shí)鐘源及輸出級用的PLL部。接收機(jī)具備輸入級用的時(shí)鐘源、輸入級用的PLL部、⑶R部、分頻器(clock divider)、多路分離器部、圖案同步部(pattern synchronizer)、n個(gè)塊解除部(block de-framer)、n個(gè)FIFO部、輸出級用的時(shí)鐘源、n個(gè)PLL部及n個(gè)頻率控制部。[發(fā)送機(jī)的結(jié)構(gòu)]在發(fā)送機(jī)中，輸入n條數(shù)據(jù)信號。n條數(shù)據(jù)信號既可以具有相互不同的頻率信息，也可以全部具有相同的頻率信息。另外，不需要n條全部的數(shù)據(jù)信號具有不同的頻率信息，只要某一個(gè)具有與其他數(shù)據(jù)信號不同的頻率信息就可以。在這種數(shù)據(jù)信號中，包含例如由具有不同的頻率誤差的多個(gè)源振蕩時(shí)鐘信號生成的數(shù)字信號、由具有不同的抖動特性的多個(gè)源振蕩時(shí)鐘信號生成的數(shù)字信號、不同位速率的數(shù)字信號等。n條數(shù)據(jù)信號通道分別被輸入到對應(yīng)的⑶R部。因而，⑶R部有n個(gè)。各⑶R部從被輸入的數(shù)字信號中提取時(shí)鐘成分，基于從對應(yīng)的PLL部供給的高速時(shí)鐘，再現(xiàn)與數(shù)據(jù)信號同步的再現(xiàn)時(shí)鐘、和與該時(shí)鐘同步的位數(shù)據(jù)。位數(shù)據(jù)及再現(xiàn)時(shí)鐘從CDR部發(fā)送至FIFO
部。 輸入級用的n個(gè)時(shí)鐘源產(chǎn)生固有頻率的時(shí)鐘(參照時(shí)鐘(reference clock)),向n個(gè)CDR部提供。輸入級用的n個(gè)PLL部產(chǎn)生將由時(shí)鐘源提供的參照時(shí)鐘正確地乘以常數(shù)倍而得到的頻率的時(shí)鐘，分別向?qū)?yīng)的CDR部提供。n個(gè)FIFO部分別從對應(yīng)的⑶R部接收位數(shù)據(jù)和再現(xiàn)時(shí)鐘,與再現(xiàn)時(shí)鐘同步地將位數(shù)據(jù)的串保存到內(nèi)部的FIFO (First in First out :先進(jìn)先出)存儲器中。此外，F(xiàn)IFO部將保存在FIFO存儲器中的位數(shù)據(jù)的串與由CDR部提供的再現(xiàn)時(shí)鐘同步地讀出，并分別向?qū)?yīng)的塊分割部發(fā)送。另外，在FIFO存儲器中沒有保存有數(shù)據(jù)的情況下，F(xiàn)IFO部向塊分割部通知FIFO存儲器處于空(empty)狀態(tài)的情況。另一方面，在FIFO存儲器變滿的情況下，F(xiàn)IFO部向塊分割部通知FIFO存儲器是滿(full)狀態(tài)的情況。n個(gè)FIFO存儲器在讀出時(shí)使用的時(shí)鐘與從輸出級用的PLL部共通地供給的時(shí)鐘同步。n個(gè)塊分割部將保存在各FIFO部中的數(shù)據(jù)依次讀出，并分割為一定大小的塊。各塊分割部基于FIFO存儲器是空(empty)狀態(tài)還是滿(full)狀態(tài)的通知，對有效載荷附加能夠判斷各塊數(shù)據(jù)的有效/無效(valid or invalid)的頭識別碼(例如“10”/ “01”)并進(jìn)行保存。各塊分割部將該帶有有效/無效數(shù)據(jù)的塊數(shù)據(jù)發(fā)送給多路復(fù)用器部。另外，圖案生成部以一定周期生成固定的圖案的數(shù)據(jù)串并向多路復(fù)用器部發(fā)送。多路復(fù)用器部將從n個(gè)塊分割部和圖案生成部接收到的位串分別按每I位進(jìn)行時(shí)間多路復(fù)用，作為n+1倍高速的串行位串輸出。[接收機(jī)的結(jié)構(gòu)]在接收機(jī)中被輸入串行位串的接收數(shù)據(jù)。另外，接收數(shù)據(jù)被輸入到CDR部中。CDR部從被輸入的接收數(shù)據(jù)中提取時(shí)鐘成分，并且基于從PLL部供給的高速時(shí)鐘，再現(xiàn)與數(shù)據(jù)信號同步的的再現(xiàn)時(shí)鐘(recoverd clock)、和與該時(shí)鐘同步的位數(shù)據(jù)。⑶R部將再現(xiàn)時(shí)鐘向分頻部和多路分離器部發(fā)送，將再現(xiàn)數(shù)據(jù)向多路分離器部發(fā)送。這里，PLL部參照從時(shí)鐘源接收到的時(shí)鐘，產(chǎn)生正確地乘以常數(shù)倍而得到的頻率的時(shí)鐘。此外，分頻器生成將再現(xiàn)時(shí)鐘正確地進(jìn)行n+1分頻的分頻時(shí)鐘，將生成的分頻時(shí)鐘分配給多路分離器部、全部的塊解除部、全部的FIFO部、圖案同步部。多路分離器部接收從CDR部提供的高速的再現(xiàn)時(shí)鐘，從分頻器接收低速的再現(xiàn)時(shí)鐘。多路分離器部使用這兩個(gè)再現(xiàn)時(shí)鐘，將再現(xiàn)數(shù)據(jù)從串行形態(tài)變換為并行形態(tài)。此時(shí)，多路分離器部按接收到的順序?qū)⑽粩?shù)據(jù)以n+1位單位切割。另外，切割位置可變。此外，切割位置由圖案同步部提供。多路分離器部將再現(xiàn)數(shù)據(jù)變換為n條數(shù)據(jù)信號和I條圖案信號。多路分離器與n個(gè)塊解除部及I個(gè)圖案同步部連接。圖案同步部接收由多路分離器部按每n+1位切割出的位數(shù)據(jù)。圖案同步部確認(rèn)該位數(shù)據(jù)與在發(fā)送機(jī)的圖案生成部中生成的固有圖案的相關(guān)。在當(dāng)前接收的數(shù)據(jù)串與固有圖案之間的相關(guān)顯著低的情況下，圖案同步部發(fā)出將多路分離器部的切割位置移動I位的指示，并再次確認(rèn)相關(guān)。此時(shí)，在一定時(shí)間以上確認(rèn)出了數(shù)據(jù)串彼此的相關(guān)的情況下，將多路分離器部中的切割位置固定。n個(gè)塊解除部從由多路分離器部輸入的塊串中，僅取出帶有表示有效的信息的塊(有效塊)的位數(shù)據(jù)，并向?qū)?yīng) 的FIFO部輸出。具體而言，塊解除部發(fā)現(xiàn)由塊格式定義的頭識別碼(“10”/ “01”)，將該位置判定為塊格式的斷開處。塊解除部僅提取帶有表示有效的頭識別碼的塊的有效載荷，并向后級的FIFO部發(fā)送。FIFO部將從塊解除部接收到的有效數(shù)據(jù)保存到內(nèi)部的FIFO存儲器中。FIFO部按照從PLL部供給的時(shí)鐘，依次讀出保存在FIFO存儲器中的數(shù)據(jù)。在有效數(shù)據(jù)的寫入量與保存數(shù)據(jù)的讀出量相等的情況下，保存數(shù)據(jù)量的增減被平均化而成為零。在此情況下，F(xiàn)IFO部處于正常狀態(tài)。相對于此，在有效數(shù)據(jù)的寫入量比保存數(shù)據(jù)的讀出量多的情況下，在FIFO存儲器中發(fā)生容量不足。在此情況下，F(xiàn)IFO部成為溢出(overflow)(以下也稱作“OF”)狀態(tài)。另一方面，在有效數(shù)據(jù)的寫入量比保存數(shù)據(jù)的讀出量少的情況下，發(fā)生數(shù)據(jù)不足。在此情況下，F(xiàn)IFO部成為下溢(以下也稱作“UF”)狀態(tài)。FIFO部將表示OF或UF的狀態(tài)信息和當(dāng)前的保存數(shù)據(jù)的剩余量向頻率控制部通知。時(shí)鐘源產(chǎn)生固有頻率的參照時(shí)鐘。PLL部產(chǎn)生具有將從時(shí)鐘源接收到的參照時(shí)鐘的頻率按照從頻率控制部通知的分頻數(shù)來倍增的頻率的高速時(shí)鐘。頻率控制部監(jiān)視FIFO部內(nèi)的FIFO存儲器的狀態(tài)(OF、UF、保存數(shù)據(jù)剩余量)，控制在PLL部中產(chǎn)生的時(shí)鐘的頻率，以使FIFO部正常動作(不溢出或下溢)。頻率控制部用實(shí)數(shù)指定用于控制在PLL部中產(chǎn)生的高速時(shí)鐘的頻率的分頻比率。[實(shí)現(xiàn)的效果]上述發(fā)送機(jī)對從各輸入通道接收的塊數(shù)據(jù)附加表示有效的識別碼，另一方面，在相對于輸出帶寬，數(shù)據(jù)量不足的情況下，插入附加了表示無效的識別碼的塊數(shù)據(jù)。然后，發(fā)送機(jī)將維持著頻率信息的發(fā)送用的多個(gè)數(shù)據(jù)串多路復(fù)用。由此，在維持各通道的頻率信息的狀態(tài)下制作多路復(fù)用數(shù)據(jù)。此外，接收機(jī)在將接收到的多路復(fù)用數(shù)據(jù)進(jìn)行分離時(shí)，基于各通道的有效塊的產(chǎn)生量，取出各通道所固有的頻率信息(時(shí)間平均數(shù)據(jù)量)，用PLL (鎖相環(huán))電路再現(xiàn)具有與該頻率相同的頻率的讀出用的時(shí)鐘。由此，保證輸出通道的數(shù)據(jù)速率與輸入通道的數(shù)據(jù)速率的同一丨I"生。此外，由于將頻率信息按輸入通道處理，所以在接收側(cè)也能夠按通道來設(shè)定輸出通道的數(shù)據(jù)速率。即，通過采用上述結(jié)構(gòu)，能夠?qū)崿F(xiàn)不同的數(shù)據(jù)速率的多路復(fù)用。此外，上述發(fā)送機(jī)和接收機(jī)的內(nèi)部動作不會受到所傳送的數(shù)據(jù)的內(nèi)容和協(xié)議的影響。因此，能夠嚴(yán)格地保證輸入通道和輸出通道的數(shù)據(jù)傳送中需要的處理時(shí)間。由此，還能夠同時(shí)實(shí)現(xiàn)傳送時(shí)間的低延遲化。
如上所述，如果使用在本說明書中提出的發(fā)送機(jī)和接收機(jī)，則能夠?qū)崿F(xiàn)由具有不同的頻率誤差、不同的抖動特性的多個(gè)源振蕩時(shí)鐘信號生成的數(shù)字信號、還有各不相同的位速率的信號的多路復(fù)用及其分離、再現(xiàn)的多路復(fù)用裝置。此外，能夠?qū)崿F(xiàn)集中管理多個(gè)傳送通道的處理裝置及LSI的小規(guī)模。B.實(shí)施例1以下，說明有關(guān)實(shí)施例1的數(shù)據(jù)多路復(fù)用傳送系統(tǒng)。[發(fā)送機(jī)的結(jié)構(gòu)]在圖3中表示有關(guān)本實(shí)施例的發(fā)送機(jī)100的功能塊結(jié)構(gòu)。發(fā)送機(jī)100具有n條輸入通道(TxPl，…，TxPn)、n個(gè)CDR部1、n個(gè)FIFO部3、n個(gè)塊分割部5、圖案生成部7、多路復(fù)用器部9、時(shí)鐘源11、PLL部13、時(shí)鐘源15、PLL部17、1條輸出通道(TxHl)。 [發(fā)送機(jī)的動作](a)概要首先，說明由發(fā)送機(jī)100執(zhí)行的數(shù)據(jù)處理的概要。在發(fā)送機(jī)100中，從n條輸入通道(TxPl，…，TxPn)輸入串行數(shù)據(jù)信號。這些數(shù)據(jù)信號既可以是各自以不同的時(shí)鐘為源振蕩的數(shù)據(jù)速率，也可以是完全同步于一個(gè)時(shí)鐘的數(shù)據(jù)速率。各串行數(shù)據(jù)信號輸入到對應(yīng)于各通道的⑶R部I中。以后的處理對n條數(shù)據(jù)信號分別獨(dú)立地執(zhí)行。從⑶R部I輸出的數(shù)據(jù)信號以FIFO部3、塊分割部5的順序被進(jìn)行處理。n個(gè)塊分割部5為止被獨(dú)立處理的數(shù)據(jù)信號在分別獨(dú)立的定時(shí)輸入到多路復(fù)用器9中。多路復(fù)用器9將這些n條數(shù)據(jù)信號與由圖案生成部7產(chǎn)生的同步用圖案以位單位進(jìn)行時(shí)間多路復(fù)用，從高速的輸出通道(TxHl)輸出。(b)詳細(xì)情況以下，依次說明由構(gòu)成發(fā)送機(jī)100的各部執(zhí)行的處理動作的詳細(xì)情況。⑶R部I從被輸入的串行數(shù)據(jù)信號中提取時(shí)鐘成分。⑶R部I基于從PLL部13供給的高速時(shí)鐘進(jìn)行動作，再現(xiàn)與串行數(shù)據(jù)信號同步的再現(xiàn)時(shí)鐘、和與該時(shí)鐘同步的位數(shù)據(jù)。再現(xiàn)的位數(shù)據(jù)和再現(xiàn)時(shí)鐘被提供到FIFO部3。時(shí)鐘源11是產(chǎn)生固有頻率的時(shí)鐘的電路。該頻率一般設(shè)定為將設(shè)想到由CDR部I接收的串行數(shù)據(jù)信號的數(shù)據(jù)速率的頻率用常數(shù)分頻而得到的頻率。PLL部13是產(chǎn)生將從時(shí)鐘源11接收到的參照時(shí)鐘正確地乘以常數(shù)倍而得到的頻率的時(shí)鐘的電路。在本實(shí)施例中，按每個(gè)與輸入的串行數(shù)據(jù)信號對應(yīng)的通道設(shè)置了 PLL部13和時(shí)鐘源11，但也可以為共用化而僅具備一組的結(jié)構(gòu)。FIFO部3從⑶R部I接收位數(shù)據(jù)和再現(xiàn)時(shí)鐘，與再現(xiàn)時(shí)鐘同步地將數(shù)據(jù)串保存到內(nèi)部的FIFO (First in First out)存儲器中。此外，F(xiàn)IFO部3與從PLL部17供給的時(shí)鐘同步地將保存在FIFO存儲器中的數(shù)據(jù)串依次讀出，并向塊分割部5發(fā)送。在該讀出時(shí)，當(dāng)FIFO存儲器中沒有保存有數(shù)據(jù)的情況下，F(xiàn)IFO部3向塊分割部5通知“FIFO空狀態(tài)”通知。另一方面，當(dāng)FIFO存儲器被數(shù)據(jù)充滿的情況下，F(xiàn)IFO部3向塊分割部5通知“FIFO滿狀態(tài)”通知。在讀出時(shí)使用的時(shí)鐘在n個(gè)全部的塊分割部5中是共通的，需要與從PLL部17供給的時(shí)鐘同步。
塊分割部5在依次讀出保存在FIFO部3中的數(shù)據(jù)之后，數(shù)據(jù)分割為一定的大小的塊，并保存到內(nèi)部存儲器中。然后，塊分割部5從內(nèi)部存儲器讀出一定的大小的塊，向多路復(fù)用器部9發(fā)送。在圖4中示出塊分割部5及塊解除部31(圖5)所使用的塊的數(shù)據(jù)格式。塊分割部5在從FIFO部3讀出數(shù)據(jù)時(shí)，在正常地讀出了數(shù)據(jù)的情況下將表示有效數(shù)據(jù)的識別碼“10”值賦予給塊開頭61，并將該數(shù)據(jù)保存到有效載荷63中。但是，在從FIFO部3接收到“FIFO空狀態(tài)”通知的情況下，塊分割部5不能從FIFO部3讀出數(shù)據(jù)，所以將表示無效數(shù)據(jù)的識別碼“01”賦予給塊開頭65，在有效載荷67中保存無效的數(shù)據(jù)串。另外，塊分割部5優(yōu)選對保存在有效載荷中的數(shù)據(jù)串進(jìn)行數(shù)據(jù)擾頻處理。由此，保證發(fā)送數(shù)據(jù)的DC平衡及掃描寬度(run length)。
圖案生成部7以一定周期生成固定的圖案的數(shù)據(jù)串。該數(shù)據(jù)串需要能夠識別為固有的圖案。優(yōu)選的是，在連續(xù)接收的數(shù)據(jù)串中包含錯(cuò)誤的情況下，能夠檢測出該錯(cuò)誤。進(jìn)而，圖案生成部7生成的數(shù)據(jù)串優(yōu)選的是保證了 DC平衡及掃描寬度的數(shù)據(jù)串，最優(yōu)的固有圖案是通過高次多項(xiàng)式生成的PRBS (Pseudo Random Bit Sequence :偽隨機(jī)二進(jìn)制序列)圖案。多路復(fù)用器部9將從n個(gè)塊分割部5和圖案生成部7接收到的串行位串分別以I位單位進(jìn)行時(shí)間多路復(fù)用。由此，多路復(fù)用器部9將與輸入側(cè)的串行位串相比為n+1倍高速的串行位串作為多路復(fù)用數(shù)據(jù)來輸出。在時(shí)間多路復(fù)用時(shí)使用的時(shí)鐘是從PLL部17供給的低速時(shí)鐘、和正確地低速時(shí)鐘的n+1倍高速的高速時(shí)鐘這兩個(gè)。低速時(shí)鐘是數(shù)據(jù)的讀出用，高速時(shí)鐘是數(shù)據(jù)的傳送用。[接收機(jī)的結(jié)構(gòu)]在圖5中表示有關(guān)本實(shí)施例的接收機(jī)的功能塊結(jié)構(gòu)。接收機(jī)105具有I條輸入通道(RxPl)、時(shí)鐘源21、PLL部22、CDR部23、分頻器25、多路分離器部27、圖案同步部29、n個(gè)塊解除部31、n個(gè)FIFO部33、時(shí)鐘源35、n個(gè)PLL部37、n個(gè)頻率控制部39、n條輸出通道(RxPl，…，RxPnX[接收機(jī)的動作](a)概要說明由接收機(jī)105執(zhí)行的數(shù)據(jù)處理的概要。在接收部105中，從輸入通道RxHl接收串行數(shù)據(jù)信號。該數(shù)據(jù)信號被輸入到CDR部23中。由CDR部23再現(xiàn)的數(shù)據(jù)串在多路分離器27中從串行形態(tài)變換為并行形態(tài)。多路分離器27將I條串行數(shù)據(jù)變換為n+1條串行數(shù)據(jù)。其中的不包含固定圖案的n條串行數(shù)據(jù)發(fā)送至n個(gè)塊解除部31，包含固定圖案的I條串行數(shù)據(jù)發(fā)送至圖案同步部29。塊解除部31從被輸入的數(shù)據(jù)串中僅取出構(gòu)成有效塊的有效的位數(shù)據(jù)，保存到FIFO部33的FIFO存儲器中。即，無效塊的數(shù)據(jù)及頭數(shù)據(jù)在塊解除部31中被排除。FIFO部33按照從PLL部37接收到的時(shí)鐘信號，依次讀出所保存的數(shù)據(jù)。讀出的數(shù)據(jù)具有與當(dāng)初發(fā)送機(jī)100的數(shù)據(jù)信號通道(TxPl，…，TxPn)相同的數(shù)據(jù)速率。此外，與發(fā)送機(jī)100的各輸入通道(TxPl，…，TxPn)對應(yīng)的數(shù)據(jù)被從分別具有相同的通道號碼的接收機(jī)105的輸出通道(RxPl，…，RxPn)輸出。(b)詳細(xì)情況以下，依次說明由構(gòu)成接收機(jī)105的各部執(zhí)行的處理動作的詳細(xì)情況。
⑶R部23從輸入的串行數(shù)據(jù)信號中提取時(shí)鐘成分。⑶R部23基于從PLL部22供給的高速時(shí)鐘而動作，再現(xiàn)與串行數(shù)據(jù)信號同步的再現(xiàn)時(shí)鐘、和與該時(shí)鐘同步的位數(shù)據(jù)。再現(xiàn)的位數(shù)據(jù)提供至分頻部25，再現(xiàn)時(shí)鐘提供至分頻部25和多路分離器部27。時(shí)鐘源21是產(chǎn)生固有頻率的時(shí)鐘的電路。該頻率需要與將發(fā)送部100輸出的串行數(shù)據(jù)信號的數(shù)據(jù)速率用常數(shù)分頻后的頻率大致相等。PLL部22是產(chǎn)生將從時(shí)鐘源21接收到的參照時(shí)鐘正確地乘以常數(shù)倍而得到的頻率的時(shí)鐘的電路。分頻器25是生成將從⑶R部23提供的再現(xiàn)時(shí)鐘正確地進(jìn)行n+1分頻后的分頻時(shí)鐘的電路。該分頻時(shí)鐘被分配給多路分離器部27、全部的塊解除部31、全部的FIFO部33、圖案同步部29。多路分離器部27從CDR部23接收高速的再現(xiàn)時(shí)鐘，并且從分頻器25接收低速的
分頻時(shí)鐘。多路分離器部27按照再現(xiàn)時(shí)鐘，將從CDR部23接收到的位數(shù)據(jù)從串行形態(tài)變換為并行形態(tài)。在該變換時(shí)，假設(shè)按接收到的次序?qū)⑽粩?shù)據(jù)以n+1位單位切割的位置如一般的桶形移位器電路那樣能夠變更。切割位置遵照來自圖案同步部29的指定。圖案同步部29接收由多路分離器部27按每n+1位切割出的位數(shù)據(jù)串。圖案同步部29確認(rèn)接收到的位數(shù)據(jù)串與在發(fā)送部100 (圖3)的圖案生成部7中生成的固有圖案的相關(guān)。在當(dāng)前接收的位數(shù)據(jù)串與固有圖案的相關(guān)顯著較低的情況下，圖案同步部29發(fā)出將多路分離器部27的切割位置移動I位的指示，并再次確認(rèn)相關(guān)。在一定時(shí)間以上確認(rèn)出了位數(shù)據(jù)串彼此的相關(guān)的情況下，圖案同步部29將在多路分離器部27中使用的位數(shù)據(jù)的切割位置固定。各塊解除部31中，從多路分離器部27輸入在時(shí)間方向上連續(xù)的串行位串?dāng)?shù)據(jù)。各塊解除部31從串行位串?dāng)?shù)據(jù)中發(fā)現(xiàn)由塊格式定義的頭識別碼“10”和“01”，將發(fā)現(xiàn)位置判斷為塊格式的斷開處位置。由此，能夠從在發(fā)送部100 (圖1)的塊分割部5中塊分割的有效載荷僅提取有效數(shù)據(jù)。然后，塊解除部31僅將有效數(shù)據(jù)發(fā)送給FIFO部33。FIFO部33將從塊解除部31接收到的有效數(shù)據(jù)保存到內(nèi)部的FIFO存儲器中。另一方面，F(xiàn)IFO部33按照從PLL部37供給的時(shí)鐘，依次讀出所保存的數(shù)據(jù)。此時(shí)，在有效數(shù)據(jù)的寫入量與保存數(shù)據(jù)的讀出量相等的情況下，保存數(shù)據(jù)的量的增減被平均化而成為零，F(xiàn)IFO部33正常地動作。假如在寫入量比讀出量多的情況下，發(fā)生FIFO存儲器的容量不足，發(fā)生溢出。假如寫入量比讀出量少的情況下，發(fā)生數(shù)據(jù)不足，發(fā)生下溢。FIFO部33將OF或UF狀態(tài)和現(xiàn)時(shí)點(diǎn)的保存數(shù)據(jù)剩余量向頻率控制部39通知。時(shí)鐘源35是產(chǎn)生固有頻率的參照時(shí)鐘的電路。該頻率優(yōu)選的是將在PLL部37中生成的高速時(shí)鐘用常數(shù)分頻而得到的速度。PLL部37是產(chǎn)生將從時(shí)鐘源35接收到的參照時(shí)鐘按照從頻率控制部39通知的分頻數(shù)來倍增的頻率的高速時(shí)鐘的電路。頻率控制部39監(jiān)視FIFO部33的FIFO存儲器的狀態(tài)(OF、UF、保存數(shù)據(jù)剩余量)，控制由PLL部37產(chǎn)生的時(shí)鐘的頻率，以使FIFO部33正常動作。此時(shí)，頻率控制部39用實(shí)數(shù)指定用于控制由PLL部37產(chǎn)生的高速時(shí)鐘的頻率的分頻比率。在圖6中，表示在有關(guān)本實(shí)施例的接收機(jī)中使用的PLL部37的功能塊結(jié)構(gòu)。PLL部37具有相位比較部41、電荷泵部43、LPF部45、VCO部47、分頻器49、選擇器51、擴(kuò)散部53。PLL 部 37 的高速時(shí)鐘由 VCO 部 47 的 VC0(Voltage Controled Oscilator :壓控振蕩器)電路生成。VCO電路如一般周知那樣，是能夠根據(jù)提供的電壓的大小改變生成的時(shí)鐘的頻率的電路。由VCO部47生成的高速時(shí)鐘不僅提供至FIFO部33，還提供至分頻器49。分頻器49是將被輸入的高速時(shí)鐘分頻的電路，此時(shí)生成分頻比率不同的3個(gè)分頻時(shí)鐘。在本實(shí)施例的情況下，分頻比率是N、N —1、N+1這3種。其中，N是2以上的自然數(shù)。另外，分頻比率也可以以N、N — M、N+M的3種提供。其中，為N>M的自然數(shù)。選擇器51是選擇被輸入的3個(gè)分頻時(shí)鐘之中任意的2個(gè)并輸出的電路。擴(kuò)散部53是將被輸入的2個(gè)分頻時(shí)鐘混合、以使輸出的時(shí)鐘成為由頻率控制部39用實(shí)數(shù)指定的分頻比率的電路。一般使用E A型調(diào)制電路。 相位比較部41是比較由時(shí)鐘源35產(chǎn)生的參照時(shí)鐘與從擴(kuò)散部53供給的時(shí)鐘的相位和頻率、生成使相位提前的指示(Up)或使相位延遲的指示(Down)的電路。電荷泵部43是將從相位比較部41提供的表示使相位提前的指示(Up)或使相位延遲的指示(Down)的數(shù)字信號變換為電壓值(或電流值)的模擬信號的電路。該變換一般能夠由電荷泵電路實(shí)現(xiàn)。但是，也存在其他的實(shí)現(xiàn)方法。因此，在本實(shí)施例中沒有指定實(shí)現(xiàn)方法。LPF部45是從由電荷泵部43產(chǎn)生的電壓值(或電流值)的模擬信號僅使低頻成分通過的LPF (Low Pass Filter :低通濾波器)電路。LPF電路也是廣為人知的。因此，在本實(shí)施例中不指定詳細(xì)的構(gòu)造。LPF部45生成用來控制VCO部47的生成時(shí)鐘頻率的電壓。在圖7中表示由頻率控制部39進(jìn)行的PLL部37的初始控制順序。在步驟SI中，頻率控制部39將PLL部37的分頻比率設(shè)定為N。在本實(shí)施例的情況下N相當(dāng)于能夠控制的值的中間值。在步驟S3中，頻率控制部39將FIFO部33的保存數(shù)據(jù)剩余量復(fù)位，進(jìn)而停止保存數(shù)據(jù)的讀出，直到保存數(shù)據(jù)剩余量成為能保存到FIFO部33中的數(shù)據(jù)量A的一半。如果保存數(shù)據(jù)剩余量達(dá)到數(shù)據(jù)量A，則頻率控制部39重新開始保存數(shù)據(jù)的讀出。在步驟S5中，頻率控制部39監(jiān)視OF狀態(tài)或UF狀態(tài)的通知，計(jì)測從步驟S5開始到通知的時(shí)間T。在步驟S7中，頻率控制部39判斷計(jì)測出的時(shí)間T與數(shù)據(jù)量A的關(guān)系是否包含在PLL部37的頻率可變范圍(由VCO部47 (圖6)的規(guī)格預(yù)先指定)中。在判斷為范圍外的情況下，頻率控制部39轉(zhuǎn)移到步驟S9，在判斷為范圍內(nèi)的情況下，頻率控制部39轉(zhuǎn)移到步驟S15。根據(jù)這里的時(shí)間T與數(shù)據(jù)量A的關(guān)系，能夠求出對應(yīng)的數(shù)據(jù)流的時(shí)間平均數(shù)據(jù)量。此夕卜，能夠根據(jù)該數(shù)據(jù)量推測對應(yīng)的數(shù)據(jù)流的發(fā)送數(shù)據(jù)速率。在步驟S9中，頻率控制部39判斷FIFO部33的狀態(tài)是OF狀態(tài)還是UF狀態(tài)。在是UF狀態(tài)的情況下，頻率控制部39轉(zhuǎn)移到步驟SI I，在是OF狀態(tài)的情況下，頻率控制部39轉(zhuǎn)移到步驟S13。在步驟Sll中，頻率控制部39將PLL部37變更為以低速度的數(shù)據(jù)速率動作的模式。然后，頻率控制部39轉(zhuǎn)移到步驟SI。在步驟S13中，頻率控制部39將PLL部37變更為以高速度的數(shù)據(jù)速率動作的模式。然后，頻率控制部39轉(zhuǎn)移到步驟SI。
在步驟S15中，頻率控制部39判斷FIFO部33的狀態(tài)是OF狀態(tài)還是UF狀態(tài)。在是UF狀態(tài)的情況下，頻率控制部39轉(zhuǎn)移到步驟S17，在是OF狀態(tài)的情況下，頻率控制部39轉(zhuǎn)移到步驟S19。在步驟S17中，頻率控制部39對PLL部37的選擇器51指示，以使其選擇分頻比率N — I和分頻比率N這兩個(gè)。然后，頻率控制部39轉(zhuǎn)移到步驟S21。在步驟S19中，頻率控制部39對PLL部37的選擇器51指示，以使其選擇分頻比率N和分頻比率N+1這兩個(gè)。然后，頻率控制部39轉(zhuǎn)移到步驟S21。在步驟S21中，頻率控制部39基于在步驟S5中測定的時(shí)間T和可保存的數(shù)據(jù)量A，求出基于分頻比率N的高速時(shí)鐘與當(dāng)前接收中的數(shù)據(jù)速率的時(shí)鐘差。然后，頻率控制部39轉(zhuǎn)移到步驟S23。在步驟S23中，頻率控制部39基于求出的時(shí)鐘差，求出當(dāng)前接收中的數(shù)據(jù)速率的分頻比率，設(shè)定到PLL部33的擴(kuò)散部53中。然后，頻率控制部39轉(zhuǎn)移到步驟SI。 在圖8中，表示由頻率控制部39進(jìn)行的PLL部37的更新控制順序。該動作在初始控制順序結(jié)束后執(zhí)行。在步驟S31中，頻率控制部39依次監(jiān)視FIFO部33的保存數(shù)據(jù)剩余量，求出在上次的監(jiān)視時(shí)點(diǎn)與此次的監(jiān)視時(shí)點(diǎn)之間發(fā)生的上述數(shù)據(jù)剩余量之差。然后，頻率控制部39轉(zhuǎn)移到步驟S33。在步驟S33中，頻率控制部39求出與所求出的差對應(yīng)的所需時(shí)間(周期數(shù))。然后，頻率控制部39轉(zhuǎn)移到步驟S35。在步驟S35中，頻率控制部39基于在步驟S31中求出的差以及在步驟S33中求出的所需時(shí)間，求出由PLL部37當(dāng)前生成中的高速時(shí)鐘的頻率與當(dāng)前接收中的數(shù)據(jù)串的數(shù)據(jù)速率的時(shí)鐘差。然后，頻率控制部39轉(zhuǎn)移到步驟S37。在步驟S37中，頻率控制部39基于在步驟S35中求出的時(shí)鐘差，求出適合于當(dāng)前接收中的數(shù)據(jù)串的數(shù)據(jù)速率的分頻比率，將構(gòu)成PLL部37的擴(kuò)散部53的設(shè)定更新。然后，頻率控制部39轉(zhuǎn)移到步驟S31。[實(shí)施例的效果]通過以上的順序的執(zhí)行，頻率控制部39能夠使與各數(shù)據(jù)流對應(yīng)的PLL部37所產(chǎn)生的時(shí)鐘的頻率與發(fā)送機(jī)側(cè)的輸入通道的數(shù)據(jù)速率一致。即，在對多個(gè)輸入通道輸入具有相互不同的頻率信息的數(shù)字信號的情況下，也能夠在輸入通道與輸出通道之間保證同一性。并且，有關(guān)本實(shí)施例的發(fā)送機(jī)100和接收機(jī)105不會受到數(shù)據(jù)的內(nèi)容及協(xié)議的影響，所以能夠?qū)崿F(xiàn)裝置結(jié)構(gòu)的小型化。C.實(shí)施例2以下，說明有關(guān)實(shí)施例2的數(shù)據(jù)多路復(fù)用傳送系統(tǒng)。有關(guān)本實(shí)施例的系統(tǒng)與有關(guān)實(shí)施例1的系統(tǒng)相比，具有能夠更高效率地將數(shù)據(jù)多路復(fù)用的特征。另外，本實(shí)施例相當(dāng)于有關(guān)實(shí)施例1的系統(tǒng)的擴(kuò)展例。因而，在以下的說明中，僅對與它們的差異點(diǎn)進(jìn)行敘述。[發(fā)送機(jī)的結(jié)構(gòu)]在圖9中表不有關(guān)本實(shí)施例的發(fā)送機(jī)110的功能塊結(jié)構(gòu)。發(fā)送機(jī)110具有m條輸入通道(TxPl，...，TxPm)、m個(gè)CDR部1、m個(gè)FIFO部3、m個(gè)塊分割部5，、m個(gè)多路分離器部6、圖案生成部7、選擇器部8、多路復(fù)用器部9、時(shí)鐘源11、PLL部13、時(shí)鐘源15、PLL部17、1條輸出通道(TxHl)。[發(fā)送機(jī)的動作](a)概要首先，說明由發(fā)送機(jī)110執(zhí)行的數(shù)據(jù)處理的概要。在發(fā)送機(jī)110中，從m條輸入通道(TxPl，…，TxPm)輸入數(shù)據(jù)信號。這些數(shù)據(jù)信號既可以是分別以不同的時(shí)鐘為源振蕩的數(shù)據(jù)速率，也可以是完全同步于一個(gè)時(shí)鐘的數(shù)據(jù)速率。m條輸入通道(TxPl，…，TxPm)被輸入到對應(yīng)于各通道的⑶R部I中。以后的處理對m條數(shù)據(jù)信號分別獨(dú)立地執(zhí)行。從⑶R部I輸出的數(shù)據(jù)信號以FIFO部3、塊分割部5’的順序被進(jìn)行處理。m個(gè)塊分割部5’為止被獨(dú)立處理的數(shù)據(jù)在分別獨(dú)立的定時(shí)輸入到m個(gè)多路分離器部6中。S卩，m個(gè)多路分離器部6將分別輸入的數(shù)據(jù)信號分割為兩個(gè)數(shù)據(jù)信號。由此，向選擇器部8輸入2m條數(shù)據(jù)信號。 選擇器部8從2m條數(shù)據(jù)信號中選擇任意的n條，并向多路復(fù)用器部9發(fā)送。多路復(fù)用器9將這些n條數(shù)據(jù)信號與從圖案生成部7生成的同步用圖案以位為單位進(jìn)行時(shí)間多路復(fù)用，并從高速的輸出通道(TxHl)輸出。(b)詳細(xì)情況以下，僅對由構(gòu)成發(fā)送機(jī)110的各部執(zhí)行的處理動作中的與實(shí)施例1不同的部分(追加或變更的部分)進(jìn)行說明。因而，關(guān)于處理動作及功能相同的部分省略說明。塊分割部5’在將保存在FIFO部3中的數(shù)據(jù)依次讀出后，數(shù)據(jù)分割為一定的大小的塊并保存到內(nèi)部存儲器中。然后，塊分割部5’從內(nèi)部存儲器讀出一定的大小的塊，并向多路分離器部6發(fā)送。在圖10中，表示在塊分割部5(圖3)和塊分割部5’中執(zhí)行的塊分割方法的差異。首先，對圖10 Ca)進(jìn)行說明。圖10 Ca)是對應(yīng)于實(shí)施例1的塊分割部5的處理方法。如上所述，F(xiàn)IFO部3的輸入帶寬可與由⑶R部I再現(xiàn)的時(shí)鐘速度相應(yīng)地改變，相對于此，輸出被以一定的帶寬讀出。因而，在FIFO部3的輸入帶寬比輸出帶寬少的情況下，在一定量的數(shù)據(jù)被積蓄到FIFO存儲器為止的期間中，F(xiàn)IFO存儲器為“FIFO空狀態(tài)”，不能從FIFO存儲器讀出數(shù)據(jù)信號。因此，F(xiàn)IFO部3在“FIFO空狀態(tài)”的期間中，輸出無效數(shù)據(jù)。即，在輸入與輸出帶寬之差較大的情況下，無效數(shù)據(jù)在輸出帶寬中所占的比例增加，所以利用效率變低。接著，對圖10 (b)進(jìn)行說明。圖10 (b)是對應(yīng)于實(shí)施例2的塊分割部5’的處理方法。如圖所示，塊分割部5’能夠選擇輸出帶寬p和2p (bps)中的某一個(gè)。另外，在本實(shí)施例的情況下，輸出帶寬是P和2p的二者擇一，但通過增加該選擇種類，能夠提高帶寬的利用效率。塊分割部5’針對從FIFO部3輸入的包括有效數(shù)據(jù)和無效數(shù)據(jù)的數(shù)據(jù)串測定有效數(shù)據(jù)所占的帶寬，在被輸入的有效數(shù)據(jù)的帶寬是P以下的情況下，將數(shù)據(jù)串平滑化，以使輸出帶寬成為P，從而提高帶寬的利用效率。多路分離器部6具備I條輸入和2條輸出，具有將帶寬2p的輸入分離為分別是帶寬P的2條輸出的功能。但是，該分離功能如上述那樣，來源于塊分割部5’能夠選擇并輸出帶寬P的輸出和帶寬2p的輸出，在增加了可選擇的帶寬的種類的情況下，與可選擇的帶寬相應(yīng)地增加分離數(shù)。選擇器部8具有從m個(gè)多路分離器部6連接的2m條輸入、和向多路復(fù)用器部9連接的n條輸出，從各輸出輸出從2m條輸入任意地選擇的I條輸入。通過這些結(jié)構(gòu)，在對應(yīng)于塊分割部5’的輸入帶寬較小的情況下，塊分割部5’的輸出帶寬被限制為P，多路分離器部6的輸出也僅使用與帶寬p相應(yīng)的輸出(在本例中是某I條輸出)。選擇器部8通過僅選擇多路分離器部6使用的輸出，能夠提高多路復(fù)用器部9中的數(shù)據(jù)的多路復(fù)用效率。[接收機(jī)的結(jié)構(gòu)]在圖11中表示有關(guān)本實(shí)施例的接收機(jī)的功能塊結(jié)構(gòu)。接收機(jī)115具有I條輸入通道(RxHl)、時(shí)鐘源21、PLL部22、CDR部23、分頻器25、多路分離器部27、選擇器部28、圖案同步部29、m個(gè)多路復(fù)用器部30、m個(gè)塊解除部31’、m個(gè)FIFO部33、時(shí)鐘源35、m個(gè)PLL部37、m個(gè)頻率控制部39、m條輸出通道(RxPl，…，RxPm)o [接收機(jī)的動作](a)概要說明由接收機(jī)115執(zhí)行的數(shù)據(jù)處理的概要。在接收部115中，從輸入通道RxHl接收串行數(shù)據(jù)信號。該數(shù)據(jù)信號被輸入到CDR部23中。由CDR部23再現(xiàn)的數(shù)據(jù)串在多路分離器27中從串行形態(tài)變換為并行形態(tài)。多路分離器27將I條串行數(shù)據(jù)變換為n+1條串行數(shù)據(jù)。其中的不包含固定圖案的n條串行數(shù)據(jù)被發(fā)送至選擇器28，包含固定圖案的I條串行數(shù)據(jù)被發(fā)送至圖案同步部29。選擇器部28針對2m條輸出，任意地選擇n條輸入，向m個(gè)多路復(fù)用器部30輸出各輸入。各多路復(fù)用器部30將分別為帶寬p的2條輸入集中，將帶寬2p的輸出向各塊解除部31’輸出。各塊解除部31’僅提取包含在各輸入中的有效塊的有效數(shù)據(jù)，將該數(shù)據(jù)保存到FIFO部33的FIFO存儲器中。各FIFO部33按照分別從對應(yīng)的PLL部37接收的時(shí)鐘信號，從FIFO存儲器將保存數(shù)據(jù)依次讀出并輸出。讀出的數(shù)據(jù)以與發(fā)送機(jī)110的輸入通道(TxPl，…，TxPm)相同的數(shù)據(jù)速率、并且從被附加了與各輸入通道相同的號碼的接收機(jī)115的輸出通道(RxPl，…，RxPm)輸出。(b)詳細(xì)情況以下，僅對由構(gòu)成接收機(jī)115的各部執(zhí)行的處理動作中的與實(shí)施例1不同的部分(追加或變更的部分)進(jìn)行說明。因而，關(guān)于處理動作及功能相同的部分省略說明。選擇器部28具有從多路分離器部27連接的n條輸入(分別為帶寬P)、和向m個(gè)多路復(fù)用器部30連接的2m條輸出(分別為帶寬P)。選擇器部28對于各輸出，能夠輸出n條輸入中的任意選擇的I條數(shù)據(jù)。但是，在后接于選擇器部28的多路復(fù)用器部30的輸入僅使用帶寬P的情況下，選擇器部28向多路復(fù)用器部30不使用的輸入端子側(cè)輸出無效數(shù)據(jù)。多路復(fù)用器部30具備各自的帶寬是p的2條輸入和帶寬是2p的I條輸出，2條輸入與選擇器部28的2m條輸出中的2條連接。多路復(fù)用器部30將2條輸入進(jìn)行數(shù)據(jù)多路復(fù)用而輸出。各塊解除部31’中從多路復(fù)用器部30輸入在時(shí)間方向上連續(xù)的串行位串?dāng)?shù)據(jù)。各塊解除部31’從串行位串?dāng)?shù)據(jù)中發(fā)現(xiàn)由塊格式定義的頭識別碼“10”和“01”，將發(fā)現(xiàn)位置判斷為塊格式的斷開處位置。由此，能夠從在發(fā)送部110的塊分割部5’中塊分割的有效載荷中僅提取有效數(shù)據(jù)。此時(shí)，如果使用的帶寬是P，則塊解除部31’將所提取的有效數(shù)據(jù)的帶寬變換為2p，并向FIFO部33發(fā)送。[實(shí)施例的效果]如上所述，如果使用有關(guān)本實(shí)施例的發(fā)送機(jī)110，則對于被輸入的m條數(shù)據(jù)信號通道(TxPl，…，TxPm)中的、實(shí)際被利用的帶寬不到p的輸入，通過預(yù)先將數(shù)據(jù)串平滑化以使輸出帶寬成為P，由此在多路復(fù)用時(shí)能夠削減使用帶寬。由此，能夠提高數(shù)據(jù)的多路復(fù)用效率。此外，如果使用有關(guān)本實(shí)施例的接收機(jī)115，則將與發(fā)送側(cè)的數(shù)據(jù)信號通道(TxPl,…，TxPm)相同的數(shù)據(jù)速率在對應(yīng)的各輸出的數(shù)據(jù)信號通道(RxPl，…，RxPn)中也 能夠再現(xiàn)。D.實(shí)施例3在上述實(shí)施例1及2中，將多個(gè)通道多路復(fù)用為I條通道，但在本實(shí)施例的情況下，在能夠?qū)⒍鄠€(gè)通道多路復(fù)用為多個(gè)通道這一點(diǎn)上不同。另外，本實(shí)施例相當(dāng)于有關(guān)實(shí)施例I的系統(tǒng)的擴(kuò)展例。因而，在以下的說明中，僅對與它們的差異點(diǎn)進(jìn)行敘述。[發(fā)送機(jī)的結(jié)構(gòu)]在圖12中表示有關(guān)本實(shí)施例的發(fā)送機(jī)120的功能塊結(jié)構(gòu)。發(fā)送機(jī)120具有m條輸入通道(TxPl，…，TxPm)、m個(gè)CDR部1、m個(gè)FIFO部3、m個(gè)塊分割部5’、m個(gè)多路分離器部6、圖案生成部7、選擇器部8’、q個(gè)(n+1 :1)多路復(fù)用器部9、時(shí)鐘源11、PLL部13、時(shí)鐘源15、PLL部17、q條輸出通道(TxHl，…，TxHq)。在本說明及圖12中，為了說明的簡略化，設(shè)q=2進(jìn)行說明。此外，在本說明及圖12中，與實(shí)施例2的情況同樣，說明多路分離器部6以1:2的比率分離數(shù)據(jù)的情況，但比率并不限定于此。[發(fā)送機(jī)的動作](a)概要首先，說明在發(fā)送機(jī)120中執(zhí)行的數(shù)據(jù)處理的概要。在發(fā)送機(jī)120中，從m條輸入通道(TxPl，…，TxPm)輸入串行數(shù)據(jù)信號。這些數(shù)據(jù)信號既可以是分別以不同的時(shí)鐘為根源的數(shù)據(jù)速率，也可以是完全同步于一個(gè)時(shí)鐘的數(shù)據(jù)速率。各串行數(shù)據(jù)信號被輸入到對應(yīng)于各通道的⑶R部I中。以后的處理對m條數(shù)據(jù)信號分別獨(dú)立地執(zhí)行。從⑶R部I輸出的數(shù)據(jù)信號以FIFO部3、塊分割部5’的順序被進(jìn)行處理。m個(gè)塊分割部5’為止被獨(dú)立處理的數(shù)據(jù)信號分別在獨(dú)立的定時(shí)被輸入到m個(gè)多路分離器部6中。各多路分離器部6將I個(gè)輸入分割為2個(gè)輸出，并向選擇器部8’發(fā)送。選擇器部8 ’選擇從m個(gè)多路分離器部6輸入的2m條輸入信號中的任意的(2 X n )條，向2個(gè)多路復(fù)用器部9分別各發(fā)送n條。各多路復(fù)用器部9將從選擇器部8，提供的n條數(shù)據(jù)信號、與由圖案生成部7產(chǎn)生的同步用圖案以位單位進(jìn)行時(shí)間多路復(fù)用，并從高速的輸出通道(TxHl，…，TxH2)輸出。(b)詳細(xì)情況以下，僅對由構(gòu)成發(fā)送機(jī)120的各部執(zhí)行的處理動作中的與實(shí)施例1及2不同的部分(追加或變更的部分)進(jìn)行說明。因而，關(guān)于處理動作及功能相同的部分省略說明。選擇器部8’具有從m個(gè)多路分離器部6連接的2m條輸入、和向2個(gè)多路復(fù)用器部9連接的(2Xn)條輸出。從各輸出輸出從2m條輸入任意選擇的I條數(shù)據(jù)。通過以上的結(jié)構(gòu)，能夠?qū)妮斎胪ǖ?TxPl，…，TxPm)輸入的數(shù)據(jù)進(jìn)行多路復(fù)用而得到的數(shù)據(jù)分散地輸出到多個(gè)輸出通道(TxHl，…，TxHq)。因此，能夠進(jìn)行與實(shí)施例1或2中使用的發(fā)送機(jī)相比更大容量的傳送。[接收機(jī)的結(jié)構(gòu)]
在圖13中表示有關(guān)本實(shí)施例的接收機(jī)的功能塊結(jié)構(gòu)。接收機(jī)125具有q條輸入通道(RxHl，...，RxHq)、時(shí)鐘源 21、PLL 部 22、q 個(gè) CDR 部 23、分頻器 25、q 個(gè)去偏斜(deskew)FIFO部24、偏斜(skew)控制部26、q個(gè)多路分離器部27、選擇器部28’、q個(gè)圖案同步部29、m個(gè)多路復(fù)用器部30、m個(gè)塊解除部31’、m個(gè)FIFO部33、時(shí)鐘源35、m個(gè)PLL部37、m個(gè)頻率控制部39、m條輸出通道(RxPl，-, RxPm)o在本說明及圖13的情況下，也為了說明的簡略化，設(shè)q=2而進(jìn)行說明。此外，在本說明及圖13中，與實(shí)施例2的情況下同樣，說明多路復(fù)用器部30以2 :1的比率將數(shù)據(jù)合成的情況，但比率并不限定于此。[接收機(jī)的動作](a)概要說明由接收機(jī)125執(zhí)行的數(shù)據(jù)處理的概要。在接收部125中，從2條輸入通道(RxHl, RxH2)接收串行數(shù)據(jù)信號。該數(shù)據(jù)信號分別被輸入到對應(yīng)的2個(gè)CDR部23中。由各CDR部23再現(xiàn)的數(shù)據(jù)串被保存到對應(yīng)的去偏斜FIFO部24中。各去偏斜FIFO部24按照偏斜控制部26的讀出控制，將保存的數(shù)據(jù)串同時(shí)讀出，并向?qū)?yīng)的多路分離器部27送出。多路分離器部27將接收到的數(shù)據(jù)串從串行形態(tài)變換為并行形態(tài)，向選擇器部28’及各圖案同步部29送出。選擇器部28’對于2m條輸出，分別輸出從(2Xn)條輸入中任意選擇的I條。另夕卜，對于m個(gè)多路復(fù)用器部30，提供選擇器部28’的2m條輸出中的各2條數(shù)據(jù)。各多路復(fù)用器部30將從選擇器部28’輸入的2條輸入進(jìn)行數(shù)據(jù)多路復(fù)用，并向各自對應(yīng)的塊解除部31’輸出。各塊解除部31僅提取包含在各輸入中的有效塊的有效數(shù)據(jù)，將該數(shù)據(jù)保存到FIFO部33的FIFO存儲器中。各FIFO部33按照從各自對應(yīng)的PLL部37接收的時(shí)鐘信號，從FIFO存儲器將保存數(shù)據(jù)依次讀出并輸出。讀出的數(shù)據(jù)以與發(fā)送機(jī)120的輸入通道(TxPl，…，TxPm)相同的數(shù)據(jù)速率、并且從被附加了與該輸入通道相同的號碼的接收機(jī)125的輸出通道(RxPl，…，RxPm)輸出。(b)詳細(xì)情況以下，僅對由構(gòu)成接收機(jī)125的各部執(zhí)行的處理動作中的與實(shí)施例1及2不同的部分(追加或變更的部分)進(jìn)行說明。因而，關(guān)于處理動作及功能相同的部分省略說明。去偏斜FIFO部24基于從分別對應(yīng)的⑶R部23提供的再現(xiàn)時(shí)鐘，保存接收數(shù)據(jù)。其中，接收數(shù)據(jù)的讀出與某一個(gè)再現(xiàn)時(shí)鐘同步地執(zhí)行。另外，讀出開始位置可以按照從偏斜控制部26提供的指示而變更。
偏斜控制部26監(jiān)視2個(gè)圖案同步部29的同步動作，針對各輸入通道求出接收數(shù)據(jù)的時(shí)間軸方向的偏差(偏斜)。以下，表示在求出偏斜時(shí)使用的優(yōu)選的方法的一例。2個(gè)圖案同步部29接收共通的周期性的同步用圖案。因而，如果檢測出在各輸入中接收到的同步用圖案的相位差，則該相位差等于偏斜。偏斜控制部26總是控制去偏斜FIFO部24的讀出位置，以使求出的偏斜成為零。由此，輸入到2個(gè)多路分離器部27中的數(shù)據(jù)串再現(xiàn)出當(dāng)初從發(fā)送機(jī)120輸出時(shí)的時(shí)間關(guān)系。選擇器部28’具有從2個(gè)多路分離器部27連接的(2Xn)條輸入(分別為帶寬P)、和向m個(gè)多路復(fù)用器部30連接的2m條輸出(分別為帶寬p)。選擇器部28’能夠向各輸出輸出從(2Xn)條輸入中的任意的I條選擇的數(shù)據(jù)。但是，在位于選擇器部28’的后級的多路復(fù)用器部30的輸入僅使用帶寬p的情況下，選擇器部28’針對不使用的多路復(fù)用器部30的輸入，輸出無效數(shù)據(jù)。
—般而言,在向發(fā)送機(jī)120的多個(gè)輸出通道(TxHl,…，TxHq)分散地傳送的數(shù)據(jù)之間，接收機(jī)125側(cè)的同時(shí)到達(dá)性得不到保證。但是，在本實(shí)施例的情況下，在各數(shù)據(jù)串被輸入到接收機(jī)125的多個(gè)輸入通道(RxHl，…，RxHq)中后，由去偏斜控制部26及去偏斜FIFO部24調(diào)整為與發(fā)送時(shí)相同的時(shí)間關(guān)系。由此，與實(shí)施例1及2的情況相比，能夠?qū)崿F(xiàn)大容量的傳送和接收側(cè)的數(shù)據(jù)再現(xiàn)。E.其他實(shí)施例對上述各結(jié)構(gòu)、功能、處理部、處理機(jī)構(gòu)等而言，也可以將它們的一部分或全部例如作為集成電路或其他硬件實(shí)現(xiàn)。此外，上述各結(jié)構(gòu)、功能等也可以通過由處理器解釋實(shí)現(xiàn)各個(gè)功能的程序并執(zhí)行來實(shí)現(xiàn)。即，也可以作為軟件實(shí)現(xiàn)。實(shí)現(xiàn)各功能的程序、表、文件等的信息可以保存到存儲器或硬盤、SSD (Solid State Drive)等的存儲裝置、IC卡、SD卡、DVD等的存儲介質(zhì)中。此外，控制線及信息線是表示認(rèn)為在說明上需要的線，并不是表示在產(chǎn)品上需要的全部的控制線及信息線。也可以認(rèn)為實(shí)際上幾乎全部的結(jié)構(gòu)都相互連接。工業(yè)實(shí)用性本發(fā)明的裝置、發(fā)送機(jī)、接收機(jī)并不限定于裝置內(nèi)的電傳送及光傳送，在將多個(gè)裝置在長距離間相互連接的、即一般的長距離傳送的用途中也能夠使用。
權(quán)利要求
1.一種數(shù)據(jù)多路復(fù)用傳送系統(tǒng)，具有向傳送路送出發(fā)送數(shù)據(jù)的發(fā)送裝置、以及從上述傳送路接收上述發(fā)送數(shù)據(jù)的接收裝置，其特征在于，上述發(fā)送裝置具有多個(gè)輸入通道，分別能夠輸入具有與其他輸入通道不同的頻率信息的發(fā)送數(shù)據(jù)；多個(gè)塊分割部，將對應(yīng)于各輸入通道的發(fā)送數(shù)據(jù)作為有效數(shù)據(jù)分別分割為固定長度的數(shù)據(jù)塊；以及多路復(fù)用器，將對應(yīng)于多個(gè)輸入通道的多個(gè)數(shù)據(jù)塊進(jìn)行多路復(fù)用，并向上述傳送路輸出；上述接收裝置具有多路分離器，將通過傳送路接收到的數(shù)據(jù)串分離為與發(fā)送裝置側(cè)的輸入通道相同數(shù)量的數(shù)據(jù)流；多個(gè)先進(jìn)先出部即FIFO部，分別執(zhí)行從對應(yīng)的數(shù)據(jù)流復(fù)原有效數(shù)據(jù)并保存在FIFO存儲器中的處理、以及從上述FIFO存儲器讀出發(fā)送數(shù)據(jù)并向?qū)?yīng)的輸出通道輸出的處理；以及多個(gè)頻率控制部，分別執(zhí)行根據(jù)對應(yīng)的數(shù)據(jù)流的時(shí)間平均數(shù)據(jù)量推測發(fā)送數(shù)據(jù)速率的處理、以及調(diào)整向?qū)?yīng)的上述FIFO部提供的上述時(shí)鐘的頻率以使得與推測出的發(fā)送數(shù)據(jù)速率相同的處理。
2.如權(quán)利要求1所述的數(shù)據(jù)多路復(fù)用傳送系統(tǒng)，其特征在于，上述頻率控制部基于保存在單獨(dú)為上述數(shù)據(jù)流準(zhǔn)備的上述FIFO存儲器中的發(fā)送數(shù)據(jù)的單位時(shí)間的數(shù)據(jù)量之差，求出上述時(shí)鐘的頻率與上述發(fā)送數(shù)據(jù)速率的頻率之差，并調(diào)整上述時(shí)鐘的頻率以使該差成為零。
3.如權(quán)利要求1所述的數(shù)據(jù)多路復(fù)用傳送系統(tǒng)，其特征在于，產(chǎn)生上述時(shí)鐘的鎖相環(huán)電路具有根據(jù)上述時(shí)鐘生成由作為自然數(shù)的N和M決定的N分頻時(shí)鐘、N — M分頻時(shí)鐘、N+M分頻時(shí)鐘的N分頻器、N-M分頻器、N+M分頻器，其中，N>M ；上述頻率控制部控制由上述N分頻器決定的頻率范圍的中心時(shí)鐘、由上述N — M分頻器決定的頻率范圍的上限時(shí)鐘、以及由上述N+M分頻器決定的頻率范圍的下限時(shí)鐘的擴(kuò)展，由此調(diào)整上述鎖相環(huán)電路產(chǎn)生的時(shí)鐘的頻率。
4.如權(quán)利要求1所述的數(shù)據(jù)多路復(fù)用傳送系統(tǒng)，其特征在于，上述塊分割部將對應(yīng)于各數(shù)據(jù)流的數(shù)據(jù)塊所包含的有效數(shù)據(jù)的比例進(jìn)行平滑化；上述多路分離器將對應(yīng)于同一數(shù)據(jù)流的數(shù)據(jù)串多路復(fù)用而重構(gòu)上述數(shù)據(jù)塊。
5.如權(quán)利要求4所述的數(shù)據(jù)多路復(fù)用傳送系統(tǒng)，其特征在于，上述發(fā)送裝置具有對應(yīng)于多個(gè)傳送路的多個(gè)上述多路復(fù)用器、以及對多個(gè)上述多路復(fù)用器分散地分配對應(yīng)于上述多個(gè)輸入通道的多個(gè)數(shù)據(jù)塊的選擇器；上述接收裝置具有對應(yīng)于上述多個(gè)傳送路的多個(gè)第二 FIFO存儲器、以及對應(yīng)于上述第二 FIFO存儲器的多個(gè)上述多路分離器，上述多個(gè)第二 FIFO存儲器使用相互通用的時(shí)鐘來讀出數(shù)據(jù)串，并向?qū)?yīng)的上述多路分離器輸出。
6.一種多路復(fù)用傳送信號接收裝置，接收多路復(fù)用數(shù)據(jù)，該多路復(fù)用數(shù)據(jù)是將分別能夠輸入具有與其他輸入通道不同的頻率信息的發(fā)送數(shù)據(jù)的多個(gè)輸入通道的發(fā)送數(shù)據(jù)進(jìn)行多路復(fù)用而成的，該多路復(fù)用傳送信號接收裝置的特征在于，具有多路分離器，將通過傳送路接收到的數(shù)據(jù)串分離為與發(fā)送裝置側(cè)的輸入通道相同數(shù)量的數(shù)據(jù)流；多個(gè)先進(jìn)先出部即FIFO部，分別執(zhí)行從對應(yīng)的數(shù)據(jù)流復(fù)原有效數(shù)據(jù)并保存在FIFO存儲器中的處理、以及從上述FIFO存儲器讀出發(fā)送數(shù)據(jù)并向?qū)?yīng)的輸出通道輸出的處理；以及多個(gè)頻率控制部，分別執(zhí)行根據(jù)對應(yīng)的數(shù)據(jù)流的時(shí)間平均數(shù)據(jù)量推測發(fā)送數(shù)據(jù)速率的處理、以及調(diào)整向?qū)?yīng)的上述FIFO部供給的上述時(shí)鐘的頻率以使得與推測出的發(fā)送數(shù)據(jù)速率相同的處理。
7.如權(quán)利要求6所述的多路復(fù)用傳送信號接收裝置，其特征在于，上述頻率控制部基于保存在單獨(dú)為上述數(shù)據(jù)流準(zhǔn)備的上述FIFO存儲器中的發(fā)送數(shù)據(jù)的單位時(shí)間的數(shù)據(jù)量之差，求出上述時(shí)鐘的頻率與上述發(fā)送數(shù)據(jù)速率的頻率之差，并調(diào)整上述時(shí)鐘的頻率以使該差成為零。
8.如權(quán)利要求6所述的多路復(fù)用傳送信號接收裝置，其特征在于，產(chǎn)生上述時(shí)鐘的鎖相環(huán)電路具有根據(jù)上述時(shí)鐘生成由作為自然數(shù)的N和M決定的N分頻時(shí)鐘、N — M分頻時(shí)鐘、N+M分頻時(shí)鐘的N分頻器、N-M分頻器、N+M分頻器，其中，N>M ； 上述頻率控制部控制由上述N分頻器決定的頻率范圍的中心時(shí)鐘、由上述N — M分頻器決定的頻率范圍的上限時(shí)鐘、以及由上述N+M分頻器決定的頻率范圍的下限時(shí)鐘的擴(kuò)展，由此調(diào)整上述鎖相環(huán)電路產(chǎn)生的時(shí)鐘的頻率。
9.一種多路復(fù)用傳送信號發(fā)送裝置，通過傳送路發(fā)送多路復(fù)用數(shù)據(jù)，其特征在于，具有多個(gè)輸入通道，分別能夠輸入具有與其他輸入通道不同的頻率信息的發(fā)送數(shù)據(jù)； 多個(gè)塊分割部，將對應(yīng)于各輸入通道的發(fā)送數(shù)據(jù)作為有效數(shù)據(jù)分別分割為固定長度的數(shù)據(jù)塊；以及多路復(fù)用器，將對應(yīng)于多個(gè)輸入通道的多個(gè)數(shù)據(jù)塊進(jìn)行多路復(fù)用，并向上述傳送路輸出。
10.如權(quán)利要求9所述的多路復(fù)用傳送信號發(fā)送裝置，其特征在于，上述塊分割部將對應(yīng)于各數(shù)據(jù)流的數(shù)據(jù)塊所包含的有效數(shù)據(jù)的比例進(jìn)行平滑化。
11.如權(quán)利要求10所述的多路復(fù)用傳送信號發(fā)送裝置，其特征在于，具有多個(gè)上述多路復(fù)用器，對應(yīng)于多個(gè)傳送路；以及選擇器，對多個(gè)上述多路復(fù)用器分散地分配對應(yīng)于上述多個(gè)輸入通道的多個(gè)數(shù)據(jù)塊。
全文摘要
本發(fā)明提供數(shù)據(jù)多路復(fù)用傳送系統(tǒng)、多路復(fù)用傳送信號接收裝置、多路復(fù)用傳送信號接收模組及多路復(fù)用傳送信號。在發(fā)送側(cè)將具有不同頻率信息的多個(gè)數(shù)字信號不依賴于數(shù)據(jù)的內(nèi)容而集中起來高速傳送，在接收側(cè)將維持著各頻率信息的多個(gè)數(shù)字信號再現(xiàn)并分離。發(fā)送裝置將與具有不同頻率信息的各輸入通道對應(yīng)的發(fā)送數(shù)據(jù)作為有效數(shù)據(jù)分別分割為固定長度的數(shù)據(jù)塊，然后，將這些與多個(gè)輸入通道對應(yīng)的多個(gè)數(shù)據(jù)塊多路復(fù)用并向傳送路輸出。接收裝置將通過傳送路接收的數(shù)據(jù)串分離為與發(fā)送裝置側(cè)的輸入通道相同數(shù)量的數(shù)據(jù)流，然后，在各數(shù)據(jù)流內(nèi)從連續(xù)的數(shù)據(jù)塊復(fù)原作為有效數(shù)據(jù)的發(fā)送數(shù)據(jù)并保存，與按每個(gè)數(shù)據(jù)流生成的時(shí)鐘同步地輸出對應(yīng)于各數(shù)據(jù)流的發(fā)送數(shù)據(jù)。
文檔編號H04B1/04GK103001652SQ20121029481
公開日2013年3月27日 申請日期2012年8月17日 優(yōu)先權(quán)日2011年9月13日
發(fā)明者豐田英弘, 光野正志 申請人:株式會社日立制作所