專利名稱：Ad轉(zhuǎn)換電路和攝像裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及AD轉(zhuǎn)換電路和具有該AD轉(zhuǎn)換電路的攝像裝置。
背景技術(shù)：
圖27摘錄了被稱為TDC (=Time to Digital Converter :時間數(shù)字轉(zhuǎn)換器)型AD轉(zhuǎn)換電路的用于計測時間的現(xiàn)有的AD轉(zhuǎn)換電路的一部分。圖27所示的電路由以下部件構(gòu)成將多個延遲元件(NAND0、INV1 INV8)連接成環(huán)狀而構(gòu)成的圓環(huán)延遲電路201、保持圓環(huán)延遲電路201的輸出的鎖存電路202、使在鎖存電路202中保持的值成為二進制的二進制電路(全編碼器電路)203、將圓環(huán)延遲電路201的I個輸出作為計數(shù)時鐘進行計數(shù)的計數(shù)器電路204、保持二進制電路203和計數(shù)器電路204的輸出的存儲器電路205。
接著,對AD轉(zhuǎn)換動作進行說明。圖28示出圖27所示的電路的動作定時。開始脈沖StartP的邏輯狀態(tài)從L狀態(tài)成為H狀態(tài)，由此，構(gòu)成圓環(huán)延遲電路201的延遲元件的邏輯狀態(tài)依次變化。由此，脈沖在圓環(huán)延遲電路201進行環(huán)繞。在經(jīng)過規(guī)定時間后，鎖存電路202對圓環(huán)延遲電路201的輸出進行保持(鎖存)。如圖28所示，圓環(huán)延遲電路201的輸出對應(yīng)于9個狀態(tài)(狀態(tài)O 狀態(tài)8)中的任意一方。通過二進制電路203對在鎖存電路202中保持(鎖存)的圓環(huán)延遲電路201的輸出(下位相位信號)進行全編碼(統(tǒng)一編碼)，生成二進制數(shù)據(jù)(下位計數(shù)值)。計數(shù)器電路204將延遲元件INV8的輸出作為計數(shù)時鐘進行計數(shù)，生成計數(shù)值(上位計數(shù)值)。下位計數(shù)值和上位計數(shù)值保持在存儲器電路205中，作為數(shù)字數(shù)據(jù)輸出到后級電路。作為上述AD轉(zhuǎn)換電路的應(yīng)用裝置，舉出攝像裝置。日本特開2011-23887號公報記載了如下例子在按照像素列對應(yīng)設(shè)置的縱列部內(nèi)配置AD轉(zhuǎn)換電路，對從像素輸出的信號進行AD轉(zhuǎn)換。作為上述AD轉(zhuǎn)換電路的應(yīng)用裝置，舉出攝像裝置。日本特開2011-23887號公報記載了如下例子在按照像素列對應(yīng)設(shè)置的縱列部內(nèi)配置AD轉(zhuǎn)換電路，對從像素輸出的信號進行AD轉(zhuǎn)換?？刂撇?020對垂直選擇部1012、讀出電流源部1005、時鐘生成部1018、斜波部1019、縱列處理部1015、水平選擇部1014和輸出部1017等各部進行控制。攝像部1002構(gòu)成為使具有光電轉(zhuǎn)換元件的單位像素1003配置成矩陣狀，生成與所入射的電磁波的大小對應(yīng)的像素信號，輸出到按照每列設(shè)置的垂直信號線1013。垂直選擇部1012在驅(qū)動攝像部1002的各單位像素1003時，經(jīng)由行控制線1011進行攝像部1002的行地址或行掃描的控制。水平選擇部1014進行縱列處理部1015的列AD轉(zhuǎn)換部1016的列地址或列掃描的控制。讀出電流源部1005是用于讀出來自攝像部1002的像素信號作為電壓信號的電流源?？v列處理部1015具有按照攝像部1002的每列設(shè)置的列AD轉(zhuǎn)換部1016。列AD轉(zhuǎn)換部1016將從攝像部1002的各單位像素1003按照每列輸出的像素信號即模擬信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)并輸出。時鐘生成部1018例如由圓環(huán)延遲電路(對應(yīng)于圖21的圓環(huán)延遲電路201)構(gòu)成，輸出計數(shù)時鐘。斜波部1019例如由積分電路或DAC電路構(gòu)成，生成隨著時間經(jīng)過而呈傾斜狀變化的參照信號。水平選擇部1014由移位寄存器和解碼器等構(gòu)成，進行縱列處理部1015中的各列AD轉(zhuǎn)換部1016的列地址或列掃描的控制。由此，AD轉(zhuǎn)換后的數(shù)字數(shù)據(jù)依次經(jīng)由水平信號線輸出到輸出部1017。接著，對列AD轉(zhuǎn)換部1016的結(jié)構(gòu)進行說明。各個列AD轉(zhuǎn)換部1016構(gòu)成為大致相同，各個列AD轉(zhuǎn)換部1016構(gòu)成為具有比較部1110和計數(shù)器1101 (對應(yīng)于圖21的計數(shù)器電路204)。比較部1110由比較電路構(gòu)成，對從攝像部1002的單位像素1003輸出的像素信號和參照信號進行比較。例如在參照信號大于像素信號時，比較部1110輸出High (高)電平，例如在參照信號小于像素信號時，比較部1110輸出Low (低)電平。計數(shù)器1101由二進制計數(shù)器電路構(gòu)成，對從比較部1110開始比較到結(jié)束比較的比較時間進行計測。由此，得到與像素信號的大小對應(yīng)的比較時間的計測值，作為計數(shù)器1101的計數(shù)值。 接著，對AD轉(zhuǎn)換動作進行說明。省略單位像素1003的具體動作的說明，但是，從單位像素1003輸出復(fù)位電平和信號電平作為像素信號。首先，在來自單位像素1003的復(fù)位電平的讀出穩(wěn)定后，比較部1110對參照信號和像素信號進行比較。計數(shù)器1101在遞增計數(shù)模式下實施計數(shù)，比較結(jié)束時刻的計數(shù)值成為復(fù)位電平的數(shù)字數(shù)據(jù)。然后，計數(shù)器1101的計數(shù)值反轉(zhuǎn)。接著，在來自單位像素1003的信號電平的讀出穩(wěn)定后，比較部1110對參照信號和像素信號進行比較。計數(shù)器1101在遞增計數(shù)模式下實施計數(shù)，比較結(jié)束時刻的計數(shù)器1101的計數(shù)值成為與信號成分(從信號電平中減去復(fù)位電平后的信號)對應(yīng)的數(shù)字數(shù)據(jù)。在圖29所示的攝像裝置中，通過與圖27所示的計數(shù)器電路204相當(dāng)?shù)挠嫈?shù)器1101實施計數(shù)，得到構(gòu)成數(shù)字數(shù)據(jù)的上位比特的上位計數(shù)值。但是，由于沒有與圖27所示的鎖存電路202和二進制電路203相當(dāng)?shù)慕Y(jié)構(gòu)，所以無法得到構(gòu)成數(shù)字數(shù)據(jù)的下位比特的下位計數(shù)值。通過在與圖29的列AD轉(zhuǎn)換部1016對應(yīng)的部分配置用于得到上位計數(shù)值和下位計數(shù)值雙方的電路，能夠得到高精度的數(shù)字數(shù)據(jù)。作為這種電路配置的一個形式，考慮將用于得到上位計數(shù)值的上位計數(shù)器和用于得到下位計數(shù)值的下位計數(shù)器配置在與列AD轉(zhuǎn)換部1016對應(yīng)的部分。該情況下，上位計數(shù)器將多個延遲元件的I個輸出信號作為計數(shù)時鐘進行計數(shù)，下位計數(shù)器將與多個延遲元件的輸出信號的狀態(tài)對應(yīng)的信號作為計數(shù)時鐘進行計數(shù)。在下位計數(shù)器計數(shù)的下位計數(shù)值的MSB (Most Significant Bit :最高有效位)產(chǎn)生進位或退位的情況下，相應(yīng)地調(diào)整上位計數(shù)值，所以，上位計數(shù)器將下位計數(shù)器的MSB的輸出信號作為計數(shù)時鐘進行計數(shù)。因此，需要在多個延遲元件的I個輸出信號與下位計數(shù)器的MSB的輸出信號之間，對輸入到上位計數(shù)器的計數(shù)時鐘進行切換。但是，伴隨計數(shù)時鐘的切換而存在以下課題。這里，以上位計數(shù)器在計數(shù)時鐘的下降沿進行計數(shù)(在計數(shù)時鐘從High狀態(tài)(以下稱為H狀態(tài))變化為Low狀態(tài)(以下稱為L狀態(tài))時進行計數(shù))的情況為例進行說明。AD轉(zhuǎn)換動作是非同步動作，參照信號和像素信號的比較結(jié)束的時刻(比較結(jié)束時刻)的計數(shù)時鐘(多個延遲元件的I個輸出信號)的邏輯狀態(tài)為H狀態(tài)或L狀態(tài)。例如，在比較結(jié)束時刻的計數(shù)時鐘的邏輯狀態(tài)為H狀態(tài)、計數(shù)時鐘被切換而從下位計數(shù)器向上位計數(shù)器輸入L狀態(tài)的計數(shù)時鐘的情況下，由于在該切換的前后，計數(shù)時鐘的邏輯狀態(tài)從H狀態(tài)變化為L狀態(tài)，所以，上位計數(shù)器的上位計數(shù)值變化。另一方面，在比較結(jié)束時刻的計數(shù)時鐘的邏輯狀態(tài)為L狀態(tài)、計數(shù)時鐘被切換而從下位計數(shù)器向上位計數(shù)器輸入L狀態(tài)的計數(shù)時鐘的情況下，由于在該切換的前后，計數(shù)時鐘的邏輯狀態(tài)沒有變化，所以，上位計數(shù)器的上位計數(shù)值沒有變化。上位計數(shù)器根據(jù)從下位計數(shù)器輸出的計數(shù)時鐘的狀態(tài)、即下位計數(shù)值中有無進位或退位來進行計數(shù)。但是，如上所述，上位計數(shù)器的上位計數(shù)值有無變化不僅依賴于切換后的計數(shù)時鐘(從下位計數(shù)器輸出的計數(shù)時鐘)的邏輯狀態(tài)，還依賴于切換前的計數(shù)時鐘(多個延遲元件的I個輸出信號)的邏輯狀態(tài)。因此，根據(jù)比較結(jié)束時刻的計數(shù)時鐘(多個延遲元件的I個輸出信號)的邏輯狀態(tài)，有時產(chǎn)生上位計數(shù)器的上位計數(shù)值的誤差。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第I方式，AD轉(zhuǎn)換電路具有參照信號生成部、比較部、延遲電路、鎖存部、運算部、下位計數(shù)器、上位計數(shù)器、變更部。參照信號生成部生成隨著時間經(jīng)過而增加或減少的參照信號。比較部對作為AD轉(zhuǎn)換對象的模擬信號和所述參照信號進行比較，在所述參照信號相對于所述模擬信號滿足規(guī)定條件的定時，結(jié)束比較處理。延遲電路具有相互連接并使脈沖信號延遲的多個延遲元件，輸出由來自所述多個延遲元件的輸出信號構(gòu)成的下位相位信號。鎖存部在第I模擬信號的所述比較處理結(jié)束的第I定時對第I下位相位信號進行鎖存后，在第2模擬信號的所述比較處理結(jié)束的第2定時對第2下位相位信號進行鎖存。運算部根據(jù)在所述鎖存部中保持的所述第I下位相位信號生成第I下位計數(shù)信號后，根據(jù)在所述鎖存部中保持的所述第2下位相位信號生成第2下位計數(shù)信號。下位計數(shù)器由第I 二進制計數(shù)器構(gòu)成，該第I 二進制計數(shù)器將所述第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，取得第I下位計數(shù)值，對構(gòu)成該第I下位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將所述第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，取得第2下位計數(shù)值，輸出基于該第2下位計數(shù)值的標(biāo)志用比特的上位用計數(shù)時鐘。上位計數(shù)器由第2 二進制計數(shù)器構(gòu)成，該第2 二進制計數(shù)器將構(gòu)成從所述延遲電路輸出的所述第I下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，取得第I上位計數(shù)值，對構(gòu)成該第I上位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將構(gòu)成從所述延遲電路輸出的所述第2下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，進而根據(jù)所述上位用計數(shù)時鐘進行計數(shù)，取得第2上位計數(shù)值。變更部在切換所述上位計數(shù)器的計數(shù)時鐘時，將計數(shù)時鐘的邏輯狀態(tài)變更為規(guī)定狀態(tài)。本發(fā)明的第I方式的AD轉(zhuǎn)換電路取得與所述第I模擬信號和所述第2模擬信號的差分對應(yīng)的數(shù)字數(shù)據(jù)。并且，根據(jù)本發(fā)明的第2方式，在所述AD轉(zhuǎn)換電路中，所述上位計數(shù)器還具有數(shù)據(jù)設(shè)置功能，該數(shù)據(jù)設(shè)置功能用于設(shè)置將構(gòu)成從所述延遲電路輸出的所述第I下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)時的所述第2 二進制計數(shù)器的上位計數(shù)值。并且，根據(jù)本發(fā)明的第3方式，AD轉(zhuǎn)換電路還具有調(diào)整部，該調(diào)整部將調(diào)整信號作為計數(shù)時鐘，輸出到所述第I 二進制計數(shù)器或所述第2 二進制計數(shù)器，該調(diào)整信號用于對所述第I二進制計數(shù)器所保持的下位計數(shù)值或所述第2 二進制計數(shù)器所保持的上位計數(shù)值進行調(diào)整。并且，根據(jù)本發(fā)明的第4方式，在AD轉(zhuǎn)換電路中，所述延遲電路是將所述多個延遲元件連接成環(huán)狀的圓環(huán)延遲電路。并且，根據(jù)本發(fā)明的第5方式，攝像裝置具有攝像部，其配置了具有光電轉(zhuǎn)換元件的多個像素，所述多個像素在第I時間輸出與復(fù)位電平對應(yīng)的第I像素信號，在第2時間輸出與所入射的電磁波的大小對應(yīng)的第2像素信號；以及上述AD轉(zhuǎn)換電路，所述攝像裝置將所述第I像素信號作為所述第I模擬信號，將所述第2像素信號作為所述第2模擬信號。


圖1是示出本發(fā)明的第I實施方式的攝像裝置的結(jié)構(gòu)的框圖。圖2是示出本發(fā)明的第I實施方式中的列AD轉(zhuǎn)換部的一部分結(jié)構(gòu)的框圖。
圖3是示出本發(fā)明的第I實施方式中的減法運算時的動作的時序圖。圖4是示出本發(fā)明的第I實施方式中的減法運算時的動作的時序圖。圖5是示出本發(fā)明的第I實施方式中的減法運算時的動作的時序圖。圖6是示出本發(fā)明的第I實施方式中的減法運算時的動作的時序圖。圖7是示出本發(fā)明的第I實施方式中的二進制計數(shù)器電路的結(jié)構(gòu)的電路圖。圖8是示出本發(fā)明的第I實施方式中的運算電路及其周邊的結(jié)構(gòu)的框圖。圖9是示出本發(fā)明的第I實施方式中的下位計數(shù)信號生成時的動作的時序圖。圖10是示出本發(fā)明的第I實施方式中的下位計數(shù)信號生成時的動作的時序圖。圖11是示出本發(fā)明的第2實施方式的攝像裝置的結(jié)構(gòu)的框圖。圖12是示出本發(fā)明的第2實施方式中的列AD轉(zhuǎn)換部的一部分結(jié)構(gòu)的框圖。圖13是示出本發(fā)明的第2實施方式中的減法運算時的動作的時序圖。圖14是示出本發(fā)明的第2實施方式中的減法運算時的動作的時序圖。圖15是示出本發(fā)明的第2實施方式中的減法運算時的動作的時序圖。圖16是示出本發(fā)明的第2實施方式中的減法運算時的動作的時序圖。圖17是示出本發(fā)明的第3實施方式中的減法運算時的動作的時序圖。圖18是示出本發(fā)明的第3實施方式中的減法運算時的動作的時序圖。圖19是示出本發(fā)明的第3實施方式中的減法運算時的動作的時序圖。圖20是示出本發(fā)明的第3實施方式中的減法運算時的動作的時序圖。圖21是示出本發(fā)明的第4實施方式的攝像裝置的結(jié)構(gòu)的框圖。圖22是示出本發(fā)明的第4實施方式中的列AD轉(zhuǎn)換部的一部分結(jié)構(gòu)的框圖。圖23是示出本發(fā)明的第4實施方式中的減法運算時的動作的時序圖。圖24是示出本發(fā)明的第4實施方式中的減法運算時的動作的時序圖。圖25是示出本發(fā)明的第4實施方式中的減法運算時的動作的時序圖。圖26是示出本發(fā)明的第4實施方式中的減法運算時的動作的時序圖。圖27是示出現(xiàn)有的AD轉(zhuǎn)換電路的一部分結(jié)構(gòu)的框圖。圖28是示出現(xiàn)有動作的時序圖。圖29是示出現(xiàn)有的攝像裝置的結(jié)構(gòu)的框圖。
具體實施例方式下面，參照附圖對本發(fā)明的實施方式進行說明。(第I實施方式)首先，對本發(fā)明的第I實施方式進行說明。圖1示出本實施方式的(C)MOS攝像裝置的結(jié)構(gòu)的一例。圖1所示的攝像裝置I由攝像部2、垂直選擇部12、讀出電流源部5、時鐘生成部18、斜波部19 (參照信號生成部)、縱列處理部15、水平選擇部14、輸出部17和控制部20構(gòu)成。攝像部2將生成并輸出與所入射的電磁波的大小對應(yīng)的信號的多個單位像素3配置成矩陣狀。垂直選擇部12選擇攝像部2的各行。讀出電流源部5讀出來自攝像部2的 信號作為電壓信號。時鐘生成部18生成各時鐘。斜波部19生成隨著時間經(jīng)過而增加或減少的參照信號(斜波)。縱列處理部15經(jīng)由參照信號線而與斜波部19連接。水平選擇部14將AD轉(zhuǎn)換后的數(shù)據(jù)讀出到水平信號線。輸出部17與水平信號線連接?？刂撇?0對各部進行控制。在圖1中，為了簡便，對由4行X6列的單位像素3構(gòu)成的攝像部2的情況進行說明，但是，在現(xiàn)實中，在攝像部2的各行和各列配置有幾十 幾萬個單位像素3。另外，雖然省略了圖示，但是，構(gòu)成攝像部2的單位像素3由光電二極管/光電柵/光電晶體管等光電轉(zhuǎn)換元件和晶體管電路構(gòu)成。下面，進行各部的更加詳細的說明。攝像部2以二維方式配置4行6列的單位像素3，并且，針對該4行6列的像素排列，按照每行對行控制線11進行布線。行控制線11的各一端與對應(yīng)于垂直選擇部12的各行的各輸出端連接。垂直選擇部12由移位寄存器或解碼器等構(gòu)成，在驅(qū)動攝像部2的各單位像素3時，經(jīng)由行控制線11進行攝像部2的行地址或行掃描的控制。并且，針對攝像部2的像素排列，按照每列對垂直信號線13進行布線。讀出電流源部5由用于讀出來自攝像部2的信號作為電壓信號的電流源構(gòu)成?？v列處理部15具有例如按照攝像部2的像素列即垂直信號線13來設(shè)置的列AD轉(zhuǎn)換部16，將從攝像部2的各單位像素3按照像素列經(jīng)由垂直信號線13讀出的模擬像素信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)。另外，在本實施方式中，采用相對于攝像部2的像素列以I對I的對應(yīng)關(guān)系來配置列AD轉(zhuǎn)換部16的結(jié)構(gòu)，但是，這只不過是一例，不限于該配置關(guān)系。例如，也可以采用如下結(jié)構(gòu)針對多個像素列配置I個列AD轉(zhuǎn)換部16，在多個像素列之間分時使用該I個列AD轉(zhuǎn)換部16。縱列處理部15與后述的斜波部19和時鐘生成部18 —起，構(gòu)成將從攝像部2的選擇像素行的單位像素3讀出的模擬像素信號轉(zhuǎn)換成數(shù)字像素數(shù)據(jù)的模擬-數(shù)字轉(zhuǎn)換單元。在后面詳細敘述該縱列處理部15、特別是列AD轉(zhuǎn)換部16。斜波部19例如由積分電路構(gòu)成，根據(jù)控制部20的控制，生成電平隨著時間經(jīng)過而呈傾斜狀變化的所謂的斜波，經(jīng)由參照信號線供給到比較部110的一個輸入端子。另外，作為斜波部19，不限于使用積分電路，也可以使用DAC電路。但是，在采用使用DAC電路以數(shù)字方式生成斜波的結(jié)構(gòu)的情況下，需要對斜波的階梯進行細化或者采用與其相同的結(jié)構(gòu)。水平選擇部14由移位寄存器或解碼器等構(gòu)成，進行縱列處理部15的列AD轉(zhuǎn)換部16的列地址或列掃描的控制。根據(jù)該水平選擇部14的控制，利用列AD轉(zhuǎn)換部16進行AD轉(zhuǎn)換后的數(shù)字數(shù)據(jù)被依次讀出到水平信號線。時鐘生成部18由作為連接有多個延遲單元(反轉(zhuǎn)元件)的延遲電路的VCO 100構(gòu)成。例如，如果構(gòu)成VCO 100的延遲單元連接8級，則VCO 100輸出8相時鐘CK0、CK1、CK2、CK3、CK4、CK5、CK6、CK7。這些延遲單元輸出的信號構(gòu)成后述的下位相位信號。另外，構(gòu)成VCO 100的延遲電路也可以是將多個反轉(zhuǎn)元件連接成環(huán)狀的圓環(huán)延遲電路。該情況下，與對稱振蕩電路(例如圖27所示的圓環(huán)延遲電路201)同樣，圓環(huán)延遲電路本身由奇數(shù)個延遲單元構(gòu)成，但是，優(yōu)選其輸出等效地使用偶數(shù)(特別是2的冪乘)個所謂非對稱振蕩電路。進而，也可以使用圓環(huán)延遲電路本身由偶數(shù)個(特別是2的冪乘個)延遲單元構(gòu)成的RDL (=RingDelay Line :環(huán)形延遲線)電路、以及圓環(huán)延遲電路本身由偶數(shù)個(特別是2的冪乘個)延遲單元構(gòu)成，進而構(gòu)成延遲單元的全差動型反轉(zhuǎn)電路的最終級的輸出分別被反饋到初級輸入的相反側(cè)而構(gòu)成的所謂全差動型振蕩電路。輸出部17輸出二進制的數(shù)字數(shù)據(jù)。并且，除了緩沖功能以外，輸出部17也可以內(nèi)置例如黑電平調(diào)整、列偏差校正、顏色處理等信號處理功能。進而，也可以將n比特并行數(shù)字數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)并輸出?？刂撇?0具有供給斜波部19、時鐘生成部18、垂直選擇部12、水平選擇部14、輸出部17等各部的動作所需要的時鐘或規(guī)定定時的脈沖信號的TG (=Timing Generator :定 時發(fā)生器)的功能塊、以及用于與該TG進行通信的功能塊。接著，對列AD轉(zhuǎn)換部16的結(jié)構(gòu)進行說明。列AD轉(zhuǎn)換部16對分別從攝像部2的各單位像素3經(jīng)由垂直信號線13讀出的模擬像素信號與從斜波部19提供的AD轉(zhuǎn)換用的斜波進行比較，由此，生成具有與復(fù)位電平(基準(zhǔn)電平)或信號電平的各大小對應(yīng)的時間軸方向的大小(脈沖寬度)的脈沖信號。然后，將與該脈沖信號的脈沖寬度的期間對應(yīng)的數(shù)據(jù)作為與像素信號的大小對應(yīng)的數(shù)字數(shù)據(jù)，由此進行AD轉(zhuǎn)換。下面，對列AD轉(zhuǎn)換部16的詳細結(jié)構(gòu)進行說明。列AD轉(zhuǎn)換部16按照每列設(shè)置，在圖1中設(shè)有6個列AD轉(zhuǎn)換部16。各列的列AD轉(zhuǎn)換部16為相同結(jié)構(gòu)。列AD轉(zhuǎn)換部16由以下部件構(gòu)成比較部110、鎖存部108、包含運算部106和下位計數(shù)器104的下位計數(shù)部、切換計數(shù)時鐘的切換部109、作為上位計數(shù)部的上位計數(shù)器101、變更部103。這里，假設(shè)下位計數(shù)器104和上位計數(shù)器101為兼具鎖存功能的二進制計數(shù)器電路。比較部110對與從攝像部2的單位像素3經(jīng)由垂直信號線13輸出的模擬像素信號對應(yīng)的信號電壓和從斜波部19供給的斜波的斜波電壓進行比較，由此，將像素信號的大小轉(zhuǎn)換成時間軸方向的信息(脈沖信號的脈沖寬度)。例如在斜波電壓大于信號電壓時，比較部110的比較輸出為High電平(H電平)，在斜波電壓為信號電壓以下時，比較部110的比較輸出為Low電平(L電平)。 鎖存部108接受比較部110的比較輸出，在該比較輸出反轉(zhuǎn)的定時，對由時鐘生成部18生成的邏輯狀態(tài)(下位相位信號)進行鎖存(保持/存儲)。運算部106根據(jù)在鎖存部108中鎖存的下位相位信號，生成作為下位計數(shù)器104的計數(shù)時鐘的下位計數(shù)信號。下位計數(shù)器104將下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)。由此，得到構(gòu)成數(shù)字數(shù)據(jù)的下位比特的下位計數(shù)值。如圖3所示，下位計數(shù)器104由下位計數(shù)器104a和下位計數(shù)器104b構(gòu)成。上位計數(shù)器101將從時鐘生成部18輸出并通過鎖存部108輸入的時鐘信號(上位計數(shù)信號)作為計數(shù)時鐘(第I計數(shù)時鐘)進行計數(shù)。并且，上位計數(shù)器101將下位計數(shù)器104的輸出信號作為計數(shù)時鐘(第2計數(shù)時鐘)進行基于下位計數(shù)值的進位或退位的計數(shù)。由此，得到構(gòu)成數(shù)字數(shù)據(jù)的上位比特的上位計數(shù)值。
切換部109在經(jīng)由鎖存部108輸出的第I計數(shù)時鐘和從下位計數(shù)器104輸出的第2計數(shù)時鐘之間，切換被輸入到上位計數(shù)器101的計數(shù)時鐘。變更部103在切換計數(shù)時鐘時，將從鎖存部108輸出的計數(shù)時鐘的邏輯狀態(tài)變更為規(guī)定邏輯狀態(tài)。這里，在鎖存部108中鎖存的下位相位信號例如是8比特的數(shù)據(jù)。該情況下，包含下位計數(shù)器104a、104b的下位計數(shù)器104是4比特的計數(shù)器電路。下位計數(shù)器104a對第I比特 第3比特的下位計數(shù)值進行計數(shù)，下位計數(shù)器104b對第4比特(標(biāo)志用比特)的下位計數(shù)值進行計數(shù)。并且，上位計數(shù)器101例如是9比特的計數(shù)器電路。另外，這些是一例，不需要限定于此。接著，對本實施方式的動作進行說明。這里，省略單位像素3的具體動作的說明，但是，眾所周知，在單位像素3中輸出復(fù)位電平和信號電平。
如下進行AD轉(zhuǎn)換。例如對以規(guī)定斜率下降的斜波和來自單位像素3的像素信號即復(fù)位電平或信號電平的各電壓進行比較。通過經(jīng)由鎖存部108輸出的來自VCO 100的時鐘(例如CK7)，對從生成在該比較處理中使用的斜波的時刻到復(fù)位電平或信號電平的各電壓與斜波(斜波電壓)一致的期間進行計數(shù)，并且，通過利用具有一定相位差的多相時鐘(CK0 CK7)的邏輯狀態(tài)進行計測，得到與復(fù)位電平或信號電平的各大小對應(yīng)的數(shù)字數(shù)據(jù)。來自VCO的時鐘的信號數(shù)(在本例中為8)優(yōu)選為2的冪乘。這里，作為模擬像素信號，在第I次讀出動作中從攝像部2的選擇行的各單位像素3讀出包含像素信號噪音的復(fù)位電平，然后，在第2次讀出動作中讀出信號電平。然后，復(fù)位電平和信號電平通過垂直信號線13以時間序列輸入到列AD轉(zhuǎn)換部16。另外，也可以在第I次讀出動作中讀出信號電平，在此后的第2次讀出動作中讀出復(fù)位電平。下面，對第I次和第2次的各讀出動作和此后的減法運算(CDS處理)進行詳細說明。為了易于說明，說明上位計數(shù)器101的計數(shù)模式為遞增計數(shù)模式、下位計數(shù)器104的計數(shù)模式為遞減計數(shù)模式、上位計數(shù)器101和下位計數(shù)器104在計數(shù)時鐘的下降沿的定時進行計數(shù)的情況。〈第I次讀出〉在從任意像素行的單位像素3向垂直信號線13的第I次讀出穩(wěn)定后，控制部20對斜波部19供給斜波生成的控制數(shù)據(jù)。接受該數(shù)據(jù)，斜波部19輸出波形整體在時間上呈斜坡狀變化的斜波，作為提供給比較部110的一個輸入端子的比較電壓。比較部110對該斜波與復(fù)位電平進行比較。其間，上位計數(shù)器101將從VCO 100輸出的時鐘作為計數(shù)時鐘進行計數(shù)。另外，優(yōu)選VCO 100的時鐘信號的輸出開始定時與斜波的輸出開始定時大致同時，但是不限于此。比較部110對從斜波部19提供的斜波與復(fù)位電平進行比較，在雙方的電壓大致一致時(第I定時)，使比較輸出反轉(zhuǎn)。在該第I定時，鎖存部108保持VCO 100的邏輯狀態(tài)作為第I下位相位信號。并且，在該第I定時，上位計數(shù)器101停止計數(shù)動作，由此，保持邏輯狀態(tài)作為第I上位計數(shù)值。當(dāng)經(jīng)過規(guī)定期間后，控制部20停止針對斜波部19的控制數(shù)據(jù)的供給以及來自時鐘生成部18的輸出。由此，斜波部19停止生成斜波。接著，運算部106生成與在鎖存部108中保持的第I下位相位信號對應(yīng)的時鐘信號即第I下位計數(shù)信號，并輸出到下位計數(shù)器104。下位計數(shù)器104a將第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，下位計數(shù)器104b將下位計數(shù)器104a的第3比特的輸出信號作為計數(shù)時鐘進行計數(shù)。由此，得到第I下位計數(shù)值。
構(gòu)成下位計數(shù)器104所保持的第I下位計數(shù)值和上位計數(shù)器101所保持的第I上位計數(shù)值的各比特的值在各計數(shù)值的計數(shù)結(jié)束后被反轉(zhuǎn)?！吹?次讀出〉接著，在第2次讀出時，讀出與每個單位像素3的入射光量對應(yīng)的信號電平，進行與第I次讀出相同的動作。在從任意像素行的單位像素3向垂直信號線13的第2次讀出穩(wěn)定后，控制部20向斜波部19供給斜波生成的控制數(shù)據(jù)。接受該數(shù)據(jù)，斜波部19輸出波形整體在時間上呈斜坡狀變化的斜波，作為提供給比較部110的一個輸入端子的比較電壓。比較部110對該斜波與信號電平進行比較。其間，上位計數(shù)器101將從VCO 100輸出的時鐘作為計數(shù)時鐘進行計數(shù)。另外，優(yōu)選VCO 100的時鐘信號的輸出開始定時與斜波的輸出開始定時大致同時，但是不限于此。比較部110對從斜波部19提供的斜波與信號電平 進行比較，在雙方的電壓大致一致時(第2定時)，使比較輸出反轉(zhuǎn)。在該第2定時，鎖存部108保持VCO 100的邏輯狀態(tài)作為第2下位相位信號。并且，在該第2定時，上位計數(shù)器101停止計數(shù)動作，由此，保持邏輯狀態(tài)作為第2上位計數(shù)值。由此，得到與復(fù)位電平和信號電平的差分對應(yīng)的上位計數(shù)值。當(dāng)經(jīng)過規(guī)定期間后，控制部20停止針對斜波部19的控制數(shù)據(jù)的供給以及來自時鐘生成部18的輸出。由此，斜波部19停止生成斜波。接著，運算部106生成與在鎖存部108中保持的第2下位相位信號對應(yīng)的時鐘信號即第2下位計數(shù)信號，并輸出到下位計數(shù)器104。下位計數(shù)器104a將第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，下位計數(shù)器104b將下位計數(shù)器104a的第3比特的輸出信號作為計數(shù)時鐘進行計數(shù)。由此，得到與復(fù)位電平和信號電平的差分對應(yīng)的下位計數(shù)值即第2下位計數(shù)值。接著，進行輸入到上位計數(shù)器101的計數(shù)時鐘的切換。在本實施方式的情況下，在計數(shù)時鐘的切換時，一并進行計數(shù)時鐘的切換、基于下位計數(shù)值的進位/退位而實現(xiàn)的上位計數(shù)值的調(diào)整、使用2的補碼進行二進制數(shù)的減法運算而實現(xiàn)的上位計數(shù)值的調(diào)整。使用2的補碼進行二進制數(shù)的減法運算而實現(xiàn)的上位計數(shù)值的調(diào)整在后面敘述。首先，在變更部103使切換前的計數(shù)時鐘(變更部103的輸出信號)為H狀態(tài)后，切換部109切換計數(shù)時鐘。如果切換后的第2計數(shù)時鐘為L狀態(tài)(下位計數(shù)器104b的反轉(zhuǎn)輸出為L狀態(tài))，則上位計數(shù)器101的上位計數(shù)值加上1，如果第2計數(shù)時鐘為H狀態(tài)(下位計數(shù)器104b的反轉(zhuǎn)輸出為H狀態(tài))，則上位計數(shù)器101的上位計數(shù)值不增加。這里，作為第2計數(shù)時鐘，在下位計數(shù)值存在進位或退位的情況下輸出L狀態(tài)，在下位計數(shù)值不存在進位或退位的情況下輸出H狀態(tài)。并且，在本實施方式的情況下，切換后的計數(shù)時鐘即第2計數(shù)時鐘是下位計數(shù)器104b的反轉(zhuǎn)輸出。通過由變更部103將計數(shù)時鐘變更為H狀態(tài)，與切換前的計數(shù)時鐘(鎖存部108的輸出信號)的邏輯狀態(tài)無關(guān)，僅在第2計數(shù)時鐘為L狀態(tài)時，上位計數(shù)器101的上位計數(shù)值加上1，所以，能夠抑制產(chǎn)生計數(shù)值的誤差。如上所述，得到與復(fù)位電平和信號電平的差分對應(yīng)的第2下位計數(shù)值和第2上位計數(shù)值。最后，構(gòu)成下位計數(shù)器104所保持的第2下位計數(shù)值的各比特的值被反轉(zhuǎn)，通過水平選擇部14，經(jīng)由水平信號線將由反轉(zhuǎn)后的第2下位計數(shù)值和第2上位計數(shù)值構(gòu)成的數(shù)字數(shù)據(jù)傳輸?shù)捷敵霾?7。
接著，對列AD轉(zhuǎn)換部16的各結(jié)構(gòu)進行詳細說明。為了進一步對圖1的列AD轉(zhuǎn)換部16進行說明，圖2示出除了比較部110以外而摘錄一部分的詳細結(jié)構(gòu)的一例。下面，對圖2所示的結(jié)構(gòu)進行說明。圖2所示的各結(jié)構(gòu)對應(yīng)于圖1所示的列AD轉(zhuǎn)換部16內(nèi)的各結(jié)構(gòu)，設(shè)有鎖存部108、運算部106、下位計數(shù)器104、變更部103、切換部109、上位計數(shù)器101。運算部106和下位計數(shù)器104構(gòu)成下位計數(shù)部。上位計數(shù)器101構(gòu)成上位計數(shù)部。由圖1的斜波部19、VCO 100、比較部110和圖2所示的各結(jié)構(gòu)構(gòu)成的部分是本發(fā)明的AD轉(zhuǎn)換電路的一例。鎖存部108具有鎖存電路D_0 D_7，該鎖存電路D_0 D_7通過與來自比較部110的比較輸出相當(dāng)?shù)目刂菩盘朒old，對包含延遲單元的VCO 100的輸出即時鐘信號CKO CK7的規(guī)定定時的邏輯狀態(tài)(下位相位信號)進行鎖存。通過控制信號LRST對各鎖存電路D_0 D_7的邏輯狀態(tài)進行復(fù)位。鎖存部108鎖存的下位相位信號被輸出到運算部106。并且，輸入到鎖存部108的鎖存電路D_7的時鐘信號CK7作為上位計數(shù)器101進行計數(shù)用的計數(shù)時鐘，經(jīng)由變更部103被輸出到切換部109。
·
運算部106通過控制信號CTL，根據(jù)從鎖存部108輸出的下位相位信號生成下位計數(shù)信號。下位計數(shù)器104由在遞減計數(shù)模式下進行計數(shù)的二進制計數(shù)器電路構(gòu)成，上位計數(shù)器101由在遞增計數(shù)模式下進行計數(shù)的二進制計數(shù)器電路構(gòu)成。下位計數(shù)器104由下位計數(shù)器104a、用于判斷正/負的標(biāo)志用的下位計數(shù)器104b構(gòu)成。切換部109通過控制信號SEL對輸入到上位計數(shù)器101的計數(shù)時鐘進行切換。另外，在根據(jù)下位相位信號生成下位計數(shù)信號的情況下，優(yōu)選使用例如圖8所示的結(jié)構(gòu)，通過基于溫度計碼(thermo code)的脈沖與基準(zhǔn)時鐘的邏輯運算來生成下位計數(shù)信號，但是不需要限定為該結(jié)構(gòu)。另外，在后面詳細說明圖8的詳細內(nèi)容。對下位計數(shù)器104 (104a、104b) /上位計數(shù)器101輸入控制信號CLRST/CHRST和控制信號REV[*] (* :0 12、flag)?？刂菩盘朇LRST/CHRST是對下位計數(shù)器104 (104a、104b) /上位計數(shù)器101的下位計數(shù)值/上位計數(shù)值進行復(fù)位的信號。控制信號REV[*](* 0 12、flag)是對下位計數(shù)器104 (104a、104b) /上位計數(shù)器101的下位計數(shù)值/上位計數(shù)值進行觸發(fā)的信號。參照圖7在后面敘述下位計數(shù)器104 (104a、104b) /上位計數(shù)器101的結(jié)構(gòu)。對變更部103輸入經(jīng)由鎖存電路D 7輸出的時鐘(CK7)和控制信號CLKCTL。變更部103根據(jù)控制信號CLKCTL將所輸入的時鐘CK7的邏輯狀態(tài)變更為規(guī)定邏輯狀態(tài)(在本實施方式的情況下為H狀態(tài))，作為計數(shù)時鐘cntck進行輸出。變更部103例如由2輸入OR電路等邏輯電路構(gòu)成，但是，不需要限定于此。接著，使用具體例對圖2所示的結(jié)構(gòu)的動作進行說明。如上所述，為了易于說明，說明上位計數(shù)器101的計數(shù)模式為遞增計數(shù)模式、下位計數(shù)器104的計數(shù)模式為遞減計數(shù)模式、上位計數(shù)器101和下位計數(shù)器104在計數(shù)時鐘的下降沿的定時進行計數(shù)的情況。在本實施方式中，對使用合計4比特的遞減計數(shù)器電路作為下位計數(shù)器104 (104a、104b)、使用9比特的遞增計數(shù)器電路作為上位計數(shù)器101的情況進行說明?；谘舆t電路的輸出即8個時鐘信號的下位相位信號的狀態(tài)數(shù)量全部為8個狀態(tài)(狀態(tài)0 7)。在遞減計數(shù)模式下進行計數(shù)的情況下，例如如果為狀態(tài)0，則計數(shù)值為3’ b
000，例如如果為狀態(tài)7，則計數(shù)值為 3，b[l]001。
對上述計數(shù)值的表記進行說明?！?’b”表示計數(shù)值為3比特的二進制數(shù)。下位計數(shù)器104a、104b的輸出例如如“
000”那樣表記?！?
”表示下位計數(shù)器104b的輸出，“000”表示下位計數(shù)器104a的輸出。上位計數(shù)器101的計數(shù)值也使用大致相同的表記。下面，說明進行第I像素信號與接著的第2像素信號的減法運算(⑶S處理)的例子。在本實施方式中，進行使用2的補碼的二進制數(shù)的減法運算。設(shè)對第I像素信號進行AD轉(zhuǎn)換而得到的數(shù)字值為A、設(shè)對第2像素信號進行AD轉(zhuǎn)換而得到的數(shù)字值為B時，要求解的減法運算結(jié)果為B-A。在本實施方式中，下位計數(shù)器104 (104a、104b)和上位計數(shù)器101分別單獨進行計數(shù)，得到由下位計數(shù)器104 (104a、104b)的計數(shù)結(jié)果即下位計數(shù)值和上位計數(shù)器101的計數(shù)結(jié)果即上位計數(shù)值構(gòu)成的數(shù)字數(shù)據(jù)。在本實施方式中，下位計數(shù)器104( 104a、104b )在遞減計數(shù)模式下進行計數(shù)，所以，在第I次讀出時，下位計數(shù)器104 (104a、104b)進行基于第I像素信號的計數(shù)，進而，進行反轉(zhuǎn)后的下位計數(shù)值與數(shù)字值A(chǔ)的下位比特對應(yīng)。但是，由于使用2的補碼，所以，下位計數(shù)值需要加上I。接著，在第2次讀出時，下位計數(shù)器104 (104a、104b)進行基于第2像素 信號的計數(shù)，進而，進行反轉(zhuǎn)后的下位計數(shù)值與數(shù)字值B-A的下位比特對應(yīng)。但是，由于使用2的補碼，所以，下位計數(shù)值需要加上I。在第I次讀出時的反轉(zhuǎn)后所需要的加I運算和在第2次讀出時的反轉(zhuǎn)后所需要的加I運算所導(dǎo)致的值的變化被抵消，所以，反轉(zhuǎn)后沒有加上I。另一方面，在本實施方式中，上位計數(shù)器101在遞增計數(shù)模式下進行計數(shù)，所以，在第I次讀出時，上位計數(shù)器101進行基于第I像素信號的計數(shù)，進而，進行反轉(zhuǎn)后的上位計數(shù)值與數(shù)字值-A的上位比特對應(yīng)。但是，由于使用2的補碼，所以，上位計數(shù)值需要加上I。接著，在第2次讀出時，上位計數(shù)器101進行基于第2像素信號的計數(shù)后的上位計數(shù)值與數(shù)字值B-A的上位比特對應(yīng)。但是，需要進行在第I次讀出時的反轉(zhuǎn)后所需要的加I運算和基于下位計數(shù)值的進位/退位而實現(xiàn)的上位計數(shù)值的調(diào)整。在本實施方式的情況下，在計數(shù)時鐘的切換時，一并進行計數(shù)時鐘的切換、基于下位計數(shù)值的進位/退位而實現(xiàn)的上位計數(shù)值的調(diào)整、使用2的補碼進行二進制數(shù)的減法運算而實現(xiàn)的上位計數(shù)值的調(diào)整。圖3 圖6示出本實施方式的動作的各信號的波形。圖3和圖4示出第I次讀出時的各信號的波形，圖5和圖6示出第2次讀出時的各信號的波形。另外，OUT
、0UT[1]、OUT [2]表示下位計數(shù)器104a的輸出，xOUT
、xOUT [I]、xOUT [2]表示下位計數(shù)器104a的反轉(zhuǎn)輸出。OUT [flag]表示下位計數(shù)器104b的輸出，xOUT [flag]表示下位計數(shù)器104b的反轉(zhuǎn)輸出。OUT [3]、OUT [4]、OUT [5]、OUT [6]表示上位計數(shù)器101的輸出的一部分，xOUT [3]、x0UT[4]、x0UT[5]、x0UT[6]表示上位計數(shù)器IOla的反轉(zhuǎn)輸出的一部分。TRAN表示將數(shù)字數(shù)據(jù)傳輸?shù)捷敵霾?7的控制信號。本實施方式的動作由讀出第I像素信號并進行AD轉(zhuǎn)換的第I次讀出期間、讀出第2像素信號并進行AD轉(zhuǎn)換的第2次讀出期間、進行上位計數(shù)器101的計數(shù)時鐘的切換的標(biāo)志期間、傳輸數(shù)字數(shù)據(jù)的傳輸期間的各期間的動作構(gòu)成。第I次讀出期間包括讀出第I像素信號的信號讀出期間、上位計數(shù)器101進行計數(shù)的上位計數(shù)期間、對上位計數(shù)器101的上位計數(shù)值進行反轉(zhuǎn)的上位反轉(zhuǎn)期間、下位計數(shù)器104 (104a、104b)進行計數(shù)的下位計數(shù)期間、對下位計數(shù)器104 (104a、104b)的下位計數(shù)值進行反轉(zhuǎn)的下位反轉(zhuǎn)期間。第2次讀出期間包括讀出第2像素信號的信號讀出期間、上位計數(shù)器101進行計數(shù)的上位計數(shù)期間、下位計數(shù)器104 (104a、104b)進行計數(shù)的下位計數(shù)期間。并且，標(biāo)志期間包括時鐘設(shè)定期間和判定期間，在所述時鐘設(shè)定期間，變更部103對上位計數(shù)器101的計數(shù)時鐘的邏輯狀態(tài)進行變更；在所述判定期間，進行上位計數(shù)器101的計數(shù)時鐘的切換、基于下位計數(shù)值的進位/退位而實現(xiàn)的上位計數(shù)值的調(diào)整和使用2的補碼進行二進制數(shù)的減法運算而實現(xiàn)的上位計數(shù)值的調(diào)整。這里，設(shè)與第I像素信號的下位相位信號相當(dāng)?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為10，設(shè)與第2像素信號的下位相位信號相當(dāng)?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為12。即，第I像素信號對應(yīng)于87 (=7+8X10)，第2像素信號對應(yīng)于103 (=7+8 X 12)，從第2像素信號減去第I像素信號(⑶S處理)后的值為16?！础吹贗次讀出〉〉最初，通過控制信號LRST對鎖存電路D_0 D_7的邏輯狀態(tài)進行復(fù)位。并且，通過控制信號CLRST對下位計數(shù)器104a、104b的計數(shù)值進行復(fù)位。同時，通過控制信號CHRST對上位計數(shù)器101的計數(shù)值進行復(fù)位。由于控制信號SEL被設(shè)定為L狀態(tài)，所以上位計數(shù) 器101的計數(shù)時鐘被設(shè)定為鎖存部108的鎖存電路D_7的輸出。因此，在比較處理的結(jié)束時刻之前，經(jīng)由鎖存電路D_7和切換部109對上位計數(shù)器101輸入時鐘信號CK7，上位計數(shù)器101將時鐘信號CK7作為計數(shù)時鐘進行計數(shù)。在接著信號讀出期間的上位計數(shù)期間中的比較處理的開始時刻，下位計數(shù)器104a、104b所保持的值為3’b
000，上位計數(shù)器101所保持的值為9’ b0000_0000_0。利用12比特表現(xiàn)這些值時，為12’ b0000_0000_0000。在上位計數(shù)期間內(nèi)，在滿足規(guī)定條件的第I定時(在所述動作中為從斜波部19提供的斜波和復(fù)位電平的比較的第I定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VC0100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第I下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b
000，上位計數(shù)器101所保持的值為9’b0000_0101_0 (相當(dāng)于10)。利用12比特表現(xiàn)這些值時，為12，b0000_0101_0000。接著，在上位反轉(zhuǎn)期間內(nèi)，上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b
000，上位計數(shù)器101所保持的值為9’ bllll_1010_l(相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為12’bllll_1010_1000。在本實施方式中，在對值進行反轉(zhuǎn)后沒有加上I。接著，在下位計數(shù)期間內(nèi)，進行第I下位相位信號的二進制處理。通過第I下位相位信號的二進制處理，從運算部106向下位計數(shù)器104a輸出計數(shù)時鐘，下位計數(shù)器104a進行計數(shù)。在本例中，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器104b。在下位計數(shù)器104a的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器104a的計數(shù)值產(chǎn)生退位。由于該退位，下位計數(shù)器104b的計數(shù)值減去I。在第I下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器104a、104b所保持的值為3’b[l]001(相當(dāng)于-7)。上位計數(shù)器101所保持的值為9’bllll_1010_l(相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為12，bllll_1010_1001。接著，在下位反轉(zhuǎn)期間內(nèi)，下位計數(shù)器104a、104b的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b
110 (相當(dāng)于6)，上位計數(shù)器101所保持的值為9，bllll_1010_l (相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為12’bllll_1010_1110。在本實施方式中，在對值進行反轉(zhuǎn)后沒有加上I。
〈〈第2次讀出》首先，通過控制信號LRST對鎖存電路D_0 D_7進行復(fù)位。這里，不進行基于控制信號CLRST的下位計數(shù)器104a、104b的計數(shù)值的復(fù)位以及基于控制信號CHRST的上位計數(shù)器101的計數(shù)值的復(fù)位。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b
110(相當(dāng)于6)，上位計數(shù)器101所保持的值為9’bllll_1010_l (相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為 12，bllll_1010_1110。在接著信號讀出期間的上位計數(shù)期間內(nèi)，在滿足規(guī)定條件的第2定時(在所述動作中為從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第2下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b
110(相當(dāng)于6)，上位計數(shù)器101所保持的值為9’b0000_0000_l (相當(dāng)于I)。利用12比特表現(xiàn)這些值時，為 12’ b0000_0000_1110。接著，在下位計數(shù)期間內(nèi)，進行第2下位相位信號的二進制處理。通過第2下位相位信號的二進制處理，從運算部106向下位計數(shù)器104a輸出計數(shù)時鐘，下位計數(shù)器104a進行計數(shù)。在本實施方式中，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器104b。在下位計數(shù)器104a的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器104a的計數(shù)值產(chǎn)生退位。由于該退位，下位計數(shù)器104b的計數(shù)值減去I。在第2下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器104a、104b所保持的值為3’b[l]lll (相當(dāng)于-1)。上位計數(shù)器101所保持的值為9’ b0000_0000_l (相當(dāng)于I)。利用12比特表現(xiàn)這些值時，為12’ b0000_0000_llll。接著，在標(biāo)志期間內(nèi)，進行被輸入到上位計數(shù)器101的計數(shù)時鐘的切換。在本實施方式的情況下，切換后的計數(shù)時鐘即第2計數(shù)時鐘是下位計數(shù)器104b的反轉(zhuǎn)輸出。這里，作為第2計數(shù)時鐘，在下位計數(shù)值存在進位或退位的情況下輸出L狀態(tài)，在下位計數(shù)值不存在進位或退位的情況下輸出H狀態(tài)。首先，在標(biāo)志期間內(nèi)的時鐘設(shè)定期間內(nèi)，控制信號CLKCTL從L狀態(tài)變成H狀態(tài)，由此，切換前的計數(shù)時鐘成為H狀態(tài)(變更部103的輸出為H狀態(tài))。接著，在標(biāo)志期間內(nèi)的判定期間內(nèi)，控制信號SEL被設(shè)定為H狀態(tài)，對計數(shù)時鐘進行切換。切換后的計數(shù)時鐘即下位計數(shù)器104b的反轉(zhuǎn)輸出為L狀態(tài)，在上位計數(shù)器101的計數(shù)值中加上I。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b[l]lll(相當(dāng)于-1)，上位計數(shù)器101所保持的值為9’ b0000_0001_0 (相當(dāng)于2)。利用12比特表現(xiàn)這些值時， 為 12， b0000_0001_0111。接著，僅下位計數(shù)器104a、104b的計數(shù)值被反轉(zhuǎn)(圖3 圖6中省略)。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b
000 (相當(dāng)于0)，上位計數(shù)器101所保持的值為9，b0000_0001_0 (相當(dāng)于2)。利用12比特表現(xiàn)這些值時，為12’b0000_0001_0000 (相當(dāng)于16)。在二進制數(shù)的減法運算中，在對值進行反轉(zhuǎn)后需要加上1，但是，如上所述，由于在第I次讀出時也對值進行反轉(zhuǎn)，所以，在各反轉(zhuǎn)后加上I所導(dǎo)致的值的變化被抵消。因此，在本實施方式中，關(guān)于下位計數(shù)值，在對值進行反轉(zhuǎn)后沒有加上I。并且，關(guān)于上位計數(shù)值，在計數(shù)時鐘的切換時，與基于下位計數(shù)值的進位/退位而實現(xiàn)的調(diào)整一起，進行對值進行反轉(zhuǎn)后的加I運算的調(diào)整。
在傳輸期間內(nèi)，水平選擇部14經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構(gòu)成的數(shù)字數(shù)據(jù)傳輸?shù)捷敵霾?7。通過上述動作，得到與第I像素信號和第2像素信號的差分對應(yīng)的二進制數(shù)據(jù)。接著，對在下位計數(shù)器104 (104a、104b)和上位計數(shù)器101中使用的二進制計數(shù)器電路進行詳細說明。圖7示出構(gòu)成下位計數(shù)器104 (104a、104b)和上位計數(shù)器101的I比特的計數(shù)器電路Bit [m] (m :0 n-1)的結(jié)構(gòu)的一例。圖7所示的計數(shù)器電路Bit [m]由觸發(fā)器DFF和AND電路ANDl構(gòu)成。連接n個該計數(shù)器電路時，構(gòu)成n比特的計數(shù)器電路。觸發(fā)器電路DFF由D觸發(fā)器構(gòu)成。AND電路ANDl通過進行計數(shù)時鐘CK[m_l]與控制信號REV[*] (*:0 ll、flag)的AND運算，使計數(shù)時鐘有效/無效。在計數(shù)模式為遞增計數(shù)模式的情況下，計數(shù)器電路Bit [m]的輸出Q被輸出到后級的計數(shù)器電路，在計數(shù)模式為遞減計數(shù)模式的情況下，計數(shù)器電路的反轉(zhuǎn)輸出QB被輸出到后級的計數(shù)器電路。在計數(shù)器電路進行計數(shù)的情況下(參照圖3 圖6的上位計數(shù)期間和下 位計數(shù)期間)，控制信號REV[*]成為H狀態(tài)，由此，計數(shù)時鐘CK[m-l]有效，觸發(fā)器電路DFF的輸出Q和反轉(zhuǎn)輸出QB根據(jù)計數(shù)時鐘CK[m-1]的變化而變化。并且，如下進行計數(shù)器電路Bit [m]的反轉(zhuǎn)動作(參照圖3 圖6的上位反轉(zhuǎn)期間)。在計數(shù)動作后，在AND電路ANDl的輸出保持L狀態(tài)或H狀態(tài)的情況下、以及AND電路ANDl的輸出從L狀態(tài)變化為H狀態(tài)的情況下，觸發(fā)器電路DFF的輸出Q和反轉(zhuǎn)輸出QB的輸出不變化，而保持一定的狀態(tài)。并且，當(dāng)控制信號REV [*]從H狀態(tài)變化為L狀態(tài)而使AND電路ANDl的輸出從H狀態(tài)變化為L狀態(tài)時，觸發(fā)器電路DFF的輸出Q和反轉(zhuǎn)輸出QB的輸出反轉(zhuǎn)。接著，對運算部106進行詳細說明。為了對運算部106中的下位計數(shù)信號的生成進行說明，圖8示出包含運算部106的周邊結(jié)構(gòu)的詳細結(jié)構(gòu)的一例。圖8所示的結(jié)構(gòu)中的鎖存部108和下位計數(shù)器104如上所述。下面，對運算部106的結(jié)構(gòu)進行說明。如圖8所示，運算部106由鎖存電路D_TMP、AND電路AND2、RS鎖存器RSUAND電路AND3構(gòu)成。鎖存電路D_TMP根據(jù)脈沖信號TMPLAT，按照規(guī)定順序暫時保持鎖存電路D_0 D_7的輸出。并且，通過控制信號LATSET對鎖存電路D_TMP進行復(fù)位。AND電路AND2進行鎖存電路D_0 D_7中的任意I個輸出與鎖存電路D_TMP的反轉(zhuǎn)輸出QB的AND運算。對RS鎖存器RSl輸入AND電路AND2的輸出和控制信號RSLRST。通過控制信號RSLRST對RS鎖存器RSl進行復(fù)位后，在AND電路AND2的輸出從L狀態(tài)變化為H狀態(tài)時，輸出Q從L狀態(tài)變化為H狀態(tài)，然后，在通過控制信號RSLRST進行復(fù)位之前，與AND電路AND2的輸出無關(guān)地，將輸出Q保持為H狀態(tài)。AND電路AND3進行RS鎖存器RSl的輸出與計數(shù)信號LATCNT (基準(zhǔn)時鐘)的AND運算。接著，對運算部106的動作進行說明。圖9和圖10示出下位計數(shù)信號生成時的動作。圖9示出從延遲電路輸出的時鐘信號CKO CK7的波形。在圖9中，脈沖信號STARTP是輸入到延遲電路的脈沖信號。時鐘信號CKO CK7的狀態(tài)成為圖9所示的狀態(tài)0 狀態(tài)7中的任意一方。鎖存部108的鎖存電路D_0 D_7通過控制信號Hold對時鐘信號CKO CK7的狀態(tài)(下位相位信號)進行鎖存。圖10示出生成下位計數(shù)信號的動作的各信號的波形。下面，對根據(jù)第I下位相位信號生成第I下位計數(shù)信號、根據(jù)第2下位相位信號生成第2下位計數(shù)信號的具體例進行說明。這里，設(shè)與第I下位相位信號相當(dāng)?shù)臓顟B(tài)為狀態(tài)7,設(shè)與第2下位相位信號相當(dāng)?shù)臓顟B(tài)為狀態(tài)3。在本實施方式的情況下，根據(jù)第I下位相位信號，生成7個脈沖的第I下位計數(shù)信號，根據(jù)第2下位相位信號，生成3個脈沖的第2下位計數(shù)信號。作為下位計數(shù)器104的計數(shù)時鐘輸入所生成的各脈沖。首先，對動作的概略進行說明。通過控制信號SWO SW7和脈沖信號TMPLAT生成與下位相位信號對應(yīng)的脈沖，根據(jù)該脈沖檢測溫度計碼(在本實施方式的情況下為從H狀態(tài)變化為L狀態(tài)的邊緣位置)。在鎖存電路D* (*為0 7中的任意一方)的輸出Q與鎖存電路D_TMP的反轉(zhuǎn)輸出QB的AND運算的結(jié)果成為H狀態(tài)的情況下，該H狀態(tài)被輸入到RS鎖存器RS1，從而檢測溫度計碼。并且，作為RS鎖存器RSl的輸出與計數(shù)信號LATCNT的AND運算的結(jié)果，生成下位計數(shù)信號的脈沖，成為下位計數(shù)器104的計數(shù)時鐘。下面，對詳細動作進行說明。另外，由于下位計數(shù)器104的詳細動作已經(jīng)說明，所以下面省略下位計數(shù)器104的動作說明。在滿足規(guī)定條件的第I時刻(相當(dāng)于在所述動作中從斜波部19提供的斜波和復(fù)位電平的比較的第I定時)，控制信號Hold變化，由此，從延遲電路輸出的時鐘信號CKO CK7的狀態(tài)被保持在鎖存部108中。在該時刻，在鎖存電路 D_0 D_7中保持的狀態(tài)與第I下位相位信號對應(yīng)。接著，通過控制信號LATSET對鎖存電路D_TMP進行復(fù)位，通過控制信號CLRST對下位計數(shù)器104的計數(shù)值進行復(fù)位，通過控制信號RSLRST對RS鎖存器RSl進行復(fù)位。該時刻的RS鎖存器RSl的輸出Q為L狀態(tài)。接著，控制信號SW* (*:0 7)按照規(guī)定順序有效(0N)。當(dāng)控制信號SW7有效時，從鎖存電路D_7輸出L狀態(tài)的信號。根據(jù)脈沖信號TMPLAT，鎖存電路D_TMP的反轉(zhuǎn)輸出QB成為通過控制信號LATSET進行復(fù)位時的L狀態(tài)。根據(jù)鎖存電路D_TMP的L狀態(tài)的輸出和鎖存電路D_7的L狀態(tài)的輸出，AND電路AND2的輸出成為L狀態(tài)。由于RS鎖存器RSl的輸入S成為L狀態(tài)，所以RS鎖存器RSl的輸出Q依然為L狀態(tài)。接著，當(dāng)控制信號SW6有效時，從鎖存電路D_6輸出H狀態(tài)的信號。根據(jù)脈沖信號TMPLAT,鎖存電路D_TMP的反轉(zhuǎn)輸出QB成為基于鎖存電路D_7的輸出(L)的H狀態(tài)。根據(jù)鎖存電路D_TMP的H狀態(tài)的輸出和鎖存電路D_6的H狀態(tài)的輸出，AND電路AND2的輸出成為H狀態(tài)。由于RS鎖存器RSl的輸入S成為H狀態(tài)，所以RS鎖存器RSl的輸出Q成為H狀態(tài)。根據(jù)RS鎖存器RSl的輸出Q和計數(shù)信號LATCNT，從AND電路AND2輸出I個脈沖的計數(shù)時鐘。接著，當(dāng)控制信號SW5有效時，從鎖存電路D_5輸出H狀態(tài)的信號。根據(jù)脈沖信號TMPLAT,鎖存電路D_TMP的反轉(zhuǎn)輸出QB成為基于鎖存電路D_6的輸出(H)的L狀態(tài)。根據(jù)鎖存電路D_TMP的L狀態(tài)的輸出和鎖存電路D_6的H狀態(tài)的輸出，AND電路AND2的輸出成為L狀態(tài)。RS鎖存器RSl的輸入S成為L狀態(tài)，但是，由于輸入到RS鎖存器RSl的控制信號RSLRST為L狀態(tài)，所以RS鎖存器RSl的輸出Q依然為H狀態(tài)。根據(jù)RS鎖存器RSl的輸出Q和計數(shù)信號LATCNT，從AND電路AND2輸出I個脈沖的計數(shù)時鐘。此后，控制信號SW4 SWO依次有效，但是，由于RS鎖存器RSl的輸入S保持L狀態(tài)，所以RS鎖存器RSl的輸出Q保持H狀態(tài)。因此，在控制信號SW4 SWO依次有效時，根據(jù)RS鎖存器RSl的輸出Q和計數(shù)信號LATCNT，從AND電路AND2輸出計數(shù)時鐘的脈沖。因此，作為下位計數(shù)器104的計數(shù)時鐘的第I下位計數(shù)信號合計生成7個脈沖。以上，第I下位計數(shù)信號的生成結(jié)束。
接著，在滿足規(guī)定條件的第2時刻(相當(dāng)于在所述動作中從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold變化，由此，從延遲電路輸出的時鐘信號CKO CK7的狀態(tài)被保持在鎖存部108中。在該時刻，在鎖存電路D 0 D 7中保持的狀態(tài)與第2下位相位信號對應(yīng)。接著，通過控制信號LATSET對鎖存電路D_TMP進行復(fù)位，通過控制信號RSLRST對RS鎖存器RSl進行復(fù)位。這里，不進行下位計數(shù)器104的復(fù)位。該時刻的RS鎖存器RSl的輸出Q為L狀態(tài)。接著，控制信號SW* (* 0 7)按照規(guī)定順序有效。當(dāng)控制信號SW7有效時，從鎖存電路D 7輸出H狀態(tài)的信號。根據(jù)脈沖信號TMPLAT，鎖存電路D_TMP的反轉(zhuǎn)輸出QB成為通過控制信號LATSET進行復(fù)位時的L狀態(tài)。根據(jù)鎖存電路D_TMP的L狀態(tài)的輸出和鎖存電路D_7的H狀態(tài)的輸出，AND電路AND2的輸出成為L狀態(tài)。由于RS鎖存器RSl的輸入S成為L狀態(tài)，所以RS鎖存器RSl的輸出Q依然為L狀態(tài)。接著，當(dāng)控制信號SW6有效時，從鎖存電路D_6輸出L狀態(tài)的信號。根據(jù)脈沖信號·TMPLAT,鎖存電路D_TMP的反轉(zhuǎn)輸出QB成為基于鎖存電路D_7的輸出(H)的L狀態(tài)。通過鎖存電路D_TMP的L狀態(tài)的輸出和鎖存電路D_6的L狀態(tài)的輸出，AND電路AND2的輸出成為L狀態(tài)。由于RS鎖存器RSl的輸入S依然為L狀態(tài)，所以RS鎖存器RSl的輸出Q依然為L狀態(tài)。通過RS鎖存器RSl的輸出Q和計數(shù)信號LATCNT，不從AND電路AND2輸出計數(shù)時鐘的脈沖。此后，控制信號SW5 SW3依次有效，但是，由于RS鎖存器RSl的輸入S保持L狀態(tài)，所以RS鎖存器RSl的輸出Q保持L狀態(tài)。因此，在控制信號SW5 SW3依次有效時，根據(jù)RS鎖存器RSl的輸出Q和計數(shù)信號LATCNT，不從AND電路AND2輸出計數(shù)時鐘的脈沖。接著，當(dāng)控制信號SW2有效時，從鎖存電路D_2輸出H狀態(tài)的信號。根據(jù)脈沖信號TMPLAT,鎖存電路D_TMP的反轉(zhuǎn)輸出QB成為基于鎖存電路D_3的輸出(L)的H狀態(tài)。根據(jù)鎖存電路D_TMP的H狀態(tài)的輸出和鎖存電路D_2的H狀態(tài)的輸出，AND電路AND2的輸出成為H狀態(tài)。由于RS鎖存器RSl的輸入S成為H狀態(tài)，所以RS鎖存器RSl的輸出Q成為H狀態(tài)。根據(jù)RS鎖存器RSl的輸出Q和計數(shù)信號LATCNT，從AND電路AND2輸出計數(shù)時鐘的脈沖。此后，控制信號SWl SWO依次有效，但是，RS鎖存器RSl的輸入S保持L狀態(tài)，RS鎖存器RSl的輸出Q保持H狀態(tài)。因此，在控制信號SWl SWO依次有效時，根據(jù)RS鎖存器RSl的輸出Q和計數(shù)信號LATCNT，從AND電路AND2輸出計數(shù)時鐘的脈沖。因此，作為下位計數(shù)器104的計數(shù)時鐘的第2下位計數(shù)信號合計生成3個脈沖。以上，第2下位計數(shù)信號的生成結(jié)束。根據(jù)圖8所示的結(jié)構(gòu)，能夠利用簡易的電路結(jié)構(gòu)實現(xiàn)根據(jù)下位相位信號生成下位計數(shù)信號的電路。如上所述，根據(jù)本實施方式，在計數(shù)時鐘的切換時，變更部103將計數(shù)時鐘的邏輯狀態(tài)變更為規(guī)定狀態(tài)，所以，能夠抑制依賴于切換前的計數(shù)時鐘的邏輯狀態(tài)而產(chǎn)生計數(shù)值誤差的情況。并且，下位計數(shù)器104a、104b和上位計數(shù)器101僅具有I種計數(shù)模式(在本實施方式中，下位計數(shù)器104a、104b為遞減計數(shù)模式，上位計數(shù)器101為遞增計數(shù)模式)即可，所以，能夠利用簡易的電路結(jié)構(gòu)實現(xiàn)AD轉(zhuǎn)換電路。并且，作為延遲電路，使用將多個延遲單元連接成環(huán)狀的圓環(huán)延遲電路，由此，能夠提高下位相位信號的各相位的精度。并且，通過將本實施方式的AD轉(zhuǎn)換電路應(yīng)用于攝像裝置，能夠得到高畫質(zhì)的圖像。(第2實施方式)接著，對本發(fā)明的第2實施方式進行說明。圖11示出本實施方式的(C) MOS攝像裝置的結(jié)構(gòu)的一例。除了列AD轉(zhuǎn)換部16以外，本實施方式的攝像裝置的結(jié)構(gòu)與圖1所示的結(jié)構(gòu)相同，所以省略說明。接著，對列AD轉(zhuǎn)換部16的各結(jié)構(gòu)進行詳細說明。為了進一步對圖11的列AD轉(zhuǎn)換部16進行說明，圖12示出除了比較部110以外而摘錄的詳細結(jié)構(gòu)的一例。在圖12中，針對圖2變更了變更部103的連接。變更部103在計數(shù)時鐘的切換時， 將從下位計數(shù)器104b輸出的計數(shù)時鐘的邏輯狀態(tài)變更為規(guī)定邏輯狀態(tài)。并且，在圖12中，設(shè)有使時鐘信號cntck成為規(guī)定邏輯狀態(tài)的控制信號CLKEN。上述以外與圖2的結(jié)構(gòu)大致相同，所以省略說明。接著，使用具體例對圖12所示的結(jié)構(gòu)的動作進行說明。為了易于說明，說明上位計數(shù)器101的計數(shù)模式為遞增計數(shù)模式、下位計數(shù)器104 (104a、104b)的計數(shù)模式為遞減計數(shù)模式、上位計數(shù)器101和下位計數(shù)器104 (104a、104b)在計數(shù)時鐘的下降沿的定時進行計數(shù)的情況。在本實施方式中，對使用合計4比特的遞減計數(shù)器電路作為下位計數(shù)器104(104a、104b)、使用9比特的遞增計數(shù)器電路作為上位計數(shù)器101的情況進行說明。下面，說明進行第I像素信號與接著的第2像素信號的減法運算(⑶S處理)的例子。在本實施方式中，進行使用2的補碼的二進制數(shù)的減法運算。本實施方式中的二進制數(shù)的減法運算的原理與第I實施方式相同。在本實施方式的情況下，在計數(shù)時鐘的切換時，一并進行計數(shù)時鐘的切換、基于下位計數(shù)值的進位/退位而實現(xiàn)的上位計數(shù)值的調(diào)整、使用2的補碼進行二進制數(shù)的減法運算而實現(xiàn)的上位計數(shù)值的調(diào)整。圖13 圖16示出本實施方式的動作的各信號的波形。圖13和圖14示出第I次讀出時的各信號的波形，圖15和圖16示出第2次讀出時的各信號的波形。另外，0UT
、OUT [I]、OUT [2]表示下位計數(shù)器104a的輸出，x0UT
、x0UT[l]、x0UT[2]表示下位計數(shù)器104a的反轉(zhuǎn)輸出。OUT [flag]表示下位計數(shù)器104b的輸出，xOUT[flag]表示下位計數(shù)器104b的反轉(zhuǎn)輸出。OUT[3]、OUT[4]、OUT[5]、OUT[6]表示上位計數(shù)器101的輸出的一部分，x0UT[3]、x0UT[4]、x0UT[5]、x0UT[6]表示上位計數(shù)器IOla的反轉(zhuǎn)輸出的一部分。TRAN表示將數(shù)字數(shù)據(jù)傳輸?shù)捷敵霾?7的控制信號。本實施方式的動作由讀出第I像素信號并進行AD轉(zhuǎn)換的第I次讀出期間、讀出第2像素信號并進行AD轉(zhuǎn)換的第2次讀出期間、進行上位計數(shù)器101的計數(shù)時鐘的切換的標(biāo)志期間、傳輸數(shù)字數(shù)據(jù)的傳輸期間的各期間的動作構(gòu)成。第I次讀出期間包括讀出第I像素信號的信號讀出期間、上位計數(shù)器101進行計數(shù)的上位計數(shù)期間、對上位計數(shù)器101的上位計數(shù)值進行反轉(zhuǎn)的上位反轉(zhuǎn)期間、下位計數(shù)器104 (104a、104b)進行計數(shù)的下位計數(shù)期間、對下位計數(shù)器104 (104a、104b)的下位計數(shù)值進行反轉(zhuǎn)的下位反轉(zhuǎn)期間。第2次讀出期間包括讀出第2像素信號的信號讀出期間、上位計數(shù)器101進行計數(shù)的上位計數(shù)期間、下位計數(shù)器104 (104a、104b)進行計數(shù)的下位計數(shù)期間。并且，標(biāo)志期間包括判定期間，在判定期間進行基于變更部103的上位計數(shù)器101的計數(shù)時鐘的邏輯狀態(tài)的變更、上位計數(shù)器101的計數(shù)時鐘的切換、基于下位計數(shù)值的進位/退位而實現(xiàn)的上位計數(shù)值的調(diào)整和使用2的補碼進行二進制數(shù)的減法運算而實現(xiàn)的上位計數(shù)值的調(diào)整。這里，設(shè)與第I像素信號的下位相位信號相當(dāng)?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為10，設(shè)與第2像素信號的下位相位信號相當(dāng)?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為12。即，第I像素信號對應(yīng)于87 (=7+8X10)，第2像素信號對應(yīng)于103 (=7+8 X 12)，從第2像素信號減去第I像素信號(⑶S處理)后的值為16?！础吹贗次讀出〉〉最初，通過控制信號LRST對鎖存電路D_0 D_7的邏輯狀態(tài)進行復(fù)位。并且，通過控制信號CLRST對下位計數(shù)器104a、104b的計數(shù)值進行復(fù)位。同時，通過控制信號CHRST對上位計數(shù)器101的計數(shù)值進行復(fù)位。由于控制信號SEL被設(shè)定為L狀態(tài)，所以上位計數(shù) 器101的計數(shù)時鐘被設(shè)定為鎖存部108的鎖存電路D_7的輸出。因此，在比較處理的結(jié)束時刻之前，經(jīng)由鎖存電路D_7和切換部109對上位計數(shù)器101輸入時鐘信號CK7，上位計數(shù)器101將時鐘信號CK7作為計數(shù)時鐘進行計數(shù)。在接著信號讀出期間的上位計數(shù)期間中的比較處理的開始時刻，下位計數(shù)器104a、104b所保持的值為3’b
000，上位計數(shù)器101所保持的值為9’ b0000_0000_0。利用12比特表現(xiàn)這些值時，為12’ b0000_0000_0000o在上位計數(shù)期間內(nèi)，在滿足規(guī)定條件的第I定時(在所述動作中為從斜波部19提供的斜波和復(fù)位電平的比較的第I定時)，控制信號Ho I d反轉(zhuǎn)，保持該時刻的VC0100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第I下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b
000，上位計數(shù)器101所保持的值為9’b0000_0101_0 (相當(dāng)于10)。利用12比特表現(xiàn)這些值時，為12，b0000_0101_0000。接著，在上位反轉(zhuǎn)期間內(nèi)，上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b
000，上位計數(shù)器101所保持的值為9’ bllll_1010_l(相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為12’bllll_1010_1000。在本實施方式中，在對值進行反轉(zhuǎn)后沒有加上I。接著，在下位計數(shù)期間內(nèi)，進行第I下位相位信號的二進制處理。通過第I下位相位信號的二進制處理，從運算部106向下位計數(shù)器104a輸出計數(shù)時鐘，下位計數(shù)器104a進行計數(shù)。在本實施方式中，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器104b。在下位計數(shù)器104a的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器104a的計數(shù)值產(chǎn)生退位。由于該退位，下位計數(shù)器104b的計數(shù)值減去I。在第I下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器104a、104b所保持的值為3’b[l]001 (相當(dāng)于_7)。上位計數(shù)器101所保持的值為9，bllll_1010_l (相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為12，bllll_1010_1001。接著，在下位反轉(zhuǎn)期間內(nèi)，下位計數(shù)器104a、104b的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b
110 (相當(dāng)于6)，上位計數(shù)器101所保持的值為9，bllll_1010_l (相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為12’bllll_1010_1110。在本實施方式中，在對值進行反轉(zhuǎn)后沒有加上I?！础吹?次讀出〉〉首先，通過控制信號LRST對鎖存電路D_0 D_7進行復(fù)位。這里，不進行基于控制信號CLRST的下位計數(shù)器104a、104b的計數(shù)值的復(fù)位以及基于控制信號CHRST的上位計數(shù)器101的計數(shù)值的復(fù)位。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b
110(相當(dāng)于6)，上位計數(shù)器101所保持的值為9’bllll_1010_l (相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為 12，bllll_1010_1110。在接著信號讀出期間的上位計數(shù)期間內(nèi)，在滿足規(guī)定條件的第2定時(在所述動作中為從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第2下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b
110(相當(dāng)于6)，上位計數(shù)器101所保持的值為9’b0000_0000_l (相當(dāng)于I)。利用12比特表現(xiàn)這些值時，為 12’ b0000_0000_1110。接著，在下位計數(shù)期間內(nèi)，進行第2下位相位信號的二進制處理。通過第2下位相位信號的二進制處理，從運算部106向下位計數(shù)器104a輸出計數(shù)時鐘，下位計數(shù)器104a進行計數(shù)。在本實施方式中，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器104b。在下位計數(shù)器104a的第3比特的輸出從“0”變化為“I ”的定時，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器104a的計數(shù)值產(chǎn)生退位。由于該退位，下位計數(shù)器104b的計數(shù)值減去I。在第2下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器104a、104b所保持的值為3’b[l]lll (相當(dāng)于-1)。上位計數(shù)器101所保持的值為9’ b0000_0000_l (相當(dāng)于I)。利用12比特表現(xiàn)這些值時，為12’ b0000_0000_llll。接著，在標(biāo)志期間內(nèi)，進行被輸入到上位計數(shù)器101的計數(shù)時鐘的切換。在本實施方式的情況下，切換后的計數(shù)時鐘即第2計數(shù)時鐘是下位計數(shù)器104b的反轉(zhuǎn)輸出。這里，作為第2計數(shù)時鐘，在下位計數(shù)值存在進位或退位的情況下輸出L狀態(tài)，在下位計數(shù)值不存在進位或退位的情況下輸出H狀態(tài)。首先，在標(biāo)志期間內(nèi)的判定期間內(nèi)，控制信號SEL從L狀態(tài)變成H狀態(tài)，由此，將計數(shù)時鐘切換為通過控制信號CLKCTL固定為H狀態(tài)的計數(shù)時鐘(變更部103的輸出)。然后，控制信號CLKCTL從H狀態(tài)變成L狀態(tài)。輸入到變更部103的下位計數(shù)器104b的反轉(zhuǎn)輸出為L狀態(tài)，控制信號CLKCTL從H狀態(tài)變化為L狀態(tài)，由此，上位計數(shù)器101的計數(shù)值加上I。在該時刻，下位計數(shù)器104a、104b所保持的值為31[1]111(相當(dāng)于-1)，上位計數(shù)器101所保持的值為9’b0000_0001_0(相當(dāng)于2)。利用12比特表現(xiàn)這些值時，為12’b0000_0001_0111。接著，僅下位計數(shù)器104a、104b的計數(shù)值被反轉(zhuǎn)(圖13 圖16中省略)。在該時亥丨J，下位計數(shù)器104a、104b所保持的值為3’b
000 (相當(dāng)于0)，上位計數(shù)器101所保持的值為9’ b0000_0001_0 (相當(dāng)于2)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_0000(相當(dāng)于16)。在二進制數(shù)的減法運算中，在對值進行反轉(zhuǎn)后需要加上1，但是，如上所述，由于在第I次讀出時也對值進行反轉(zhuǎn)，所以，在各反轉(zhuǎn)后加上I所導(dǎo)致的值的變化被抵消。因此，在本實施方式中，關(guān)于下位計數(shù)值，在對值進行反轉(zhuǎn)后沒有加上I。并且，關(guān)于上位計數(shù)值，在計數(shù)時鐘的切換時，與基于下位計數(shù)值的進位/退位而實現(xiàn)的調(diào)整一起，進行對值進行反轉(zhuǎn)后的加I運算的調(diào)整。在傳輸期間內(nèi)，通過水平選擇部14，經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構(gòu)成的數(shù)字數(shù)據(jù)傳輸?shù)捷敵霾?7。通過上述動作，得到與第I像素信號和第2像素信號的差分對應(yīng)的二進制數(shù)據(jù)。如上所述，根據(jù)本實施方式，在計數(shù)時鐘的切換時，變更部103將計數(shù)時鐘的邏輯狀態(tài)變更為規(guī)定狀態(tài)，所以，能夠抑制依賴于切換前的計數(shù)時鐘的邏輯狀態(tài)而產(chǎn)生計數(shù)值誤差的情況。并且，下位計數(shù)器104a、104b和上位計數(shù)器101僅具有I種計數(shù)模式(在本實施方式中，下位計數(shù)器104a、104b為遞減計數(shù)模式，上位計數(shù)器101為遞增計數(shù)模式)即可，所以，能夠利用簡易的電路結(jié)構(gòu)實現(xiàn)AD轉(zhuǎn)換電路。(第3實施方式)接著，對本發(fā)明的第3實施方式進行說明。本實施方式的攝像裝置的結(jié)構(gòu)與圖11所示的結(jié)構(gòu)相同，所以省略說明。并且，本實施方式的列AD轉(zhuǎn)換部16的結(jié)構(gòu)與圖12所示的結(jié)構(gòu)大致相同，所以省略說明。但是，代替對上位計數(shù)部101的上位計數(shù)值進行復(fù)位的控制信號CHRST，設(shè)有將上位計數(shù)部101的上位計數(shù)值設(shè)置成規(guī)定值的控制信號CHSET。接著，使用具體例對本實施方式的動作進行說明。為了易于說明，說明上位計數(shù)器101和下位計數(shù)器104的計數(shù)模式為遞減計數(shù)模式、上位計數(shù)器101和下位計數(shù)器104在計數(shù)時鐘的下降沿的定時進行計數(shù)的情況。在本實施方式中，對使用合計4比特的遞減計數(shù)器電路作為下位計數(shù)器104 (104a、104b)、使用9比特的遞減計數(shù)器電路作為上位計數(shù)器 101的情況進行說明。下面，說明進行第I像素信號與接著的第2像素信號的減法運算(⑶S處理)的例子。在本實施方式中，進行使用2的補碼的二進制數(shù)的減法運算。設(shè)對第I像素信號進行AD轉(zhuǎn)換而得到的數(shù)字值為A、設(shè)對第2像素信號進行AD轉(zhuǎn)換而得到的數(shù)字值為B時，要求解的減法運算結(jié)果為B-A。在本實施方式中，下位計數(shù)器104 (104a、104b)和上位計數(shù)器101分別單獨進行計數(shù)，得到由下位計數(shù)器104 (104a、104b)的計數(shù)結(jié)果即下位計數(shù)值和上位計數(shù)器101的計數(shù)結(jié)果即上位計數(shù)值構(gòu)成的數(shù)字數(shù)據(jù)。在本實施方式中，下位計數(shù)器104( 104a、104b )在遞減計數(shù)模式下進行計數(shù)，所以，在第I次讀出時，下位計數(shù)器104 (104a、104b)進行基于第I像素信號的計數(shù)，進而，進行反轉(zhuǎn)后的下位計數(shù)值與數(shù)字值A(chǔ)的下位比特對應(yīng)。但是，由于使用2的補碼，所以，下位計數(shù)值需要加上I。接著，在第2次讀出時，下位計數(shù)器104 (104a、104b)進行基于第2像素信號的計數(shù)，進而，進行反轉(zhuǎn)后的下位計數(shù)值與數(shù)字值B-A的下位比特對應(yīng)。但是，由于使用2的補碼，所以，下位計數(shù)值需要加上I。在第I次讀出時的反轉(zhuǎn)后所需要的加I運算和在第2次讀出時的反轉(zhuǎn)后所需要的加I運算所導(dǎo)致的值的變化被抵消，所以，反轉(zhuǎn)后沒有加上I。另一方面，在本實施方式中，上位計數(shù)器101在遞減計數(shù)模式下進行計數(shù)，所以，在第I次讀出時，上位計數(shù)器101進行基于第I像素信號的計數(shù)，進而，進行反轉(zhuǎn)后的上位計數(shù)值與數(shù)字值A(chǔ)的上位比特對應(yīng)。但是，由于使用2的補碼，所以，上位計數(shù)值需要加上I。接著，在第2次讀出時，上位計數(shù)器101進行基于第2像素信號的計數(shù)，進而，進行反轉(zhuǎn)后的上位計數(shù)值與數(shù)字值B-A的上位比特對應(yīng)。但是，由于使用2的補碼，所以，上位計數(shù)值需要加上I。在第I次讀出時的反轉(zhuǎn)后所需要的加I運算和在第2次讀出時的反轉(zhuǎn)后所需要的加I運算所導(dǎo)致的值的變化被抵消，所以，反轉(zhuǎn)后沒有加上I。在第2次讀出時進行下位計數(shù)值和上位計數(shù)值的反轉(zhuǎn)，但是，需要使該反轉(zhuǎn)后的下位計數(shù)值為正數(shù)。即，需要使反轉(zhuǎn)后的下位計數(shù)器104b的計數(shù)值為O、即反轉(zhuǎn)前的下位計數(shù)器104b的計數(shù)值為I。在反轉(zhuǎn)后的下位計數(shù)器104b的計數(shù)值為I的情況下，需要從上位計數(shù)器101的計數(shù)值中減去1，所以，在反轉(zhuǎn)前的下位計數(shù)器104b的計數(shù)值為0的情況下，需要在反轉(zhuǎn)前的上位計數(shù)器101的計數(shù)值中加上I。并且，在反轉(zhuǎn)前的下位計數(shù)器104b的計數(shù)值為I的情況下，不需要對反轉(zhuǎn)前的上位計數(shù)器101的計數(shù)值進行調(diào)整。但是，在需要在反轉(zhuǎn)前的上位計數(shù)器101的計數(shù)值中加上I的情況下，在本實施方式中，由于上位計數(shù)器101在遞減計數(shù)模式下進行計數(shù)，所以無法進行相加。另一方面，在將上位計數(shù)器101的計數(shù)值的初始值設(shè)定為從復(fù)位時的值中減去I而得到的值并開始進行動作的情況下，在第I次讀出時對上位計數(shù)器101的計數(shù)值進行反轉(zhuǎn)后的第2次讀出的開始時刻，上位計數(shù)器101的計數(shù)值成為額外加上I的狀態(tài)。即，在第2次讀出的開始時刻，上位計數(shù)器101的計數(shù)值需要減去I。因此，在將上位計數(shù)器101的計數(shù)值的初始值設(shè)定為從復(fù)位時的值中減去I而得到的值并開始進行動作后，在第2次讀出時的反轉(zhuǎn)前的下位計數(shù)器104b的計數(shù)值為0的情況下，不需要對反轉(zhuǎn)前的上位計數(shù)值進行調(diào)整，在第2次讀出時的反轉(zhuǎn)前的下位計數(shù)器104b的計數(shù)值為I的情況下，反轉(zhuǎn)前的上位計數(shù)值需要減去I。在本實施方式中，由于上位計數(shù)器101在遞減計數(shù)模式下進行計數(shù)，所以能夠進行減法運算。在本實施方式的情況下，在計數(shù)時鐘的切換時，一并進行計數(shù)時鐘的切換、基于下位計數(shù)值的進位/退位而實現(xiàn)的上位計數(shù)值的調(diào)整。 圖17 圖20示出本實施方式的動作的各信號的波形。圖17和圖18示出第I次讀出時的各信號的波形，圖19和圖20示出第2次讀出時的各信號的波形。另外，0UT
、OUT [I]、OUT [2]表示下位計數(shù)器104a的輸出，x0UT
、x0UT[l]、x0UT[2]表示下位計數(shù)器104a的反轉(zhuǎn)輸出。OUT [flag]表示下位計數(shù)器104b的輸出，xOUT[flag]表示下位計數(shù)器104b的反轉(zhuǎn)輸出。OUT[3]、OUT[4]、OUT[5]、OUT[6]表示上位計數(shù)器101的輸出的一部分，x0UT[3]、x0UT[4]、x0UT[5]、x0UT[6]表示上位計數(shù)器IOla的反轉(zhuǎn)輸出的一部分。TRAN表示將數(shù)字數(shù)據(jù)傳輸?shù)捷敵霾?7的控制信號。本實施方式的動作由讀出第I像素信號并進行AD轉(zhuǎn)換的第I次讀出期間、讀出第2像素信號并進行AD轉(zhuǎn)換的第2次讀出期間、進行上位計數(shù)器101的計數(shù)時鐘的切換的標(biāo)志期間、傳輸數(shù)字數(shù)據(jù)的傳輸期間的各期間的動作構(gòu)成。第I次讀出期間包括讀出第I像素信號的信號讀出期間、上位計數(shù)器101進行計數(shù)的上位計數(shù)期間、對上位計數(shù)器101的上位計數(shù)值進行反轉(zhuǎn)的上位反轉(zhuǎn)期間、下位計數(shù)器104 (104a、104b)進行計數(shù)的下位計數(shù)期間、對下位計數(shù)器104 (104a、104b)的下位計數(shù)值進行反轉(zhuǎn)的下位反轉(zhuǎn)期間。第2次讀出期間包括讀出第2像素信號的信號讀出期間、上位計數(shù)器101進行計數(shù)的上位計數(shù)期間、下位計數(shù)器104 (104a、104b)進行計數(shù)的下位計數(shù)期間。并且，標(biāo)志期間包括判定期間，在判定期間進行基于變更部103的上位計數(shù)器101的計數(shù)時鐘的邏輯狀態(tài)的變更、上位計數(shù)器101的計數(shù)時鐘的切換、基于下位計數(shù)值的進位/退位而實現(xiàn)的上位計數(shù)值的調(diào)整。這里，設(shè)與第I像素信號的下位相位信號相當(dāng)?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為10，設(shè)與第2像素信號的下位相位信號相當(dāng)?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為12。即，第I像素信號對應(yīng)于87 (=7+8X10)，第2像素信號對應(yīng)于103 (=7+8 X 12)，從第2像素信號減去第I像素信號(⑶S處理)后的值為16。〈〈第I次讀出〉〉最初，通過控制信號LRST對鎖存電路D_0 D_7的邏輯狀態(tài)進行復(fù)位。并且，通過控制信號CLRST對下位計數(shù)器104a、104b的計數(shù)值進行復(fù)位。同時，通過未圖示的控制信號CHSET將上位計數(shù)器101的計數(shù)值設(shè)置成規(guī)定值(該情況下為9’ bllll_llll_l)。由于控制信號SEL被設(shè)定為L狀態(tài)，所以上位計數(shù)器101的計數(shù)時鐘被設(shè)定為鎖存部108的鎖存電路D_7的輸出。因此，在比較處理的結(jié)束時刻之前，經(jīng)由鎖存電路D_7和切換部109對上位計數(shù)器101輸入時鐘信號CK7，上位計數(shù)器101將時鐘信號CK7作為計數(shù)時鐘進行計數(shù)。在接著信號讀出期間的上位計數(shù)期間中的比較處理的開始時刻，下位計數(shù)器104a、104b所保持的值為3’ b
000，上位計數(shù)器101所保持的值為9’ bllll_llll_l。利用12比特表現(xiàn)這些值時，為12，bllll_llll_1000。在上位計數(shù)期間內(nèi)，在滿足規(guī)定條件的第I定時(在所述動作中為從斜波部19提供的斜波和復(fù)位電平的比較的第I定時)，控制信號Ho I d反轉(zhuǎn)，保持該時刻的VC0100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第I下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b
000，上位計數(shù)器101所保持的值為9’bllll_1010_l(相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為12’bllll_1010_1000。接著，在上位反轉(zhuǎn)期間內(nèi)，上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器104a、104b所保持的值為3，b
000，上位計數(shù)器101所保持的值為9，b0000_0101_0(相當(dāng)于10)。利用12比特表現(xiàn)這些值時，為12’b0000_0101_0000。在本實施方式中，在對值進行反轉(zhuǎn)后沒有加上I。接著，在下位計數(shù)期間內(nèi)，進行第I下位相位信號的二進制處理。通過第I下位相位信號的二進制處理，從運算部106向下位計數(shù)器104a輸出計數(shù)時鐘，下位計數(shù)器104a進行計數(shù)。在本實施方式中，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器104b。在下位計數(shù)器104a的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器104a的計數(shù)值產(chǎn)生退位。由于該退位，下位計數(shù)器104b的計數(shù)值減去I。在第I下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器104a、104b所保持的值為3’b[l]001 (相當(dāng)于_7)。上位計數(shù)器101所保持的值為9，b0000_0101_0 (相當(dāng)于10)。利用12比特表現(xiàn)這些值時，為12，b0000_0101_0001。接著，在下位反轉(zhuǎn)期間內(nèi)，下位計數(shù)器104a、104b的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b
110 (相當(dāng)于6)，上位計數(shù)器101所保持的值為9，b0000_0101_0 (相當(dāng)于10)。利用12比特表現(xiàn)這些值時，為12，b0000_0101_0110。在本實施方式中，在對值進行反轉(zhuǎn)后沒有加上I?！础吹?次讀出〉〉首先，通過控制信號LRST對鎖存電路D_0 D_7進行復(fù)位。這里，不進行基于控制信號CLRST的下位計數(shù)器104a、104b的計數(shù)值的復(fù)位以及基于控制信號CHRST的上位計數(shù)器101的計數(shù)值的復(fù)位。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b
110(相當(dāng)于6)，上位計數(shù)器101所保持的值為9’ b0000_0101_0 (相當(dāng)于10)。利用12比特表現(xiàn)這些值時，為 12，b0000_0101_0110。在接著信號讀出期間的上位計數(shù)期間內(nèi)，在滿足規(guī)定條件的第2定時(在所述動作中為從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第2下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b
110(相當(dāng)于6)，上位計數(shù)器101所保持的值為9’bllll_llll_0 (相當(dāng)于-2)。利用12比特表現(xiàn)這些值時,為 12’ bllll_llll_0110。
接著，在下位計數(shù)期間內(nèi)，進行第2下位相位信號的二進制處理。通過第2下位相位信號的二進制處理，從運算部106向下位計數(shù)器104a輸出計數(shù)時鐘，下位計數(shù)器104a進行計數(shù)。在本實施方式中，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器104b。在下位計數(shù)器104a的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器104a的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器104a的計數(shù)值產(chǎn)生退位。由于該退位，下位計數(shù)器104b的計數(shù)值減去I。在第2下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器104a、104b所保持的值為3’b[l]lll (相當(dāng)于-1)。上位計數(shù)器101所保持的值為9’bllll_llll_0 (相當(dāng)于-2)。利用12比特表現(xiàn)這些值時，為12’bllll_llll_0111。接著，在標(biāo)志期間內(nèi)，進行被輸入到上位計數(shù)器101的計數(shù)時鐘的切換。在本實施方式的情況下，切換后的計數(shù)時鐘即第2計數(shù)時鐘是下位計數(shù)器104b的反轉(zhuǎn)輸出。這里，作為第2計數(shù)時鐘，在下位計數(shù)值存在進位或退位的情況下輸出L狀態(tài)，在下位計數(shù)值不存在進位或退位的情況下輸出H狀態(tài)。首先，在標(biāo)志期間內(nèi)的判定期間內(nèi)，控制信號SEL從L狀態(tài)變成H狀態(tài)，由此，將 計數(shù)時鐘切換為通過控制信號CLKCTL固定為H狀態(tài)的計數(shù)時鐘(變更部103的輸出)。然后，控制信號CLKCTL從H狀態(tài)變成L狀態(tài)。輸入到變更部103的下位計數(shù)器104b的反轉(zhuǎn)輸出為L狀態(tài)，控制信號CLKCTL從H狀態(tài)變化為L狀態(tài)，由此，上位計數(shù)器101的計數(shù)值減去I。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b[l]lll (相當(dāng)于-1)，上位計數(shù)器101所保持的值為9’ bllll_1110_l (相當(dāng)于-3)。利用12比特表現(xiàn)這些值時，為
12，bmi_1110_llll。接著，下位計數(shù)器104a、104b和上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)(圖17 圖20中省略)。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b
000 (相當(dāng)于0)，上位計數(shù)器101所保持的值為9’ b0000_0001_0 (相當(dāng)于2)。利用12比特表現(xiàn)這些值時，為12’b0000_0001_0000 (相當(dāng)于16)。在二進制數(shù)的減法運算中，在對值進行反轉(zhuǎn)后需要加上I，但是，如上所述，由于在第I次讀出時也對值進行反轉(zhuǎn)，所以，在各反轉(zhuǎn)后加上I所導(dǎo)致的值的變化被抵消。因此，在本實施方式中，在對下位計數(shù)值和上位計數(shù)值進行反轉(zhuǎn)后沒有加上I。在傳輸期間內(nèi)，水平選擇部14經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構(gòu)成的數(shù)字數(shù)據(jù)傳輸?shù)捷敵霾?7。通過上述動作，得到與第I像素信號和第2像素信號的差分對應(yīng)的二進制數(shù)據(jù)。如上所述，根據(jù)本實施方式，在計數(shù)時鐘的切換時，變更部103將計數(shù)時鐘的邏輯狀態(tài)變更為規(guī)定狀態(tài)，所以，能夠抑制依賴于切換前的計數(shù)時鐘的邏輯狀態(tài)而產(chǎn)生計數(shù)值誤差的情況。并且，下位計數(shù)器104a、104b和上位計數(shù)器101僅具有I種計數(shù)模式(在本實施方式中為遞減計數(shù)模式)即可，所以，能夠利用簡易的電路結(jié)構(gòu)實現(xiàn)AD轉(zhuǎn)換電路。并且，通過最初將上位計數(shù)器101的計數(shù)值設(shè)置成規(guī)定值，能夠進行與下位計數(shù)器104a、104b的計數(shù)值的退位對應(yīng)的上位計數(shù)器101的計數(shù)值的調(diào)整，而不用進行計數(shù)模式的變更。(第4實施方式)接著，對本發(fā)明的第4實施方式進行說明。圖21示出本實施方式的(C) MOS攝像裝置的結(jié)構(gòu)的一例。除了列AD轉(zhuǎn)換部16以外，本實施方式的攝像裝置的結(jié)構(gòu)與圖1所示的結(jié)構(gòu)相同，所以省略說明。接著，對列AD轉(zhuǎn)換部16的各結(jié)構(gòu)進行詳細說明。為了進一步對圖21的列AD轉(zhuǎn)換部16進行說明，圖22示出除了比較部110以外而摘錄的詳細結(jié)構(gòu)的一例。在圖22中，針對圖12追加下位調(diào)整電路105和上位調(diào)整電路102。并且，代替對上位計數(shù)部101的上位計數(shù)值進行復(fù)位的控制信號CHRST，設(shè)有將上位計數(shù)部101的上位計數(shù)值設(shè)置成規(guī)定值的控制信號CHSET。下位調(diào)整電路105構(gòu)成下位調(diào)整部，在下位計數(shù)器104所保持的下位計數(shù)值被反轉(zhuǎn)后，根據(jù)控制信號LCNT生成用于對該值進行調(diào)整的調(diào)整用的計數(shù)時鐘，輸出到下位計數(shù)器104。上位調(diào)整電路102構(gòu)成上位調(diào)整部，在上位計數(shù)器101所保持的值被反轉(zhuǎn)后，根據(jù)控制信號HCNT生成用于對該值進行調(diào)整的調(diào)整用的計數(shù)時鐘，輸出到上位計數(shù)器101。上述以外與圖12的結(jié)構(gòu)大致相同，所以省略說明。
接著，使用具體例對本實施方式的動作進行說明。為了易于說明，說明上位計數(shù)器101和下位計數(shù)器104的計數(shù)模式為遞增計數(shù)模式、上位計數(shù)器101和下位計數(shù)器104在計數(shù)時鐘的下降沿的定時進行計數(shù)的情況。在本實施方式中，對使用合計4比特的遞增計數(shù)器電路作為下位計數(shù)器104 (104a、104b)、使用9比特的遞增計數(shù)器電路作為上位計數(shù)器101的情況進行說明。下面，說明進行第I像素信號和接著的第2像素信號的減法運算(⑶S處理)的例子。在本實施方式中，進行使用2的補碼的二進制數(shù)的減法運算。設(shè)對第I像素信號進行AD轉(zhuǎn)換而得到的數(shù)字值為A、設(shè)對第2像素信號進行AD轉(zhuǎn)換而得到的數(shù)字值為B時，要求解的減法運算結(jié)果為B-A。在本實施方式中，下位計數(shù)器104 (104a、104b)和上位計數(shù)器101分別單獨進行計數(shù)，得到由下位計數(shù)器104 (104a、104b)的計數(shù)結(jié)果即下位計數(shù)值和上位計數(shù)器101的計數(shù)結(jié)果即上位計數(shù)值構(gòu)成的數(shù)字數(shù)據(jù)。在本實施方式中，下位計數(shù)器104( 104a、104b )在遞增計數(shù)模式下進行計數(shù)，所以，在第I次讀出時，下位計數(shù)器104 (104a、104b)進行基于第I像素信號的計數(shù)，進而，進行反轉(zhuǎn)后的下位計數(shù)值與數(shù)字值-A的下位比特對應(yīng)。但是，由于使用2的補碼，所以，下位計數(shù)值需要加上I。下位計數(shù)器104 (104a、104b)根據(jù)來自下位調(diào)整電路105的計數(shù)時鐘進行計數(shù)，由此進行該加I運算。接著，在第2次讀出時，下位計數(shù)器104 (104a、104b)進行基于第2像素信號的計數(shù)后的下位計數(shù)值與數(shù)字值B-A的下位比特對應(yīng)。另一方面，在本實施方式中，上位計數(shù)器101在遞增計數(shù)模式下進行計數(shù)，所以，在第I次讀出時，上位計數(shù)器101進行基于第I像素信號的計數(shù)，進而，進行反轉(zhuǎn)后的上位計數(shù)值與數(shù)字值-A的上位比特對應(yīng)。但是，由于使用2的補碼，所以，上位計數(shù)值需要加上I。上位計數(shù)器101根據(jù)來自上位調(diào)整電路102的計數(shù)時鐘進行計數(shù)，由此進行該加I運算。接著，在第2次讀出時，上位計數(shù)器101進行基于第2像素信號的計數(shù)后的上位計數(shù)值與數(shù)字值B-A的上位比特對應(yīng)。在第2次讀出時的下位計數(shù)器104b的計數(shù)值為I的情況下，下位計數(shù)值為負數(shù)，所以，需要從上位計數(shù)器101的計數(shù)值中減去1，在下位計數(shù)器104b的計數(shù)值為0的情況下，不需要對上位計數(shù)器101的計數(shù)值進行調(diào)整。但是，在需要從上位計數(shù)器101的計數(shù)值中減去I的情況下，在本實施方式中，由于上位計數(shù)器101在遞增計數(shù)模式下進行計數(shù)，所以無法進行減法運算。
另一方面，在將上位計數(shù)器101的計數(shù)值的初始值設(shè)定為從復(fù)位時的值加上I而得到的值并開始進行動作的情況下，在第I次讀出時對上位計數(shù)器101的計數(shù)值進行反轉(zhuǎn)后的第2次讀出的開始時刻，上位計數(shù)器101的計數(shù)值成為額外減去I的狀態(tài)。即，在第2次讀出的開始時刻，上位計數(shù)器101的計數(shù)值需要加上I。因此，在將上位計數(shù)器101的計數(shù)值的初始值設(shè)定為從復(fù)位時 的值加上I而得到的值并開始進行動作后，在第2次讀出時的下位計數(shù)器104b的計數(shù)值為I的情況下，不需要對上位計數(shù)值進行調(diào)整，在第2次讀出時的反轉(zhuǎn)前的下位計數(shù)器104b的計數(shù)值為0的情況下，需要在上位計數(shù)值中加上I。在本實施方式中，由于上位計數(shù)器101在遞增計數(shù)模式下進行計數(shù)，所以能夠進行加法運算。在本實施方式的情況下，在計數(shù)時鐘的切換時，一并進行計數(shù)時鐘的切換、基于下位計數(shù)值的進位/退位而實現(xiàn)的上位計數(shù)值的調(diào)整。圖23 圖26示出本實施方式的動作的各信號的波形。圖23和圖24示出第I次讀出時的各信號的波形，圖25和圖26示出第2次讀出時的各信號的波形。另外，0UT
、OUT [I]、OUT [2]表示下位計數(shù)器104a的輸出，x0UT
、x0UT[l]、x0UT[2]表示下位計數(shù)器104a的反轉(zhuǎn)輸出。OUT [flag]表示下位計數(shù)器104b的輸出，xOUT[flag]表示下位計數(shù)器104b的反轉(zhuǎn)輸出。OUT[3]、OUT[4]、OUT[5]、OUT[6]表示上位計數(shù)器101的輸出的一部分，x0UT[3]、x0UT[4]、x0UT[5]、x0UT[6]表示上位計數(shù)器IOla的反轉(zhuǎn)輸出的一部分。TRAN表示將數(shù)字數(shù)據(jù)傳輸?shù)捷敵霾?7的控制信號。本實施方式的動作由讀出第I像素信號并進行AD轉(zhuǎn)換的第I次讀出期間、讀出第2像素信號并進行AD轉(zhuǎn)換的第2次讀出期間、進行上位計數(shù)器101的計數(shù)時鐘的切換的標(biāo)志期間、傳輸數(shù)字數(shù)據(jù)的傳輸期間的各期間的動作構(gòu)成。第I次讀出期間包括讀出第I像素信號的信號讀出期間、上位計數(shù)器101進行計數(shù)的上位計數(shù)期間、對上位計數(shù)器101的上位計數(shù)值進行反轉(zhuǎn)的上位反轉(zhuǎn)期間、下位計數(shù)器104 (104a、104b)進行計數(shù)的下位計數(shù)期間、對下位計數(shù)器104 (104a、104b)的下位計數(shù)值進行反轉(zhuǎn)的下位反轉(zhuǎn)期間、對反轉(zhuǎn)的下位計數(shù)器104 (104a、104b)的下位計數(shù)值和上位計數(shù)器101的上位計數(shù)值進行調(diào)整的計數(shù)值調(diào)整期間。第2次讀出期間包括讀出第2像素信號的信號讀出期間、上位計數(shù)器101進行計數(shù)的上位計數(shù)期間、下位計數(shù)器104 (104a、104b)進行計數(shù)的下位計數(shù)期間。并且，標(biāo)志期間包括時鐘設(shè)定期間和判定期間，在所述時鐘設(shè)定期間，變更部103對上位計數(shù)器101的計數(shù)時鐘的邏輯狀態(tài)進行變更；在所述判定期間，進行基于變更部103的上位計數(shù)器101的計數(shù)時鐘的邏輯狀態(tài)的變更、上位計數(shù)器101的計數(shù)時鐘的切換、基于下位計數(shù)值的進位/退位而實現(xiàn)的上位計數(shù)值的調(diào)整。這里，設(shè)與第I像素信號的下位相位信號相當(dāng)?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為10，設(shè)與第2像素信號的下位相位信號相當(dāng)?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為12。即，第I像素信號對應(yīng)于87 (=7+8X10)，第2像素信號對應(yīng)于103 (=7+8 X 12)，從第2像素信號減去第I像素信號(⑶S處理)后的值為16?！础吹贗次讀出》最初，通過控制信號LRST對鎖存電路D_0 D_7的邏輯狀態(tài)進行復(fù)位。并且，通過控制信號CLRST對下位計數(shù)器104a、104b的計數(shù)值進行復(fù)位。同時，通過控制信號CHSET將上位計數(shù)器101的計數(shù)值設(shè)置成規(guī)定值(該情況下為9’ b0000_0000_l)。由于控制信號SEL被設(shè)定為L狀態(tài)，所以上位計數(shù)器101的計數(shù)時鐘被設(shè)定為鎖存部108的鎖存電路D_7的輸出。因此，經(jīng)由鎖存電路D_7和切換部109對上位計數(shù)器101輸入時鐘信號CK7，上位計數(shù)器101將時鐘信號CK7作為計數(shù)時鐘進行計數(shù)，直到比較處理的結(jié)束時刻為止。在接著信號讀出期間的上位計數(shù)期間中的比較處理的開始時刻，下位計數(shù)器104a、104b所保持的值為3’ b
000，上位計數(shù)器101所保持的值為9’ b0000_0000_lo利用12比特表現(xiàn)這些值時，為 12’ b0000_0000_1000。在上位計數(shù)期間內(nèi)，在滿足規(guī)定條件的第I定時(在所述動作中為從斜波部19提供的斜波和復(fù)位電平的比較的第I定時)，控制信號Ho I d反轉(zhuǎn)，保持該時刻的VC0100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第I下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b
000，上位計數(shù)器101所保持的值為9’b0000_0101_l (相當(dāng)于11)。利用12比特表現(xiàn)這些值時，為12’b0000_0101_1000。接著，在上位反轉(zhuǎn)期間內(nèi)，上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b
000，上位計數(shù)器101所保持的值為9’ bllll_1010_0·(相當(dāng)于-12)。利用12比特表現(xiàn)這些值時，為12，bllll_1010_0000。接著，在下位計數(shù)期間內(nèi)，進行第I下位相位信號的二進制處理。通過第I下位相位信號的二進制處理，從運算部106向下位計數(shù)器104a輸出計數(shù)時鐘，下位計數(shù)器104a進行計數(shù)。在本實施方式中，下位計數(shù)器104a的第3比特的輸出被輸入到下位計數(shù)器104b。在下位計數(shù)器104a的第3比特的輸出從“I”變化為“0”的定時，下位計數(shù)器104a的計數(shù)值產(chǎn)生進位。由于該進位，在下位計數(shù)器104b的計數(shù)值中加上I。在第I下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器104a、104b所保持的值為3’b
lll (相當(dāng)于7)。上位計數(shù)器101所保持的值為9’ bllll_1010_0 (相當(dāng)于-12)。利用12比特表現(xiàn)這些值時，為 12， bllll_1010_0111。接著，在下位反轉(zhuǎn)期間內(nèi)，下位計數(shù)器104a、104b的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b[l]000 (相當(dāng)于_8)，上位計數(shù)器101所保持的值為9，bllll_1010_0 (相當(dāng)于-12)。利用12比特表現(xiàn)這些值時，為12，bllll_1010_0000。接著，在計數(shù)值調(diào)整期間內(nèi)，下位調(diào)整電路105根據(jù)控制信號LCNT生成I個脈沖的調(diào)整用的計數(shù)時鐘，輸出到下位計數(shù)器104a、104b。下位計數(shù)器104a、104b根據(jù)調(diào)整用的計數(shù)時鐘進行計數(shù)。通過該計數(shù)，下位計數(shù)器104a、104b的計數(shù)值增加I。并且，上位調(diào)整電路102根據(jù)控制信號HCNT生成I個脈沖的調(diào)整用的計數(shù)時鐘，輸出到上位計數(shù)器101。上位計數(shù)器101根據(jù)調(diào)整用的計數(shù)時鐘進行計數(shù)。通過該計數(shù)，上位計數(shù)器101的計數(shù)值增加I。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b[l]001 (相當(dāng)于_7)，上位計數(shù)器101所保持的值為9’ bllll_1010_l (相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為12’ bllll_1010_1001?！础吹?次讀出〉〉首先，通過控制信號LRST對鎖存電路D_0 D_7進行復(fù)位。這里，不進行基于控制信號CLRST的下位計數(shù)器104a、104b的計數(shù)值的復(fù)位以及基于控制信號CHRST的上位計數(shù)器101的計數(shù)值的復(fù)位。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b[l]00U相當(dāng)于-7)，上位計數(shù)器101所保持的值為9’bllll_1010_l (相當(dāng)于-11)。利用12比特表現(xiàn)這些值時，為 12，bllll_1010_1001。
在接著信號讀出期間的上位計數(shù)期間內(nèi)，在滿足規(guī)定條件的第2定時(在所述動作中為從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第2下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器104a、104b所保持的值為3’ b[l]001(相當(dāng)于_7)，上位計數(shù)器101所保持的值為9’ b0000_0000_l (相當(dāng)于I)。利用12比特表現(xiàn)這些值時，為 12’ b0000_0000_1001。接著，在下位計數(shù)期間內(nèi)，進行第2下位相位信號的二進制處理。通過第2下位相位信號的二進制處理，從運算部106向下位計數(shù)器104a輸出計數(shù)時鐘，下位計數(shù)器104a進行計數(shù)。在本實施方式中，下位計數(shù)器104a的第3比特的輸出被輸入到下位計數(shù)器104b。在下位計數(shù)器104a的第3比特的輸出從“I”變化為“0”的定時，下位計數(shù)器104a的計數(shù)值產(chǎn)生進位。由于該進位，在下位計數(shù)器104b的計數(shù)值中加上I。在第2下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器104a、104b所保持的值為3’b
000 (相當(dāng)于O)。上位計數(shù)器101所保持的值為9’ b0000_0000_l (相當(dāng)于I)。利用12比特表現(xiàn)這些值時，為12， b0000_0000_1000。 接著，在標(biāo)志期間內(nèi)，進行被輸入到上位計數(shù)器101的計數(shù)時鐘的切換。在本實施方式的情況下，切換后的計數(shù)時鐘即第2計數(shù)時鐘是下位計數(shù)器104b的輸出。這里，作為第2計數(shù)時鐘，在下位計數(shù)值存在進位或退位的情況下輸出L狀態(tài)，在下位計數(shù)值不存在進位或退位的情況下輸出H狀態(tài)。首先，在標(biāo)志期間內(nèi)的判定期間內(nèi)，控制信號SEL從L狀態(tài)變成H狀態(tài)，由此，將計數(shù)時鐘切換為通過控制信號CLKCTL固定為H狀態(tài)的計數(shù)時鐘(變更部103的輸出)。然后，控制信號CLKCTL從H狀態(tài)變成L狀態(tài)。輸入到變更部103的下位計數(shù)器104b的輸出為L狀態(tài)，控制信號CLKCTL從H狀態(tài)變化為L狀態(tài)，由此，上位計數(shù)器101的計數(shù)值加上I。在該時刻，下位計數(shù)器104a、104b所保持的值為3’b
000 (相當(dāng)于0)，上位計數(shù)器101所保持的值為9’b0000_0001_0(相當(dāng)于2)。利用12比特表現(xiàn)這些值時，為12’b0000_0001_0000。在傳輸期間內(nèi)，水平選擇部14經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構(gòu)成的數(shù)字數(shù)據(jù)傳輸?shù)捷敵霾?7。通過上述動作，得到與第I像素信號和第2像素信號的差分對應(yīng)的二進制數(shù)據(jù)。如上所述，根據(jù)本實施方式，在計數(shù)時鐘的切換時，變更部103將計數(shù)時鐘的邏輯狀態(tài)變更為規(guī)定狀態(tài)，所以，能夠抑制依賴于切換前的計數(shù)時鐘的邏輯狀態(tài)而產(chǎn)生計數(shù)值誤差的情況。并且，下位計數(shù)器104a、104b和上位計數(shù)器101僅具有I種計數(shù)模式(在本實施方式中為遞增計數(shù)模式)即可，所以，能夠利用簡易的電路結(jié)構(gòu)實現(xiàn)AD轉(zhuǎn)換電路。并且，通過最初將上位計數(shù)器101的計數(shù)值設(shè)置成規(guī)定值，能夠進行與下位計數(shù)器104a、104b的計數(shù)值的退位對應(yīng)的上位計數(shù)器101的計數(shù)值的調(diào)整，而不用進行計數(shù)模式的變更。進而，下位調(diào)整電路105和上位調(diào)整電路102輸出調(diào)整用的計數(shù)時鐘，下位計數(shù)器104a、104b和上位計數(shù)器101根據(jù)調(diào)整用的計數(shù)時鐘進行計數(shù)，由此，能夠與在該計數(shù)緊前進行的計數(shù)值的反轉(zhuǎn)連動地實現(xiàn)二進制數(shù)的減法運算。以上，參照附圖詳細敘述了本發(fā)明的實施方式，但是，具體結(jié)構(gòu)不限于上述實施方式，還包括不脫離本發(fā)明主旨的范圍內(nèi)的設(shè)計變更等。本發(fā)明不由所述說明限定，而僅由附加的權(quán)利要求的范圍限定。
權(quán)利要求
1.一種AD轉(zhuǎn)換電路，其具有參照信號生成部，其生成隨著時間經(jīng)過而增加或減少的參照信號；比較部，其對作為AD轉(zhuǎn)換對象的模擬信號和所述參照信號進行比較，在所述參照信號相對于所述模擬信號滿足規(guī)定條件的定時，結(jié)束比較處理；延遲電路，其具有相互連接并使脈沖信號延遲的多個延遲元件，輸出由來自所述多個延遲元件的輸出信號構(gòu)成的下位相位信號；鎖存部，其在第I模擬信號的所述比較處理結(jié)束的第I定時對第I下位相位信號進行鎖存后，在第2模擬信號的所述比較處理結(jié)束的第2定時對第2下位相位信號進行鎖存； 運算部，其根據(jù)在所述鎖存部中保持的所述第I下位相位信號生成第I下位計數(shù)信號后，根據(jù)在所述鎖存部中保持的所述第2下位相位信號生成第2下位計數(shù)信號；下位計數(shù)器，其由第I 二進制計數(shù)器構(gòu)成，該第I 二進制計數(shù)器將所述第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，取得第I下位計數(shù)值，對構(gòu)成該第I下位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將所述第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，取得第2下位計數(shù)值，輸出基于該第2下位計數(shù)值的標(biāo)志用比特的上位用計數(shù)時鐘；上位計數(shù)器，其由第2 二進制計數(shù)器構(gòu)成，該第2 二進制計數(shù)器將構(gòu)成從所述延遲電路輸出的所述第I下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，取得第I上位計數(shù)值，對構(gòu)成該第I上位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將構(gòu)成從所述延遲電路輸出的所述第2下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，進而根據(jù)所述上位用計數(shù)時鐘進行計數(shù)，取得第2上位計數(shù)值；以及變更部，其在切換所述上位計數(shù)器的計數(shù)時鐘時，將計數(shù)時鐘的邏輯狀態(tài)變更為規(guī)定狀態(tài)，所述AD轉(zhuǎn)換電路取得與所述第I模擬信號和所述第2模擬信號的差分對應(yīng)的數(shù)字數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的AD轉(zhuǎn)換電路，其中，所述上位計數(shù)器還具有數(shù)據(jù)設(shè)置功能，該數(shù)據(jù)設(shè)置功能用于設(shè)置將構(gòu)成從所述延遲電路輸出的所述第I下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)時的所述第2 二進制計數(shù)器的上位計數(shù)值。
3.根據(jù)權(quán)利要求1所述的AD轉(zhuǎn)換電路，其中，所述AD轉(zhuǎn)換電路還具有調(diào)整部，該調(diào)整部將調(diào)整信號作為計數(shù)時鐘，輸出到所述第I 二進制計數(shù)器或所述第2 二進制計數(shù)器，該調(diào)整信號用于對所述第I 二進制計數(shù)器所保持的下位計數(shù)值或所述第2 二進制計數(shù)器所保持的上位計數(shù)值進行調(diào)整。
4.根據(jù)權(quán)利要求1所述的AD轉(zhuǎn)換電路，其中，所述延遲電路是將所述多個延遲元件連接成環(huán)狀的圓環(huán)延遲電路。
5.一種攝像裝置，其特征在于，該攝像裝置具有攝像部，其配置了具有光電轉(zhuǎn)換元件的多個像素，所述多個像素在第I時間輸出與復(fù)位電平對應(yīng)的第I像素信號，在第2時間輸出與所入射的電磁波的大小對應(yīng)的第2像素信號；以及權(quán)利要求1 4中的任意一項所述的AD轉(zhuǎn)換電路，所述攝像裝置將所述第I像素信號作為所述第I模擬信號，將所述第2像素信號作為所述第2模擬信 號。
全文摘要
AD轉(zhuǎn)換電路和攝像裝置。上位計數(shù)器(101)將構(gòu)成從延遲電路輸出的第1下位相位信號的1個輸出信號作為計數(shù)時鐘進行計數(shù)，取得第1上位計數(shù)值。對構(gòu)成第1上位計數(shù)值的各比特的值進行反轉(zhuǎn)后，上位計數(shù)器(101)將構(gòu)成從延遲電路輸出的第2下位相位信號的1個輸出信號作為計數(shù)時鐘進行計數(shù)，進而根據(jù)從下位計數(shù)器(104)輸出的上位用計數(shù)時鐘進行計數(shù)，取得第2上位計數(shù)值。變更部(103)在切換上位計數(shù)器(101)的計數(shù)時鐘時，將計數(shù)時鐘的邏輯狀態(tài)變更為規(guī)定狀態(tài)。
文檔編號H04N5/232GK103002213SQ20121033002
公開日2013年3月27日 申請日期2012年9月7日 優(yōu)先權(quán)日2011年9月12日
發(fā)明者萩原義雄 申請人:奧林巴斯株式會社