專利名稱：新的數(shù)據(jù)采集系統(tǒng)SuperCAP的制作方法
新的數(shù)據(jù)采集系統(tǒng)SuperCAP技術(shù)領(lǐng)域
本發(fā)明屬于通信技術(shù)應(yīng)用領(lǐng)域，特別涉及一種數(shù)據(jù)采集系統(tǒng)，用于電信傳輸數(shù)據(jù)采集及網(wǎng)絡(luò)優(yōu)化的維護(hù)、故障檢測(cè)。
背景技術(shù)：
PCM(Pulse Code Modulation)，即脈沖編碼調(diào)制，是將模擬信號(hào)(如話音)通過抽樣、量化及編碼轉(zhuǎn)變?yōu)檫m于傳輸?shù)臄?shù)字信號(hào)的一種技術(shù)。
PCM技術(shù)廣泛用于電信網(wǎng)絡(luò)，在PCM線路中，最常用的線路碼型是HDB3碼 (HighDensity Bipolar3)，其中El中使用HDB3編碼。每個(gè)El的一條鏈路有32個(gè)時(shí)隙。 O時(shí)隙用于幀定界，其它剩余時(shí)隙既可以傳輸數(shù)據(jù)，也可以傳輸語音，其中第16時(shí)隙一般傳輸信令。
7號(hào)信令又稱為公共信道信令。即以時(shí)分方式在一條高速數(shù)據(jù)鏈路上傳送一群話路信令的信令方式，通常用于局間。在我國使用的7號(hào)信令系統(tǒng)稱為中國7號(hào)信令系統(tǒng)。 SS7網(wǎng)是一個(gè)帶外數(shù)據(jù)通信網(wǎng)，它疊加在運(yùn)營者的交換網(wǎng)之上，是支撐網(wǎng)的重要組成部分。7 號(hào)信令系統(tǒng)采用多功能模塊化設(shè)計(jì)，是一種更加適合數(shù)字通信網(wǎng)絡(luò)的信令系統(tǒng)。
當(dāng)El用于七號(hào)信令時(shí)，在32個(gè)時(shí)隙(Time Slot)中，第O時(shí)隙被用作幀同步信息， 一般使用第16時(shí)隙作為7號(hào)信令的通道，其余30個(gè)時(shí)隙被用作語音通道。在有些系統(tǒng)中， 有時(shí)也使用其它時(shí)隙來作為7號(hào)信令的通道。
由于7號(hào)信令在鏈路層中使用的是HDLC協(xié)議，因此一般來說采集設(shè)備都會(huì)配備有多個(gè)高級(jí)數(shù)據(jù)鏈路控制(HDLC)通道來采集信令數(shù)據(jù)。當(dāng)我們需要對(duì)El傳輸鏈路中的信令進(jìn)行監(jiān)控時(shí)，前端的信令采集設(shè)備通過El高阻頭搭接在要監(jiān)控的El鏈路上，并配置信令采集設(shè)備的HDLC通道時(shí)隙和7號(hào)信令實(shí)際占用的時(shí)隙對(duì)應(yīng)，采集設(shè)備的HDLC控制器將信令數(shù)據(jù)接收下來并打成以太網(wǎng)數(shù)據(jù)包，傳給后臺(tái)系統(tǒng)對(duì)數(shù)據(jù)進(jìn)行處理和分析。
因?yàn)?號(hào)信令在El鏈路中的起始時(shí)隙和所占用的時(shí)隙數(shù)是不固定的，所以需要對(duì)采集設(shè)備的HDLC通道參數(shù)進(jìn)行人工設(shè)置。如果信令所占用的時(shí)隙(包括起始時(shí)隙位置和時(shí)隙數(shù))發(fā)生了變化，就需要人工通知采集設(shè)備的管理者重新對(duì)HDLC通道的參數(shù)進(jìn)行配置， 這樣比較麻煩也容易出錯(cuò)。
另外，一般來說El鏈路中的時(shí)隙只有其中的一部分用來傳輸7號(hào)信令，如果直接把要監(jiān)控的El鏈路連接到采集設(shè)備上，這對(duì)采集設(shè)備的El接口資源將會(huì)形成很大的浪費(fèi)。
現(xiàn)有的數(shù)據(jù)采集系統(tǒng)方案結(jié)構(gòu)功能單一，接入能力有限，還受到前端機(jī)制約；主要缺點(diǎn)如下
(I)現(xiàn)有光口采集卡單卡最大支持4光口接入，最大支持接入1024條鏈路，電口采集卡最大支持8個(gè)2M電口，最大支持接入128條鏈路。這大大制約了鏈路的接入能力及采集數(shù)據(jù)量。
(2)現(xiàn)有前端機(jī)，大多擁有PCI插槽最大為3槽位，也就是說一個(gè)前端機(jī)只能承載 3塊采集卡，這大大的制約了采集密度。
(3)在大規(guī)模數(shù)據(jù)鏈路采集環(huán)境中，只能增加前端機(jī)數(shù)量，這樣就大大的增加了采集成本；對(duì)現(xiàn)場采集需求采集卡的搭配不夠靈活，而且可擴(kuò)展余地小。
隨著數(shù)據(jù)業(yè)務(wù)的迅猛發(fā)展，多業(yè)務(wù)傳送，流量的不斷增多，現(xiàn)有電信傳輸網(wǎng)采集系統(tǒng)使用前端機(jī)加采集卡對(duì)光、電信號(hào)進(jìn)行采集，對(duì)現(xiàn)有的El線路已經(jīng)不能滿足業(yè)務(wù)的需求。為了滿足各種業(yè)務(wù)的需求，需要增加El線路的數(shù)量，提高El的利用率等方式，這樣就為采集數(shù)據(jù)帶來困難，需要大容量的，更快速，高效的檢測(cè)El和同步數(shù)字系列(SDH)的線路的狀態(tài)，管理用戶的業(yè)務(wù)，查看業(yè)務(wù)類型等需求，就需要一個(gè)專業(yè)完整的綜合采集平臺(tái)。
本發(fā)明就是為了克服老舊方案的這些局限性，提供了一種新的綜合采集系統(tǒng)，創(chuàng)新性的采用工控機(jī)箱結(jié)構(gòu)設(shè)計(jì)，重新設(shè)計(jì)了 El、SDH采集卡，把PCI改為CPCI插槽，使之具有更高的接入能力和牢固性，并增加了數(shù)據(jù)交換板卡，將各個(gè)采集卡的數(shù)據(jù)進(jìn)行匯總，打時(shí)間戳，增加和刪除串行數(shù)據(jù)傳輸協(xié)議(SDTP)，生成標(biāo)準(zhǔn)的以太網(wǎng)報(bào)文上傳到服務(wù)器，以供上層解析，處理。發(fā)明內(nèi)容
為了解決上述現(xiàn)階段的數(shù)據(jù)采集系統(tǒng)中存在的技術(shù)問題，本發(fā)明提出了一種新的數(shù)據(jù)采集系統(tǒng)(SuperCAP)，用于快速、高效的檢測(cè)El和同步數(shù)字系列(SDH)的線路的狀態(tài)， 管理用戶的業(yè)務(wù)，查看業(yè)務(wù)類型。所述SuperCAP包含如下模塊
CP0S2000采集卡模塊，用于對(duì)155M光信號(hào)數(shù)據(jù)進(jìn)行采集，并將所采集的數(shù)據(jù)處理后送至IP交換卡模塊；Ε1-992采集卡模塊，用于對(duì)2M電信號(hào)數(shù)據(jù)進(jìn)行采集，并將所采集的數(shù)據(jù)處理后送至IP交換卡模塊；IP交換卡模塊，用于將從CP0S2000采集卡模塊和E1-992 采集卡模塊采集到的數(shù)據(jù)交換轉(zhuǎn)發(fā)；主控板模塊，用于對(duì)各功能模塊的數(shù)據(jù)傳輸和交換進(jìn)行控制；背板模塊背板模塊，用于連接各功能模塊，給各功能模塊的數(shù)據(jù)交換提供通道，并給各模塊供電。
根據(jù)本發(fā)明的一個(gè)方面，CP0S2000采集卡模塊對(duì)采集到的數(shù)據(jù)進(jìn)行高級(jí)數(shù)據(jù)鏈路控制(HDLC)處理后發(fā)送到IP交換卡模塊；同時(shí)支持設(shè)備的自身維護(hù)告警指示，并支持時(shí)鐘同步。
根據(jù)本發(fā)明的一個(gè)方面，E1-992采集卡模塊對(duì)采集到的數(shù)據(jù)進(jìn)行HDLC處理后發(fā)送到IP交換卡模塊；同時(shí)支持設(shè)備的自身維護(hù)告警指示，并支持時(shí)鐘同步。
根據(jù)本發(fā)明的一個(gè)方面，IP交換卡模塊將各個(gè)采集卡模塊的數(shù)據(jù)進(jìn)行匯總，打時(shí)間戳；接著增加和刪除SDTP ;同時(shí)支持設(shè)備的自身維護(hù)告警指示，并支持時(shí)鐘同步；生成標(biāo)準(zhǔn)的以太網(wǎng)報(bào)文后上傳到服務(wù)器。
根據(jù)本發(fā)明的一個(gè)方面，主控板模塊為X86通用主板，用于完成各個(gè)板卡的驅(qū)動(dòng)加載及配置，并控制各個(gè)板卡之間的信號(hào)和數(shù)據(jù)的交互。
根據(jù)本發(fā)明的一個(gè)方面，CP0S2000采集卡模塊、E1-992采集卡模塊為CPCI6U卡外形，它們與背板之間采用CPCI接口插槽。


下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明再作進(jìn)一步詳細(xì)的說明
附圖I為根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)采集系統(tǒng)SuperCAP的整體結(jié)構(gòu)框圖。
附圖
附圖
附圖
附圖
附圖
附圖
附。
附圖
附圖2所示為根據(jù)本發(fā)明實(shí)施例的CP0S2000采集卡模塊硬件結(jié)構(gòu)示意圖。3所示為根據(jù)本發(fā)明實(shí)施例的C0PS2000_FPGA1總體設(shè)計(jì)結(jié)構(gòu)示意圖。4所示為根據(jù)本發(fā)明實(shí)施例的C0PS2000_FPGA2總體設(shè)計(jì)結(jié)構(gòu)示意圖。5所示為根據(jù)本發(fā)明實(shí)施例的E1-992采集卡模塊硬件結(jié)構(gòu)示意圖。6所示為根據(jù)本發(fā)明實(shí)施例的E1-992采集卡模塊上的FPGA功能模塊框圖。 7所示為根據(jù)本發(fā)明實(shí)施例的IP交換卡模塊硬件結(jié)構(gòu)示意圖。8所示為根據(jù)本發(fā)明實(shí)施例的IP交換卡模塊硬件結(jié)構(gòu)中的數(shù)據(jù)流程框圖。9所示為根據(jù)本發(fā)明實(shí)施例的IP交換卡模塊硬件結(jié)構(gòu)中FPGA內(nèi)部的功能框10所示為根據(jù)本發(fā)明實(shí)施例的SuperCAP整機(jī)正視圖。11所示為根據(jù)本發(fā)明實(shí)施例的SuperCAP整機(jī)后視圖。
具體實(shí)施方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種新的數(shù)據(jù)采集系統(tǒng)SuperCAP，整體結(jié)構(gòu)框圖如圖I所示。包括CP0S2000采集卡模塊，E1-992采集卡模塊和IP交換卡模塊、主控板模塊和背板模塊。
主控板模塊為X86通用主板，用于完成各個(gè)板卡的驅(qū)動(dòng)加載及配置，并控制各個(gè)板卡之間的信號(hào)和數(shù)據(jù)的交互。
CP0S2000單板最多可支持8根155M光纖接入，CP0S2000采集卡模塊的功能主要包括
I、155M光信號(hào)數(shù)據(jù)采集；
2、數(shù)據(jù)經(jīng)過HDLC處理輸出；
3、支持設(shè)備的自身維護(hù)告警指示；
4、支持時(shí)鐘同步；
5、數(shù)據(jù)處理后送至IP交換卡模塊。
E1-992最多支持16個(gè)電口接入，E1-992采集卡模塊的功能主要包括
I、2M電信號(hào)數(shù)據(jù)采集；
2、數(shù)據(jù)經(jīng)過HDLC處理輸出；
3、支持設(shè)備的自身維護(hù)告警指示；
4、支持時(shí)鐘同步；
5、數(shù)據(jù)處理后送至IP交換卡模塊。
IP交換卡模塊用于將采集到的數(shù)據(jù)交換轉(zhuǎn)發(fā)。IP交換卡模塊的功能主要包括
I、將各個(gè)采集卡模塊的數(shù)據(jù)進(jìn)行匯總，打時(shí)間戳；
2、增力加和刪除SDTP ;
3、支持設(shè)備的自身維護(hù)告警指示；
4、支持時(shí)鐘同步；
5、生成標(biāo)準(zhǔn)的以太網(wǎng)報(bào)文上傳到服務(wù)器。
CP0S2000采集卡模塊實(shí)現(xiàn)8路155M SDH通道化El數(shù)據(jù)接口，鏈路層完成HDLC協(xié)議處理，對(duì)HDLC數(shù)據(jù)幀添加自定義包頭后傳給應(yīng)用層處理。
板卡物理層由專用ASIC芯片實(shí)現(xiàn)SDH至El層處理，包括SDH高階、低階開銷處理、指針處理、El Frame處理，實(shí)時(shí)監(jiān)控告警和統(tǒng)計(jì)誤碼。
板卡鏈路層主要由兩片F(xiàn)PGA及多片SRAM存儲(chǔ)器組成，實(shí)現(xiàn)的功能包括ASIC接口數(shù)據(jù)收發(fā)處理、El時(shí)隙、子時(shí)隙數(shù)據(jù)分流、通道數(shù)據(jù)合包、HDLC幀定界、去‘0’處理、HDLC 合包、打時(shí)間戳、添加包頭域、數(shù)據(jù)乒乓切換緩存、中斷DMA控制等功能。
單板為CPCI6U卡外形，CPCI6U為標(biāo)準(zhǔn)接口，附帶專用的驅(qū)動(dòng)軟件支持板卡工作， 驅(qū)動(dòng)軟件主要完成了板卡的芯片配置，F(xiàn)PGA下載、數(shù)據(jù)收發(fā)控制及與上層應(yīng)用軟件接口。
CPCI 總線(CompactPCI，緊湊型 PCI)，是 PICMG (PCIIndustrial ComputerManufacturer’s Group,國際工業(yè)計(jì)算機(jī)制造者聯(lián)合會(huì))組織于1994年提出的高性能工業(yè)計(jì)算機(jī)總線標(biāo)準(zhǔn)。
在電氣特性上，CPCI總線以PCI電氣規(guī)范為基礎(chǔ)，解決了 VME等總線技術(shù)與PCI總線不兼容的問題，使得基于PC的X86架構(gòu)、硬盤存儲(chǔ)等技術(shù)能在工業(yè)領(lǐng)域使用。同時(shí)由于在接口等地方做了重大改進(jìn)，使得采用CPCI技術(shù)的服務(wù)器、工控電腦等擁有了高可靠性、 高密度的優(yōu)點(diǎn)。
在機(jī)械結(jié)構(gòu)上，CPCI總線結(jié)構(gòu)使用了歐卡連接器和標(biāo)準(zhǔn)3U、6U板卡尺寸。此外， CPCI總線具有很好的抗震性和通風(fēng)性，而且還可以從前面板拔插板卡，使更換和維修板卡極為方便。
CPCI所具有可熱插拔(Hot Swap)、高開放性、高可靠性。CPCI技術(shù)中最突出、最具吸引力的特點(diǎn)是熱插拔(Hot Swap)。簡言之，就是在運(yùn)行系統(tǒng)沒有斷電的條件下，拔出或插入功能模板，而不破壞系統(tǒng)的正常工作的一種技術(shù)。熱插拔一直是電信應(yīng)用的要求，也為每一個(gè)工業(yè)自動(dòng)化系統(tǒng)所渴求。它的實(shí)現(xiàn)是在結(jié)構(gòu)上采用三種不同長度的引腳插針，使得模板插入或拔出時(shí)，電源和接地、PCI總線信號(hào)、熱插拔啟動(dòng)信號(hào)按序進(jìn)行；采用總線隔離裝置和電源的軟啟動(dòng)；在軟件上，操作系統(tǒng)要具有即插即用功能。目前CPCI總線熱插拔技術(shù)正在從基本熱切換技術(shù)向高可用性方向發(fā)展。
從傳統(tǒng)工業(yè)PC系統(tǒng)上更換一塊板卡常常是相當(dāng)耗時(shí)的；用戶需松開并移去機(jī)箱蓋。由于板卡與外圍設(shè)備之間可能會(huì)有一些內(nèi)部連接電纜。而換卡時(shí)必須將這些連線斷開，因此這一過程是很容易出錯(cuò)的。所以在耐用方面，傳統(tǒng)工業(yè)PC系統(tǒng)無法做到象Compact PCI系統(tǒng)這樣簡潔而高效。
另一方面，Compact PCI設(shè)計(jì)可以從前面板拔插板卡。更換Compact PCI板卡非常簡單，無需拆下機(jī)箱蓋。此外，由于1/0接線都是通過后面板，前面的CompactPCI板卡上沒有任何連線，因此更換板卡非?？旖莺啽恪＞S修時(shí)間將會(huì)從小時(shí)級(jí)(傳統(tǒng)工業(yè)PC)縮減為分鐘級(jí)，從而縮短了 MTTR(平均維修時(shí)間)。
傳統(tǒng)工業(yè)PC不能對(duì)系統(tǒng)中的外圍設(shè)備板卡提供可靠而安全的支持，插與其中的板卡只能固定于一點(diǎn)?？ǖ捻敹撕偷撞恳矝]有導(dǎo)軌支持，因此卡與槽的連接處也容易在震動(dòng)中接觸不良。Compact PCI卡牢牢地固定在機(jī)箱上，頂端和底部均有導(dǎo)軌支持。前面板緊固裝置將前面板與周圍的機(jī)架安全地固定在一起?？ㄅc槽的連接部分通過針孔連接器緊密地連接。由于卡的四面均將其牢牢地固定在其位置上，因此即使在劇烈的沖擊和震動(dòng)場合， 也能保證持久連接而不會(huì)接觸不良。
傳統(tǒng)的工業(yè)PC機(jī)箱內(nèi)空氣流動(dòng)不暢，不能有效散熱?？諝饬鲃?dòng)因?yàn)闊o源底版、板卡支架和磁盤驅(qū)動(dòng)器所阻塞。冷空氣不能在所有板卡間循環(huán)流動(dòng)，熱空氣也不能立即排出機(jī)箱外。電子設(shè)備和電路板會(huì)因這些冷卻問題而損壞，使之變形，斷線以及壽命短等。 Compact PCI系統(tǒng)為系統(tǒng)中所有發(fā)熱板卡提供了順暢的散熱路徑。冷空氣可以隨意在板卡間流動(dòng)，并將熱量帶走。集成在板卡底部的風(fēng)扇系統(tǒng)也加速了散熱進(jìn)程。由于良好的機(jī)械設(shè)計(jì)帶來通暢的散熱途徑，Compact PCI系統(tǒng)極少出現(xiàn)散熱方面的問題。
CPCI擁有較高的帶寬，它也適用于一些高速數(shù)據(jù)通信的應(yīng)用，包括服務(wù)器、路由器、交換機(jī)等。
PCI Express是INTEL提出的新一代的總線接口，PCI Express采用了目前業(yè)內(nèi)流行的點(diǎn)對(duì)點(diǎn)串行連接，比起PCI的計(jì)算機(jī)總線的共享并行架構(gòu)，每個(gè)設(shè)備都有自己的專用連接，不需要向整個(gè)總線請(qǐng)求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個(gè)很高的頻率，達(dá)到 PCI所不能提供的高帶寬。相對(duì)于傳統(tǒng)PCI總線在單一時(shí)間周期內(nèi)只能實(shí)現(xiàn)單向傳輸，PCI Express的雙單工連接能提供更高的傳輸速率和質(zhì)量。有效的提高系統(tǒng)總體性能。并支持熱插拔及熱交換的特性，可以達(dá)到不影響整體系統(tǒng)工作更換板卡。
通過對(duì)驅(qū)動(dòng)的優(yōu)化及FPGA算法的優(yōu)化，使得板卡可以達(dá)到4096條鏈路的處理能力。并具有初始化掃描功能，完成對(duì)鏈路的初始狀態(tài)掃描，得到及時(shí)的鏈路信息；和在線掃描功能，在正常接收數(shù)據(jù)過程中，同時(shí)完成鏈路掃描，對(duì)鏈路變化進(jìn)行及時(shí)修正。
初始化掃描在正常接收數(shù)據(jù)開始之前，使用全部鏈路通道通過虛擬配置，透傳數(shù)據(jù)，對(duì)數(shù)據(jù)進(jìn)行分析，進(jìn)而得到有效鏈路信息。多次分段虛擬配置，最終得到完整的鏈路信肩、O
在線掃描在不影響正常接收數(shù)據(jù)通路，通過另外開辟一部分鏈路通道，虛假配置鏈路信息，通過多次分段虛擬配置，透傳分析數(shù)據(jù)，最終得到完整的實(shí)時(shí)的鏈路信息；并與已配置信息比較，對(duì)現(xiàn)有配置信息進(jìn)行實(shí)時(shí)更新。
CP0S2000采集卡模塊的硬件結(jié)構(gòu)如圖2所示。主要由兩塊FPGA、兩塊PM8310、一塊CPLD和背板連接器模塊構(gòu)成，兩塊FPGA相互連接，圖2中左邊的第一 FPGA通過SBI接口分別與兩個(gè)PM8310連接，第一 FPGA連接兩個(gè)SRAM，第二 FPGA連接四個(gè)SRAM，CPLD通過 microprocess interface分別與兩個(gè)PM8310相連接，并通過IocalBus分別與兩個(gè)FPGA相連接。CPLD 連接多個(gè) LED,多個(gè) SFP 模塊(small form-factorpluggables)分別與 PM8310 和CPLD相連接。時(shí)鐘驅(qū)動(dòng)模塊用于給各個(gè)芯片提供時(shí)鐘信號(hào)，電源模塊用于給各部分提供電源。連接CPLD和FPGA的local bus通過PCI9656模塊的PCI接口與背板連接器模塊相連接。第二 FPGA還通過BCM54616和轉(zhuǎn)換模塊與背板連接器模塊相連接，通過同步驅(qū)動(dòng)模塊(syn driver)與背板連接器模塊相連接。
接下來，進(jìn)一步闡釋CP0S2000采集卡模塊中第一 FPGA的具體實(shí)現(xiàn)方式，具體的設(shè)計(jì)結(jié)構(gòu)圖參見附圖3所示。根據(jù)FPGAl實(shí)現(xiàn)的功能，主要可以劃分為SBI接口模塊、數(shù)據(jù)流仲裁模塊、分流模塊、合包模塊、ITU映射模塊和PCI Localbus模塊。為提高數(shù)據(jù)處理速度， 需要進(jìn)行數(shù)據(jù)的位寬轉(zhuǎn)換，所以還需要有前級(jí)位寬轉(zhuǎn)換、后級(jí)位寬轉(zhuǎn)換模塊以及緩存FIFO。
SBI接口模塊主要實(shí)現(xiàn)從SBI總線中提取El數(shù)據(jù)，然后查找通道配置表，根據(jù)驅(qū)動(dòng)的配置將使能的通道傳到后端進(jìn)行處理，未使能的通道則丟棄。
數(shù)據(jù)流仲裁模塊實(shí)現(xiàn)SBI_A 口、SBI_B 口和復(fù)制通道的數(shù)據(jù)仲裁，分別將其寫入后端FIFO進(jìn)行緩存。并進(jìn)行時(shí)鐘的轉(zhuǎn)換。
前級(jí)位寬轉(zhuǎn)換模塊實(shí)現(xiàn)數(shù)據(jù)的8位->32位的轉(zhuǎn)換。以便后端分流模塊中數(shù)據(jù)分流后可湊齊8bit位寬。
分流模塊實(shí)現(xiàn)數(shù)據(jù)的分流。驅(qū)動(dòng)配置此模塊中的分流表，F(xiàn)PGAl查找到相應(yīng)的配置后按照配置協(xié)議將其分為2M、64K、32K、16K等格式，并加入相關(guān)信息存入FIFO中緩存。分流后的數(shù)據(jù)位寬為8bit。
后級(jí)位寬轉(zhuǎn)換模塊實(shí)現(xiàn)分流后數(shù)據(jù)的8位-> 32位的轉(zhuǎn)換。以使在ZBT合包時(shí)能有最大帶寬。從而提聞速度。
合包模塊是利用ZBT (zero bus turnaround)將分流并位寬轉(zhuǎn)換后的數(shù)據(jù)合成8 個(gè)長度的32位寬的數(shù)據(jù)包，然后打上包頭信息。即每個(gè)通道均合成8*32bit大小的固定格式數(shù)據(jù)包。
ITU模塊主要實(shí)現(xiàn)SDH中El的映射。由多塊RAM實(shí)現(xiàn)。首先根據(jù)驅(qū)動(dòng)提供的PCM 對(duì)照表將寫出RAM的初始化文件。在生成ITU映射表時(shí)將初始化文件導(dǎo)入。
PCI模塊實(shí)現(xiàn)FPGAl與PCI橋芯片通信的接口模塊，可以通過此模塊實(shí)現(xiàn)FPGA寄存器的讀寫、配置表的讀寫、FPGAl發(fā)送數(shù)據(jù)的監(jiān)控等。
CP0S2000采集卡模塊中第二FPGA的具體實(shí)現(xiàn)方式參見附圖4所示。根據(jù)FPGA2實(shí)現(xiàn)的功能模塊，主要可以劃分為數(shù)據(jù)分流模塊(distributed_channel)、HDLC成巾貞處理模塊(HDLC處理)、HDLC合包模塊(HDLC處理)、數(shù)據(jù)仲裁模塊(arbiter_localbus. v)、FISU 中貞過濾模塊、FCS處理模塊(fcs_process. V)、和本地總線處理模塊(local bus處理)。有 4路HDLC處理器，每個(gè)處理器處理1024路HDLC鏈路，實(shí)現(xiàn)總體4096路鏈路的線速處理。
數(shù)據(jù)分流模塊將4096路HDLC數(shù)據(jù)流，平均的分配給4路HDLC處理器處理。這里采用尾號(hào)分配原則按照HDLC_ID尾號(hào)00，01，10，11分配數(shù)據(jù)，緩存，以便HDLC處理器模塊處理。
HDLC去成幀模塊主要功能實(shí)現(xiàn)最高1024路HDLC鏈路的去幀映射，將HDLC鏈路中的幀頭和插零部分去掉，提取分片的HDLC包凈荷。
HDLC合包模塊分片的HDLC凈荷，按照鏈路號(hào)在片外的ZBT中合成一個(gè)最大 2048bytes長度完整的凈荷數(shù)據(jù)包，添加時(shí)間戳和自定義包頭通過DMA發(fā)送到上層驅(qū)動(dòng)，同時(shí)還要實(shí)現(xiàn)雙卡主從同步機(jī)制。
local bus處理模塊的實(shí)現(xiàn)的功能在于因?yàn)閿?shù)據(jù)流是間斷的，為了提高傳送效率模塊采用DMA的方式一次傳輸2M左右的數(shù)據(jù)到控制器。采用兩塊zbt乒乓切換的方式使讀寫zbt可以同時(shí)進(jìn)行，最大程度上提高了帶寬。此模塊還負(fù)責(zé)與驅(qū)動(dòng)通信，上層軟件通過寄存器配置FPGA —些參數(shù)，使FPGA發(fā)出的DMA中斷能夠被正確捕獲到。
數(shù)據(jù)仲裁模塊主要用于解決如下問題設(shè)計(jì)中經(jīng)常遇到一個(gè)接口幾個(gè)模塊同時(shí)爭搶的問題，總線仲裁模塊作用就是分配每個(gè)模塊的申請(qǐng)優(yōu)先級(jí)，保證合理的利用資源。本發(fā)明中4個(gè)HDLC處理器共享I個(gè)Iocalbus模塊，2個(gè)HDLC處理器共享I個(gè)zbt，都需要利用總線仲裁模塊進(jìn)行裁決。
E1-992采集卡模塊用于實(shí)現(xiàn)16電口接入，進(jìn)行初步過濾后，對(duì)數(shù)據(jù)幀打上時(shí)間標(biāo)記進(jìn)行本地存儲(chǔ)或轉(zhuǎn)發(fā)。從接收來的電信號(hào)中恢復(fù)時(shí)鐘和數(shù)據(jù)，去除相位抖動(dòng)，并通過解碼，同步到數(shù)據(jù)流，報(bào)告告警信息，計(jì)算CRC錯(cuò)誤，通過TDM總線的IBO模式把時(shí)鐘，數(shù)據(jù)和幀同步信號(hào)發(fā)送到FPGA ;經(jīng)由CPCI總線以BURST方式傳送給主機(jī)。同時(shí)完成物理狀態(tài)采集。
單板為CPCI6U卡外形，附帶專用的驅(qū)動(dòng)軟件支持板卡工作，驅(qū)動(dòng)軟件主要完成了板卡的芯片配置，F(xiàn)PGA下載、數(shù)據(jù)收發(fā)控制及與上層應(yīng)用軟件接口。
板卡可以實(shí)現(xiàn)512條El數(shù)據(jù)鏈路，兼顧E1/T1速率數(shù)據(jù)網(wǎng)絡(luò)集中監(jiān)測(cè)能力。并具有初始化掃描功能，完成對(duì)鏈路的初始狀態(tài)掃描，得到及時(shí)的鏈路信息；和在線掃描功能， 在正常接收數(shù)據(jù)過程中，同時(shí)完成鏈路掃描，對(duì)鏈路變化進(jìn)行及時(shí)修正。
E1-992采集卡模塊的硬件結(jié)構(gòu)如圖5所示。主要由I塊FPGA和一塊CPLD輔以數(shù)據(jù)收發(fā)接口模塊及外圍電路構(gòu)成。其中，所述CPLD經(jīng)由CPLD JTAG接口進(jìn)行配置，所述 FPGA經(jīng)由FPGA JTAG接口進(jìn)行配置，F(xiàn)PGA與一個(gè)或多個(gè)DS26519模塊相連，所述一個(gè)或多個(gè)DS26519模塊與后出線板模塊相連，通過CPLD提供的TDM信號(hào)，把時(shí)鐘，數(shù)據(jù)和幀同步信號(hào)發(fā)送到FPGA ;再經(jīng)由CPCI總線以BURST方式傳送給背板。FPGA連接有四個(gè)ZBT模塊，與 CPCI背板模塊之間通過PLX9656模塊和BCM546模塊進(jìn)行連接，F(xiàn)PGA和CPCI背板之間還有時(shí)間同步的交互接口。
E1-992采集卡模塊中的FPGA具體通過如下方式實(shí)現(xiàn)。根據(jù)功能模塊劃分由ibo 接口模塊、64路El合流模塊、動(dòng)態(tài)掃描復(fù)制El判斷模塊、數(shù)據(jù)分流模塊、HDLC協(xié)議處理模塊、32bit合成模塊、數(shù)據(jù)合包模塊、FCS校驗(yàn)與包轉(zhuǎn)發(fā)模塊和LocalBus接口模塊組成。
ibo接口模塊主要由一個(gè)FPGA內(nèi)部ibo_FIF0和FIFO的讀寫模塊組成，目的是實(shí)現(xiàn)跨時(shí)鐘域之間的數(shù)據(jù)緩存，寫入時(shí)鐘為8M，讀出時(shí)鐘為50M，每個(gè)數(shù)據(jù)信號(hào)對(duì)應(yīng)16個(gè)端口的一個(gè)數(shù)據(jù)位，其中第17bit表示幀同步信號(hào)，第Ibit到第16bit為16個(gè)端口的數(shù)據(jù)位。
64路El合流模塊主要由16個(gè)FPGA內(nèi)部的FIFO和FIFO的讀寫模塊組成，實(shí)現(xiàn)將并行的16個(gè)端口的64路El數(shù)據(jù)合成一路串行傳輸，在后續(xù)處理模塊只對(duì)這一路El數(shù)據(jù)進(jìn)行處理。根據(jù)同步位有效，連續(xù)讀取8次FIF0，得到16個(gè)byte的數(shù)據(jù)，再和其對(duì)應(yīng)的 E1/TS號(hào)組合分別寫入各自端口的緩存FIF0，對(duì)應(yīng)端口 O (El編號(hào)、時(shí)隙編號(hào))的變化規(guī)律為(0、0)、(1、0)、(2、0)、(3、0)、(OU) > (1、1)、(2,1) > (3,1) > ……。依次循環(huán)讀取 16 個(gè)端口的緩存FIF0，寫入后面的同一個(gè)緩存FIFO中，則將16個(gè)并行端口的數(shù)據(jù)變成了串行的數(shù)據(jù)。
動(dòng)態(tài)掃描El判斷模塊主要由一個(gè)FPGA內(nèi)部的FIFO和FIFO的讀寫、判斷模塊組成，對(duì)FIFO讀出的每個(gè)數(shù)據(jù)中的El號(hào)與驅(qū)動(dòng)給出的El號(hào)和進(jìn)行對(duì)比，如果此El復(fù)制使能有效，則除了要將正常El的信息和數(shù)據(jù)發(fā)送到分流模塊外，也要將此El復(fù)制的信息和數(shù)據(jù)發(fā)送到分流模塊，此時(shí)需要對(duì)復(fù)制的El使能復(fù)制標(biāo)識(shí)，E1/TS保持不變，正常El則不需要使能復(fù)制標(biāo)識(shí)。
數(shù)據(jù)分流模塊由一個(gè)FPGA內(nèi)部的分流后FIFO、正常通道配置表(RAM)、復(fù)制通道配置表(RAM)、正常通道組合狀態(tài)RAM、復(fù)制通道組合狀態(tài)RAM和分流控制模塊組成。此模塊由正常通道處理和復(fù)制通道處理兩種路徑組成，從上模塊分流前FIFO讀出的數(shù)據(jù)，如果是復(fù)制通道使能有效，則根據(jù)E1/TS查取復(fù)制通道配置表，同時(shí)以E1/TS為地址讀取分流前復(fù)制通道組合狀態(tài)RAM的狀態(tài)，再根據(jù)復(fù)制通道配置項(xiàng)的通道使能及通道類型確定數(shù)據(jù)是否有效及需要組合成的長度，如果類型是2M，N*64k或者64k則不需要組合，根據(jù)使能決定是否直接寫入分流后FIFO。正常通道的操作方法同復(fù)制通道所讀取的配置表和組合狀態(tài) RAM不同外，其他的操作則完全相同，在寫入后一級(jí)FIFO時(shí)也需要將通道信息一并寫入。
HDLC協(xié)議處理模塊是對(duì)分流后的數(shù)據(jù)進(jìn)行HDLC幀頭檢測(cè)處理和去插零處理，由一個(gè)HDLC處理中間狀態(tài)RAM、一個(gè)HDLC處理后FIFO和四級(jí)流水控制模塊組成。每個(gè)周期處理一個(gè)字節(jié)凈荷數(shù)據(jù)。
32bit合成模塊是將HDLC處理后的數(shù)據(jù)按照通道合成一個(gè)四個(gè)字節(jié)的長字 (32bit)，由于HDLC去插零處理完的各個(gè)字節(jié)的有效bit位不足8bit，所以首先要將HDLC 去插零處理完的數(shù)據(jù)按照通道合成8bit,再將合成的8bit數(shù)據(jù)組合成32bit,由一個(gè)32bit 合成中間狀態(tài)RAM、8bit合成中間狀態(tài)RAM、一個(gè)8bit合成后FIFO、兩個(gè)32bit合成后FIFO 和相關(guān)的控制模塊組成。需要兩個(gè)32bit合成后FIFO是因?yàn)閺拇四K開始，后續(xù)的處理按照通道奇偶分成兩路來完成。
數(shù)據(jù)合包模塊是通過外部ZBT將分片的HDLC凈荷按照通道合成一個(gè)完整的數(shù)據(jù)包，按照通道分成兩路進(jìn)行，每路由一個(gè)外部ZBT、一個(gè)ZBT合成地址中間狀態(tài)RAM、ZBT合包后凈荷FIFO、包頭FIFO和ZBT的讀寫控制模塊組成。以通道號(hào)和與該包的長字節(jié)指示作為地址寫入ZBT，每個(gè)數(shù)據(jù)包最大支持1000字節(jié)即250個(gè)長字節(jié)。每次讀寫ZBT前需要將上次保存的地址從中間狀態(tài)地址RAM中取出，同時(shí)還要判斷是否是尾包，如果不是尾包，只要將當(dāng)前數(shù)據(jù)寫入ZBT，當(dāng)前地址寫入中間狀態(tài)地址RAM中；如果是尾包，則需要給地址狀態(tài)RAM中寫入0，同時(shí)判斷該包是不是超長包，非字節(jié)整數(shù)包和終止包，如果是，則不需要將其從ZBT中讀出，直接過濾掉，并做相應(yīng)計(jì)數(shù)，反之正常包則需要從ZBT中完整讀出，寫入后一級(jí)凈荷FIF0，同時(shí)要將其數(shù)據(jù)包的信息作為包頭對(duì)應(yīng)的寫入包頭FIFO。
FCS校驗(yàn)部分采用16bit的并行處理方法，以數(shù)據(jù)的整個(gè)包為單位進(jìn)行校驗(yàn)，對(duì) FCS校驗(yàn)錯(cuò)誤的數(shù)據(jù)包做錯(cuò)誤標(biāo)識(shí)；同時(shí)對(duì)數(shù)據(jù)包進(jìn)行FISU幀和LSSU幀判斷，做相應(yīng)標(biāo)識(shí)
包轉(zhuǎn)發(fā)模塊是對(duì)數(shù)據(jù)包添加上包頭(按照SDTP包頭協(xié)議定義)發(fā)送，此時(shí)識(shí)別 FCS錯(cuò)誤包、FISU幀和LSSU幀，按照使能要求決定是否需要發(fā)送，并做相應(yīng)的計(jì)數(shù)統(tǒng)計(jì)。
LocalBus接口模塊主要實(shí)現(xiàn)FPGA與PCI的接口數(shù)據(jù)的傳輸，包括對(duì)FPGA的配置與數(shù)據(jù)的輸出。
IP交換卡模塊為各個(gè)采集卡模塊提供高效的匯聚、處理及轉(zhuǎn)發(fā)平臺(tái)。其硬件結(jié)構(gòu)如圖7所示。主要包括如下組成部分多核處理器CPU，其通過BCM54616S模塊以及總線與FPGA模塊相連接；FPGA模塊，其通過BCM5464R和Pulse模塊與后背板相連接，還通過 PLX9656與后背板的PCI接口相連，與兩個(gè)ZBTA2MB模塊相連，通過總線與CPLD模塊相連； A 口為調(diào)測(cè)百兆網(wǎng)口，通過Pulse模塊和BCM5241模塊與多核處理器CPU相連；B、C 口為同步RJ45 口，通過RS485總線與FPGA模塊相連；D 口為調(diào)測(cè)串口，通過RS232線路與多核處理器CPU相連；E、F 口通過Pulse模塊和BCM54616S模塊與多核處理器CPU相連。IP交換卡模塊支持IG的以太網(wǎng)電口，提供2個(gè)GE以太網(wǎng)口，可以實(shí)現(xiàn)兩路獨(dú)立的GE電信號(hào)的發(fā)送。該模塊將6塊業(yè)務(wù)卡的數(shù)據(jù)從后背板經(jīng)由4路Pulse模塊和BCM5464R模塊，分別通過 GE通道，直接上傳，由FPGA分別用6個(gè)GE接收數(shù)據(jù)，對(duì)數(shù)據(jù)添加時(shí)間戳，填充報(bào)文，組成MAC 幀等操作，然后經(jīng)由BCM5461S模塊，通過兩個(gè)GE 口將處理過的數(shù)據(jù)通過PHY芯片，上傳到 CPU,由CPU對(duì)上傳來的2GE數(shù)據(jù)進(jìn)行協(xié)議處理和維護(hù)，同時(shí)生成標(biāo)準(zhǔn)以太網(wǎng)報(bào)文，經(jīng)過兩個(gè)PHY芯片BCM54616S模塊的GE 口進(jìn)行傳輸。
IP交換卡模塊的硬件架構(gòu)中的數(shù)據(jù)流程框圖如圖8所示。IP交換卡模塊的硬件架構(gòu)主要由多核處理器系統(tǒng)加FPGA處理系統(tǒng)加GE_PHY芯片構(gòu)成。數(shù)據(jù)包的處理流程如下 各采集板卡采集的數(shù)據(jù)包通過GE_PHY并串轉(zhuǎn)換后傳入IP交換卡模塊，并由IP交換卡模塊的GE_PHY模塊變換成4bit RGMII并行數(shù)據(jù)流送入FPGA，在FPGA內(nèi)部生成原始數(shù)據(jù)包，并匯總成一條數(shù)據(jù)流，然后將數(shù)據(jù)包打上時(shí)間戳、進(jìn)行MAC幀封裝、并按要求實(shí)現(xiàn)TCP/IP和 SDTP協(xié)議封裝、各類統(tǒng)計(jì)信息生成等處理后，送入多核處理器系統(tǒng)進(jìn)一步進(jìn)行處理，然后由多核處理器與外部通信的GE 口將數(shù)據(jù)包發(fā)送至處理陣列(大型服務(wù)器等)。
下面詳細(xì)描述IP交換卡模塊中FPGA的實(shí)現(xiàn)，數(shù)據(jù)流程框圖如圖9所示。FPGA在 Switch板卡中主要做數(shù)據(jù)流的匯總、打時(shí)間戳、MAC封裝、TCP/IP (甚至SDTP)協(xié)議封裝、數(shù)據(jù)信息統(tǒng)計(jì)等，同時(shí)還包括多核處理器的加載、程序更新等操作。
SuperCAP整機(jī)正視圖如圖10所示，整機(jī)后視圖如圖11所示。
通過對(duì)本發(fā)明所提出的新的數(shù)據(jù)采集系統(tǒng)SuperCAP的詳細(xì)說明，并對(duì)其中的 CP0S2000采集卡模塊，E1-992采集卡模塊和IP交換卡模塊的功能和具體硬件實(shí)現(xiàn)進(jìn)行了詳盡的闡釋，通過主控板模塊對(duì)這三個(gè)模塊進(jìn)行控制，通過背板模塊實(shí)現(xiàn)數(shù)據(jù)的交互?？朔死吓f方案在實(shí)際應(yīng)用中的局限性，通過創(chuàng)新性的采用工控機(jī)箱結(jié)構(gòu)設(shè)計(jì)，重新設(shè)計(jì)了 E1、 SDH采集卡，把PCI改為CPCI插槽，使得本發(fā)明所提出的新的數(shù)據(jù)采集系統(tǒng)具有更高的接入能力和牢固性，并增加了數(shù)據(jù)交換板卡，將各個(gè)采集卡的數(shù)據(jù)進(jìn)行匯總，打時(shí)間戳，增加和刪除串行數(shù)據(jù)傳輸協(xié)議(SDTP)，生成標(biāo)準(zhǔn)的以太網(wǎng)報(bào)文上傳到服務(wù)器，以供上層解析，處理。
根據(jù)本發(fā)明的SuperCAP采集系統(tǒng)增加了采集接入能力，及采集處理能力，大大的降低了采集成本；重新設(shè)計(jì)了 El、SDH采集卡，大大的提高了單卡采集處理能力，增加初始化掃描及在線掃描大大的降低了鏈路維護(hù)成本，更加方便用戶的使用；增加了數(shù)據(jù)交換卡， 將各個(gè)采集卡的數(shù)據(jù)進(jìn)行匯總，打時(shí)間戳，增加和刪除SDTP，生成標(biāo)準(zhǔn)的以太網(wǎng)報(bào)文上傳到服務(wù)器，大大的減輕采集機(jī)對(duì)數(shù)據(jù)處理的壓力，數(shù)據(jù)轉(zhuǎn)發(fā)到服務(wù)器，對(duì)數(shù)據(jù)的后期解析提供了方便；整體箱采用工控機(jī)箱的結(jié)構(gòu)設(shè)計(jì)，將原來使用的PCI插槽設(shè)計(jì)改為CPCI插槽設(shè)計(jì)， 使之具有更高的接入能力和牢固性能，各個(gè)板卡都支持熱插拔設(shè)計(jì)，對(duì)于現(xiàn)場故障處理，更換板卡帶來了極大的方便；在增加采集能力的同時(shí)降低了成本，同時(shí)該方案為以后產(chǎn)品升級(jí)、擴(kuò)容提供了靈活的平臺(tái)，大大節(jié)約了采集資源，也提高了工程施工的便利性。對(duì)于現(xiàn)今高密度、多鏈路的通信數(shù)據(jù)采集和處理比現(xiàn)有技術(shù)中的實(shí)現(xiàn)方案具有更大的優(yōu)勢(shì)。
本領(lǐng)域的技術(shù)人員應(yīng)該理解，本發(fā)明的方法和裝置可以采用硬件、軟件、或硬件和軟件相結(jié)合的方式，通過微處理器、數(shù)字信號(hào)處理器、現(xiàn)場可編程邏輯單元、或門陣列等各種方式實(shí)現(xiàn)。
綜上所述，雖然本發(fā)明已以優(yōu)選實(shí)施例披露如上，然而其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可作各種變動(dòng)與修飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種新的數(shù)據(jù)采集系統(tǒng)(SuperCAP)，用于快速、高效的檢測(cè)El和同步數(shù)字系列(SDH)的線路的狀態(tài)，管理用戶的業(yè)務(wù)，查看業(yè)務(wù)類型，其特征在于，包含如下模塊 CP0S2000采集卡模塊，用于對(duì)155M光信號(hào)數(shù)據(jù)進(jìn)行采集，并將所采集的數(shù)據(jù)處理后送至IP交換卡模塊； E1-992采集卡模塊，用于對(duì)2M電信號(hào)數(shù)據(jù)進(jìn)行采集，并將所采集的數(shù)據(jù)處理后送至IP交換卡模塊； IP交換卡模塊，用于將從CP0S2000采集卡模塊和E1-992采集卡模塊采集到的數(shù)據(jù)交換轉(zhuǎn)發(fā)； 主控板模塊，用于對(duì)各功能模塊的數(shù)據(jù)傳輸和交換進(jìn)行控制； 背板模塊背板模塊，用于連接各功能模塊，給各功能模塊的數(shù)據(jù)交換提供通道，并給各模塊供電。
2.如權(quán)利要求I所述的新的數(shù)據(jù)采集系統(tǒng)，其特征在于 CP0S2000采集卡模塊對(duì)采集到的數(shù)據(jù)進(jìn)行高級(jí)數(shù)據(jù)鏈路控制(HDLC)處理后發(fā)送到IP交換卡模塊；同時(shí)支持設(shè)備的自身維護(hù)告警指示，并支持時(shí)鐘同步。
3.如權(quán)利要求I所述的新的數(shù)據(jù)采集系統(tǒng)，其特征在于 E1-992采集卡模塊對(duì)采集到的數(shù)據(jù)進(jìn)行HDLC處理后發(fā)送到IP交換卡模塊；同時(shí)支持設(shè)備的自身維護(hù)告警指示，并支持時(shí)鐘同步。
4.如權(quán)利要求I所述的新的數(shù)據(jù)采集系統(tǒng)，其特征在于 IP交換卡模塊將各個(gè)采集卡模塊的數(shù)據(jù)進(jìn)行匯總，打時(shí)間戳； 接著增加和刪除SDTP ； 同時(shí)支持設(shè)備的自身維護(hù)告警指示，并支持時(shí)鐘同步； 生成標(biāo)準(zhǔn)的以太網(wǎng)報(bào)文后上傳到服務(wù)器。
5.如權(quán)利要求I所述的新的數(shù)據(jù)采集系統(tǒng)，其特征在于 主控板模塊為X86通用主板，用于完成各個(gè)板卡的驅(qū)動(dòng)加載及配置，并控制各個(gè)板卡之間的信號(hào)和數(shù)據(jù)的交互。
6.如權(quán)利要求I所述的新的數(shù)據(jù)采集系統(tǒng)，其特征在于 CP0S2000采集卡模塊、E1-992采集卡模塊為CPCI6U卡外形，它們與背板之間采用CPCI接口插槽。
全文摘要
本發(fā)明提出了一種新的數(shù)據(jù)采集系統(tǒng)(SuperCAP)用于快速、高效的檢測(cè)E1和同步數(shù)字系列(SDH)的線路的狀態(tài)，管理用戶的業(yè)務(wù)，查看業(yè)務(wù)類型。主要由CPOS2000采集卡模塊，E1-992采集卡模塊，IP交換卡模塊，主控板模塊，背板模塊背板模塊組成。根據(jù)本發(fā)明的SuperCAP采集系統(tǒng)增加了采集接入能力，及采集處理能力，大大的降低了采集成本，降低了鏈路維護(hù)成本，更加方便用戶的使用，在增加采集能力的同時(shí)降低了成本，同時(shí)為以后產(chǎn)品升級(jí)、擴(kuò)容提供了靈活的平臺(tái)，大大節(jié)約了采集資源，也提高了工程施工的便利性。
文檔編號(hào)H04L12/931GK102983998SQ20121047682
公開日2013年3月20日 申請(qǐng)日期2012年11月22日 優(yōu)先權(quán)日2012年11月22日
發(fā)明者劉智力, 張文國 申請(qǐng)人:北京中創(chuàng)信測(cè)科技股份有限公司