Odu0數(shù)據(jù)分組電路的制作方法
【專利摘要】本發(fā)明涉及到采用分組交換技術(shù)實(shí)現(xiàn)OTN數(shù)據(jù)交換。本發(fā)明提供一種OTN的數(shù)據(jù)分組電路，ODU0數(shù)據(jù)分組電路包括：異步FIFO，用于存儲輸入的ODU0數(shù)據(jù)；數(shù)據(jù)緩沖器，用于暫存數(shù)據(jù)包；仲裁器，用于裁決數(shù)據(jù)包的大小；定時器，用于產(chǎn)生定時信號。本發(fā)明的ODU0數(shù)據(jù)分組電路能夠?qū)⑤斎氲腛DU0數(shù)據(jù)切割成固定大小±1的數(shù)據(jù)包，為采用包交換技術(shù)實(shí)現(xiàn)OTN電路交換提供所需的分組數(shù)據(jù)。本發(fā)明通過分組交換技術(shù)提高了OTN數(shù)據(jù)交換速率。
【專利說明】ODUO數(shù)據(jù)分組電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及OTN的通信領(lǐng)域，具體地說，涉及到采用分組交換技術(shù)實(shí)現(xiàn)OTN數(shù)據(jù)交換的數(shù)據(jù)分組電路。
【背景技術(shù)】
[0002]OTN作為下一代骨干傳送網(wǎng)，是通過G.872、G.709、G.798等一系列ITU-T建議所規(guī)范的新一代“數(shù)字傳送體系”和“光傳送體系”。
[0003]OTN的光傳輸單元層承載的是ODUk (k = O，I，2，3)信號，且它們具有相同的數(shù)據(jù)幀格式，如圖1所示。
[0004]OTN相對于SDH/S0NET，具有容量的可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。但OTN的電路交換速率遠(yuǎn)不及包交換速率，包交換具有電路利用率高、傳輸時延小，交互性好等優(yōu)點(diǎn)。因此，可以采用包交換技術(shù)實(shí)現(xiàn)OTN的數(shù)據(jù)交換，即OTN的交換過程是:先進(jìn)行OTN數(shù)據(jù)分組，再進(jìn)行包交換，交換完成后將數(shù)據(jù)包重組成OTN數(shù)據(jù)。
[0005]當(dāng)采用包交換方式實(shí)現(xiàn)OTN數(shù)據(jù)交換時，本發(fā)明電路采用下表1描述的一種ODUk的數(shù)據(jù)分組格式，即將ODUO數(shù)據(jù)流在定時間隔時間內(nèi)分組成108個字節(jié)的數(shù)據(jù)包，為了保證輸入輸出數(shù)據(jù)的連續(xù)性，對數(shù)據(jù)包的大小可進(jìn)行±1字節(jié)的動態(tài)調(diào)整。
[0006]表1 ODUk包大小格式
【權(quán)利要求】
1.0DUO數(shù)據(jù)分組電路，包括異步FIFO、數(shù)據(jù)緩沖器、仲裁器和定時器，其特征在于:異步FIFO的三個輸入端分別來源于外部的ODUO數(shù)據(jù)data_odu0[7:0]、外部的ODUO時鐘clk_odu0、外部的時鐘clk_core,異步FIFO的讀使能輸入fifo_rd來自數(shù)據(jù)緩沖器的輸出，異步FIFO的數(shù)據(jù)輸出fifo_out[7:0]連接到數(shù)據(jù)緩沖器的輸入，異步FIFO的當(dāng)前存儲狀態(tài)輸出fifo_cbpth[4:0]連接到仲裁器的輸入；數(shù)據(jù)緩沖器的兩個輸入端分別來源于外部的讀使能信號data_rd和外部的時鐘clk_core,數(shù)據(jù)緩沖器的字節(jié)調(diào)整輸入byte_adjust [1:0]來自仲裁器的輸出，數(shù)據(jù)緩沖器的數(shù)據(jù)輸入fifo_out[7:0]來自異步FIFO的輸出，數(shù)據(jù)緩沖器的讀使能輸出fifo_rd連接到異步FIFO的輸入，數(shù)據(jù)緩沖器的數(shù)據(jù)輸出data_out[127:0]連接到輸出端，數(shù)據(jù)緩沖器的有效字節(jié)數(shù)輸出byte_Valid[3:0]連接到輸出端；定時器的兩個輸入端分別來源于外部的時鐘clk_timer、定時器初值init_value[7:0],定時器的定時輸出timer_over連接到仲裁器的輸入；仲裁器的輸入fifo_depth [4:0]來自異步FIFO的輸出，仲裁器的輸入time_over來自定時器的輸出，仲裁器的輸出byte_adjust[l:0]連接到數(shù)據(jù)緩沖器的輸入。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)緩沖器，其特征在于:外部輸入的讀信號data_rd為高電平時，在每個clk_core時鐘的上升沿輸出一個16字節(jié)的數(shù)據(jù)data_out [127:0],連續(xù)的7個clk_c0re時鐘共輸出7個數(shù)據(jù)，其中前6個數(shù)據(jù)的16個字節(jié)均有效，最后一個數(shù)據(jù)的有效字節(jié)數(shù)是由byte_valid[3:0]來指示。
【文檔編號】H04L12/70GK103841014SQ201210479536
【公開日】2014年6月4日 申請日期:2012年11月22日 優(yōu)先權(quán)日:2012年11月22日
【發(fā)明者】孟李林, 李巧紅, 蔣林, 蔡龍, 朱謙 申請人:西安郵電大學(xué)