高速傳輸接口電路及其設(shè)計方法
【專利摘要】本發(fā)明揭露一種高速傳輸接口電路及其設(shè)計方法，高速傳輸接口電路應(yīng)用于網(wǎng)絡(luò)交換器中，高速傳輸接口電路包含：主電路板、連接器以及子電路板。主電路板包含：傳輸端接口模塊以及第一走線。傳輸端接口模塊包含接腳減少延伸附加單元接口。第一走線連接連接器與主電路板。子電路板包含：高解析度多媒體接口模塊以及第二走線。高解析度多媒體接口模塊以通過高解析度多媒體接口信號線與外部網(wǎng)絡(luò)裝置連接。第二走線用以連接連接器以及高解析度多媒體接口模塊。其中高速傳輸接口電路的傳輸端接口模塊透過連接器及子電路板與外部網(wǎng)絡(luò)裝置溝通。
【專利說明】高速傳輸接口電路及其設(shè)計方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種數(shù)據(jù)傳輸技術(shù)，且特別是有關(guān)于一種高速傳輸接口電路及其設(shè)計方法。
【背景技術(shù)】
[0002]網(wǎng)際網(wǎng)絡(luò)隨著時代的進(jìn)展，已經(jīng)成為人類溝通的主要媒介之一。在技術(shù)的演進(jìn)下，網(wǎng)絡(luò)的速度大幅的成長，大量的數(shù)據(jù)可以通過網(wǎng)際網(wǎng)絡(luò)迅速在世界各地交流與傳播。在主機與主機間，常需要通過網(wǎng)絡(luò)卡、交換器、網(wǎng)絡(luò)線的硬件設(shè)置，以及各種數(shù)據(jù)傳輸規(guī)格的設(shè)定來達(dá)到數(shù)據(jù)輸入與輸出的目的。而不同的硬件設(shè)備以及軟件規(guī)范，將決定了網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)乃俣取?br> [0003]在速度需求上升的同時，硬件設(shè)備的建制成本也將隨之上升。在傳輸接口中，主機常是通過附加單元接口(Attachment Unit Interface ;AUI)以由其衍生出的技術(shù)如延伸附加單元接口(extended Attachment Unit Interface ;XAUI)來連接到傳輸?shù)碾娎|信號線上。近年來更高速的接腳減少延伸附加單元接口(Reduced Pin extended Attachment UnitInterface ；RXAUI)受到重視，然而應(yīng)用于接腳減少延伸附加單元接口間的傳輸媒介，直接連接纜線(Direct Attach Cable ;DAC)，因價格的因素，使網(wǎng)絡(luò)系統(tǒng)的硬件建置成本大幅提升。因此，高數(shù)據(jù)傳輸速度將難以與低成本共存。
[0004]因此，如何設(shè)計一個新的高速傳輸接口電路及其設(shè)計方法，以使傳輸接口電路兼具高數(shù)據(jù)傳輸速度與低成本的優(yōu)點，乃為此一業(yè)界亟待解決的問題。

【發(fā)明內(nèi)容】

[0005]因此，本發(fā)明的一方面是在提供一種高速傳輸接口電路，應(yīng)用于網(wǎng)絡(luò)交換器中，高速傳輸接口電路包含:主電路板、連接器以及子電路板。主電路板包含:傳輸端接口模塊以及第一走線。傳輸端接口模塊包含接腳減少延伸附加單元接口(Reduced Pin extendedAttachment Unit Interface ;RXAUI )。第一走線的第一阻抗為100歐姆± 10%。連接器透過第一走線與主電路板連接，其中連接器至少于3.125GHz的工作頻率下的插入損耗的范圍是小于或等于0.2dB,且大于OdB。子電路板包含:高解析度多媒體接口(High DefinitionMultimedia Interface ;HDMI)模塊以及第二走線。高解析度多媒體接口模塊以通過高解析度多媒體接口信號線與外部網(wǎng)絡(luò)裝置連接。第二走線用以連接連接器以及高解析度多媒體接口模塊，其中第二走線的第二阻抗為100歐姆±10%。其中傳輸端接口模塊通過第一走線，透過連接器、子電路板的第二走線及高解析度多媒體接口模塊與外部網(wǎng)絡(luò)裝置輸出輸出數(shù)據(jù)及接收輸入數(shù)據(jù)。
[0006]依據(jù)本發(fā)明一實施例，其中第一走線的第一長度的范圍是小于或等于2英寸(inch)，且大于或等于0.01英寸，第一走線的第一線寬的范圍是小于或等于100密爾(mil)，且大于等于4密爾。第一走線的第一阻抗為100歐姆±10%。
[0007]依據(jù)本發(fā)明另一實施例，其中第二走線的第二長度的范圍是小于或等于6英寸，且大于或等于0.01英寸，第二走線的第二線寬的范圍是小于或等于100密爾(mil)，且大于等于10密爾。第二走線的第二阻抗為100歐姆±10%。
[0008]依據(jù)本發(fā)明又一實施例，其中連接器至少于3.125GHz的工作頻率下的插入損耗的范圍是小于或等于0.2dB,且大于OdB。
[0009]依據(jù)本發(fā)明再一實施例，其中主電路板的主電路板材料衰減系數(shù)(loss tangent)的范圍是小于或等于0.015，且大于或等于0.001，子電路板的子電路板材料衰減系數(shù)的范圍是小于或等于0.01，且大于或等于0.001。
[0010]依據(jù)本發(fā)明更具有的一實施例，其中高解析度多媒體接口信號線至少于3.125GHz的工作頻率下的插入損耗的范圍是小于或等于5.5dB,且大于OdB。
[0011]本發(fā)明的另一方面是在提供一種高速傳輸接口電路設(shè)計方法，應(yīng)用于網(wǎng)絡(luò)交換器，高速傳輸接口電路設(shè)計方法包含:提供主電路板；形成傳輸端接口模塊于主電路板上，其中傳輸端接口模塊還包含接腳減少延伸附加單元接口 ；形成第一走線于主電路板上，以與傳輸端接口模塊相連接，其中第一走線的第一阻抗為100歐姆±10% ;提供子電路板；形成高解析度多媒體接口模塊于子電路板上，以使高解析度多媒體接口模塊通過高解析度多媒體接口信號線與外部網(wǎng)絡(luò)裝置連接；形成第二走線于子電路板上，以與高解析度多媒體接口模塊相連接，其中第二走線的第二阻抗為100歐姆±10%;以及形成連接器，以連接第一走線以及第二走線，其中連接器至少于3.125GHz的工作頻率下的插入損耗的范圍是小于或等于0.2dB，且大于OdB。
[0012]依據(jù)本發(fā)明一實施例，其中第一走線的第一長度的范圍是小于或等于2英寸，且大于或等于0.01英寸，第一走線的第一線寬的范圍是小于或等于100密爾，且大于等于4密爾。
[0013]依據(jù)本發(fā)明另一實施例，其中第二走線的第二長度的范圍是小于或等于6英寸，且大于或等于0.01英寸，第二走線的第二線寬的范圍是小于或等于100密爾，且大于等于10密爾。
[0014]依據(jù)本發(fā)明又一實施例，其中主電路板的主電路板材料衰減系數(shù)的范圍是小于或等于0.015，且大于或等于0.001，子電路板的子電路板材料衰減系數(shù)的范圍是小于或等于
0.01，且大于或等于0.001。
[0015]依據(jù)本發(fā)明更具有的一實施例，其中高解析度多媒體接口信號線至少于3.125GHz的工作頻率下的插入損耗的范圍是小于或等于5.5dB,且大于OdB。
[0016]應(yīng)用本發(fā)明的優(yōu)點在于通過高速傳輸接口電路的設(shè)計，可使高解析度多媒體接口模塊及高解析度多媒體接口信號線應(yīng)用于包含接腳減少延伸附加單元接口的傳輸端接口模塊，而輕易地達(dá)到上述的目的。
【專利附圖】

【附圖說明】
[0017]為讓本發(fā)明的上述和其他目的、特征、優(yōu)點與實施例能更明顯易懂，所附附圖的說明如下:
[0018]圖1為本發(fā)明一實施例中，一種高速傳輸接口電路的方塊圖；
[0019]圖2A及圖2B分別為本發(fā)明一實施例中，傳輸端接口模塊至少可以容忍的插入損耗以及頻率的關(guān)系不意圖與表格；[0020]圖3A及圖3B分別為本發(fā)明一實施例中，傳輸端接口模塊至多可以容忍的插入損耗以及頻率的關(guān)系不意圖與表格；以及
[0021]圖4為本發(fā)明一實施例中，一種高速傳輸接口電路設(shè)計方法的流程圖。
[0022]【主要元件符號說明】
[0023]1:高速傳輸接口電路 10:主電路板
[0024]100:傳輸端接口模塊 102:第一走線
[0025]11:輸出數(shù)據(jù)12:連接器 [0026]13:輸入數(shù)據(jù)14:子電路板
[0027]140:高解析度多媒體接口模塊 142:第二走線
[0028]16:外部網(wǎng)絡(luò)裝置144:高解析度多媒體接口信號線
[0029]400:高速傳輸接口電路設(shè)計方法 401-407:步驟
【具體實施方式】
[0030]請參照圖1。圖1為本發(fā)明一實施例中，一種高速傳輸接口電路1的方塊圖。高速傳輸接口電路1可應(yīng)用于網(wǎng)絡(luò)交換器(未繪示)中。網(wǎng)絡(luò)交換器為主機間傳送封包的中繼裝置，以將自一主機產(chǎn)生的封包轉(zhuǎn)發(fā)至其他主機中。
[0031]高速傳輸接口電路1包含:主電路板10、連接器12以及子電路板14。
[0032]主電路板10包含:傳輸端接口模塊100以及第一走線102。于一實施例中，主電路板10上的各元件的材料衰減系數(shù)(loss tangent)的范圍是小于或等于0.015，且大于或等于0.001。
[0033]于本實施例中，主電路板10上的傳輸端接口模塊100為一個媒體存取控制模塊(Media Access Control ;MAC),并包含接腳減少延伸附加單兀接口(Reduced Pinextended Attachment Unit Interface ;RXAUI)。
[0034]連接器12用以提供將主電路板10及子電路板14相連接的接口。于一實施例中，連接器12可由包含金手指的連接模塊及相應(yīng)的插槽(未繪示)實現(xiàn)，并分別設(shè)置于主電路板10及子電路板14上。于一實施例中，連接器12至少于3.125GHz的工作頻率下的插入損耗的范圍是小于或等于0.2dB,且大于OdB。
[0035]第一走線102連接連接器12與主電路板10。于一實施例中，第一走線102的第一長度的范圍是小于或等于2英寸(inch),且大于或等于0.01英寸，第一走線102的第一線寬的范圍是小于或等于100密爾(mil)，且大于等于4密爾。第一走線102的第一阻抗為100 歐姆 ± 10%。
[0036]子電路板14包含:高解析度多媒體接(High Definition Multimedia Interface ；HDMI)模塊140 (于圖1以HDMI標(biāo)識)以及第二走線142。于一實施例中，子電路板14上各元件的材料衰減系數(shù)的范圍是小于或等于0.01，且大于或等于0.001。于一實施例中，子電路板14上各元件的材料衰減系數(shù)可小于主電路板10上的各元件的材料衰減系數(shù)。由于子電路板14上的模塊主要是用以直接與外部的網(wǎng)絡(luò)裝置進(jìn)行溝通，因此可用抗衰減、抗干擾特性較佳，通常成本亦較高的材料實現(xiàn)，以使數(shù)據(jù)的輸入及輸出不致于受到干擾。而主電路板10則可用抗衰減、抗干擾特性稍弱，但成本較為低廉的材料實現(xiàn)，以使整體高速傳輸接口電路1的成本下降。[0037]于本實施例中，子電路板10上的高解析度多媒體接口模塊140通過高解析度多媒體接口信號線144與外部網(wǎng)絡(luò)裝置16連接。于本實施例中，高解析度多媒體接口信號線144至少于3.125GHz的工作頻率下的插入損耗的范圍是小于或等于5.5dB，且大于OdB。
[0038]第二走線142用以連接連接器12以及高解析度多媒體接口模塊140。于一實施例中，第二走線142的第二長度的范圍是小于或等于6英寸，且大于或等于0.01英寸，第二走線142的第二線寬的范圍是小于或等于100密爾，且大于等于10密爾。第二走線142的第二阻抗為100歐姆±10%。
[0039]主電路板10的傳輸端接口模塊100可因此通過第一走線102，透過連接器12、子電路板14的第二走線142及高解析度多媒體接口模塊140與外部網(wǎng)絡(luò)裝置16輸出輸出數(shù)據(jù)及接收輸入數(shù)據(jù)。于一實施例中，外部網(wǎng)絡(luò)裝置16可為另一個高速傳輸接口電路，并可包含如圖1中的各元件。
[0040]于一實施例中，主電路板10上以媒體存取控制模塊實現(xiàn)的傳輸端接口模塊100可具有特定范圍的插入損耗容忍度。請參照圖2A及圖2B。圖2A及圖2B分別為本發(fā)明一實施例中，傳輸端接口模塊100至少可以容忍的插入損耗(單位:dB)以及頻率(單位:MHz)的關(guān)系示意圖與表格。各頻段與對應(yīng)的插入損耗容忍度間可有一近似線性的關(guān)系。舉例來說，如以媒體存取控制模塊實現(xiàn)的傳輸端接口模塊100所采用的芯片為Marvell 98DX4101，則其插入損耗容忍度及頻率的關(guān)系如下所示:
[0041]插入損耗=-4.592x 頻率-3.01 ；0.625 蘭頻率(GHz) ^ 1.250 ；
[0042]插入損耗=-4.176x 頻率-3.53 ；1.250 蘭頻率(GHz)蘭 1.875 ；
[0043]插入損耗=-4.112x 頻率-3.65 ；1.875 蘭頻率(GHz)蘭 2.500 ；
[0044]插入損耗=-4.272x 頻率-3.25 ；2.500 蘭頻率(GHz) ^ 3.125 ；
[0045]插入損耗=-4.256x 頻率-3.30 ；3.125 蘭頻率(GHz) ^ 3.750 ；
[0046]插入損耗=-4.352x 頻率-2.94 ；3.750 蘭頻率(GHz) ^ 5.000。
[0047]圖3A及圖3B分別為本發(fā)明一實施例中，傳輸端接口模塊100至多可以容忍的插入損耗(單位:dB)以及頻率(單位:MHz)的關(guān)系示意圖與表格。類似地，各頻段與對應(yīng)的插入損耗容忍度間可有一近似線性的關(guān)系。舉例來說，如以媒體存取控制模塊實現(xiàn)的傳輸端接口模塊100所采用的芯片為Marvell98DX4101，則其插入損耗容忍度及頻率的關(guān)系如下所示:
[0048]插入損耗=-4.592x 頻率-18.01 ；0.625 蘭頻率(GHz) ^ 1.250 ；
[0049]插入損耗=-4.176x 頻率-18.53 ；1.250 蘭頻率(GHz) ^ 1.875 ；
[0050]插入損耗=-4.112x 頻率-18.65 ；1.875 蘭頻率(GHz) ^ 2.500 ；
[0051]插入損耗=-4.272x 頻率-18.25 ；2.500 蘭頻率(GHz) ^ 3.125 ；
[0052]插入損耗=-4.256x 頻率-18.30 ；3.125 蘭頻率(GHz) ^ 3.750 ；
[0053]插入損耗=-4.352x 頻率-17.94 ；3.750 蘭頻率(GHz)蘭 5.000。
[0054]在經(jīng)由上述的設(shè)計方式后，高速傳輸接口電路1將可應(yīng)用成本較低的高解析度多媒體接口的模塊及信號線進(jìn)行數(shù)據(jù)的傳輸，并克服其在3.125GHz的頻率下信號容易衰減的缺點，達(dá)到高速度與低成本的傳輸目標(biāo)。
[0055] 請參照圖4。圖4為本發(fā)明一實施例中，一種高速傳輸接口電路設(shè)計方法400的流程圖。高速傳輸接口電路設(shè)計方法400可應(yīng)用于如圖1所示的高速傳輸接口電路1中，高速傳輸接口電路設(shè)計方法400包含下列步驟:
[0056]于步驟401，提供主電路板10。
[0057]于步驟402，形成傳輸端接口模塊100于主電路板上10，其中傳輸端接口模塊100還包含接腳減少延伸附加單元接口。于一實施例中，主電路板10的主電路板材料衰減系數(shù)的范圍是小于或等于0.015，且大于或等于0.001。
[0058]于步驟403，形成第一走線102于主電路板10上，以與傳輸端接口模塊100相連接，其中第一走線102的第一阻抗為100歐姆±10%。且于一實施例中，第一走線102的第一長度的范圍是小于或等于2英寸，且大于或等于0.01英寸，第一走線102的第一線寬的范圍是小于或等于100密爾，且大于等于4密爾。
[0059]于步驟404，提供子電路板14。
[0060]于步驟405，形成高解析度多媒體接口模塊140于子電路板14上，以使高解析度多媒體接口模塊140通過高解析度多媒體接口信號線144與外部網(wǎng)絡(luò)裝置16連接。于一實施例中，子電路板14的子電路板材料衰減系數(shù)的范圍是小于或等于0.01，且大于或等于
0.001。并且，高解析度多媒體接口信號線144至少于3.125GHz的工作頻率下的插入損耗的范圍是小于或等于5.5dB,且大于OdB。
[0061]于步驟406，形成第二走線142于子電路板14上，以與高解析度多媒體接口模塊140相連接，其中第二走線142的第二阻抗為100歐姆±10%。且于一實施例中，第二走線142的第二長度的范圍是小于或等于6英寸，且大于或等于0.01英寸，第二走線142的第二線寬的范圍是小于或等于100密爾，且大于等于10密爾。
[0062]于步驟407，形成連接器12，以連接第一走線102以及第二走線142，其中連接器12至少于3.125GHz的工作頻率下的插入損耗的范圍是小于或等于0.2dB，且大于OdB。
[0063]雖然本發(fā)明已以實施方式揭露如上，然其并非用以限定本發(fā)明，任何熟悉此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種高速傳輸接口電路，其特征在于，應(yīng)用于一網(wǎng)絡(luò)交換器中，該高速傳輸接口電路包含:一主電路板，包含:一傳輸端接口模塊，還包含一接腳減少延伸附加單元接口 ；以及一第一走線，其中該第一走線的一第一阻抗為100歐姆±10% ；一連接器，透過該第一走線與該主電路板連接，其中該連接器至少于3.125GHz的工作頻率下的一插入損耗的范圍是小于或等于0.2dB,且大于OdB ；以及一子電路板，包含: 一高解析度多媒體接口模塊，以通過一高解析度多媒體接口信號線與一外部網(wǎng)絡(luò)裝置連接；以及一第二走線，用以連接該連接器以及該高解析度多媒體接口模塊，其中該第二走線的一第二阻抗為100歐姆±10% ；其中該傳輸端接口模塊通過該第一走線，透過該連接器、該子電路板的該第二走線及該高解析度多媒體接口模塊與該外部網(wǎng)絡(luò)裝置輸出一輸出數(shù)據(jù)及接收一輸入數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的高速傳輸接口電路，其特征在于，該第一走線的一第一長度的范圍是小于或等于2英寸，且大于或等于0.01英寸，該第一走線的一第一線寬的范圍是小于或等于100密爾，且大于等于4密爾。
3.根據(jù)權(quán)利要求1所述的高速傳輸接口電路，其特征在于，該第二走線的一第二長度的范圍是小于或等于6英寸，且大于或等于0.01英寸，該第二走線的一第二線寬的范圍是小于或等于100密爾，且大于等于10密爾。
4.根據(jù)權(quán)利要求1所述的高速傳輸接口電路，其特征在于，該主電路板的一主電路板材料衰減系數(shù)的范圍是小于或等于0.015，且大于或等于0.001，該子電路板的一子電路板材料衰減系數(shù)的范圍是小于或等于0.01，且大于或等于0.001。
5.根據(jù)權(quán)利要求1所述的高速傳輸接口電路，其特征在于，該高解析度多媒體接口信號線至少于3.125GHz的工作頻率下的一插入損耗的范圍是小于或等于5.5dB,且大于OdB。
6.一種高速傳輸接口電路設(shè)計方法，其特征在于，應(yīng)用于一網(wǎng)絡(luò)交換器中，該高速傳輸接口電路設(shè)計方法包含:提供一主電路板；形成一傳輸端接口模塊于該主電路板上，其中該傳輸端接口模塊還包含一接腳減少延伸附加單元接口；形成一第一走線于該主電路板上，以與該傳輸端接口模塊相連接，其中該第一走線的一第一阻抗為100歐姆±10% ；提供一子電路板；形成一高解析度多媒體接口模塊于該子電路板上，以使該高解析度多媒體接口模塊通過一高解析度多媒體接口信號線與一外部網(wǎng)絡(luò)裝置連接；形成一第二走線于該子電路板上，以與該高解析度多媒體接口模塊相連接，其中該第二走線的一第二阻抗為100歐姆±10% ;以及形成一連接器，以連接該第一走線以及該第二走線，其中該連接器至少于3.125GHz的工作頻率下的一插入損耗的范圍是小于或等于0.2dB,且大于OdB。
7.根據(jù)權(quán)利要求6所述的高速傳輸接口電路設(shè)計方法，其特征在于，該第一走線的一第一長度的范圍是小于或等于2英寸，且大于或等于0.01英寸，該第一走線的一第一線寬的范圍是小于或等于100密爾，且大于等于4密爾。
8.根據(jù)權(quán)利要求6所述的高速傳輸接口電路設(shè)計方法，其特征在于，該第二走線的一第二長度的范圍是小于或等于6英寸，且大于或等于0.01英寸，該第二走線的一第二線寬的范圍是小于或等于100密爾，且大于等于10密爾。
9.根據(jù)權(quán)利要求6所述的高速傳輸接口電路設(shè)計方法，其特征在于，該主電路板的一主電路板材料衰減系數(shù)的范圍是小于或等于0.015，且大于或等于0.001，該子電路板的一子電路板材料衰減系數(shù)的范圍是小于或等于0.01，且大于或等于0.001。
10.根據(jù)權(quán)利要求6所述的高速傳輸接口電路設(shè)計方法，其特征在于，該高解析度多媒體接口信號線至少于3.125GHz的工作頻率下的一插入損耗的范圍是小于或等于5.5dB，且大于O dB。
【文檔編號】H04L12/935GK103716259SQ201210551792
【公開日】2014年4月9日 申請日期:2012年12月18日 優(yōu)先權(quán)日:2012年9月28日
【發(fā)明者】蔡智偉, 吳書榮 申請人:智邦科技股份有限公司