專利名稱：一種新型lvds圖像采集裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及液晶電視領(lǐng)域中的視頻信號采集技術(shù)，具體涉及ー種將將液晶電視主板或液晶顯示器主板輸出的低壓差分信號(LVDS)采集并轉(zhuǎn)換成位圖數(shù)據(jù)并通過PCIEXl接ロ將圖像數(shù)據(jù)上傳至計算機供分析處理的視頻圖像采集裝置。
背景技術(shù)：
隨著科技的進步，時代的發(fā)展，數(shù)字化時代的到來，數(shù)字化液晶電視已經(jīng)普及到千家萬戶，液晶電視的生產(chǎn)量也在這幾年成一種幾何式的爆發(fā)式增長。生產(chǎn)量的提高勢必要 求生產(chǎn)廠商不斷擴大生產(chǎn)規(guī)模，提高生產(chǎn)效率，増加勞動カ投入，尤其近幾年，國內(nèi)勞動カ成本逐年快速增長，這樣也勢必帶來了生產(chǎn)成本的大大增カロ，而現(xiàn)在市場上的數(shù)字液晶電視，品牌繁多，功能豐富，競爭激烈，各個廠商之間都紛紛壓低售價以換取更大市場。售價的降低而生產(chǎn)成本的增長，就帶來了極大的矛盾，因此需要有ー種方法能夠提高生產(chǎn)效率，減少勞動力投入，降低生產(chǎn)成本。此外傳統(tǒng)電視機生產(chǎn)出廠前的檢測采用人工肉眼識別，由于各個員エ的責(zé)任心，及判別標(biāo)準(zhǔn)都存在很大差異，因此檢測結(jié)果存在很大的主觀性和波動性，對于產(chǎn)品質(zhì)量的標(biāo)準(zhǔn)化形成很大障礙。因此，急需ー種高效可靠的液晶電視自動測試設(shè)備，來解決這個矛盾，用以降低勞動成本，提高勞動效率。而液晶電視自動測試設(shè)備的關(guān)鍵在于，采集LVDS信號并轉(zhuǎn)換成圖片信號提供給計算機分析。目前尚未見用以實現(xiàn)將LVDS采集并轉(zhuǎn)換成BMP位圖傳輸至計算機的設(shè)備。

實用新型內(nèi)容本實用新型g在提供ー種LVDS圖像信號采集轉(zhuǎn)換裝置，用以實現(xiàn)將顯示在液晶屏幕上的LVDS圖像數(shù)據(jù)采集并轉(zhuǎn)換成BMP圖像傳輸至エ控計算機，用于實現(xiàn)自動化測控使用。為了實現(xiàn)上述目的，本實用新型的基本思路為將采集到的LVDS信號，存儲在FIFO中，當(dāng)存滿ー幀時，觸發(fā)中斷將數(shù)據(jù)通過發(fā)送引擎發(fā)送至計算機PCI總線上。其所采用的技術(shù)方案為ー種用于將液晶電視機芯板上的LVDS信號接ロ的圖像信號采集并轉(zhuǎn)成BMP圖片上傳至計算機的裝置，該圖像采集裝置包括=LVDS信號采集模塊，所述LVDS采集模塊的輸入端設(shè)置有LVDS差分信號輸入端ロ ；所述LVDS差分信號輸入端ロ連接在所述LVDS信號接口上；在所述LVDS信號采集模塊的輸出端設(shè)置有一個視頻數(shù)據(jù)傳輸端ロ ；所述視頻數(shù)據(jù)傳輸端ロ連接在DDR2讀寫端ロ的一端上，在所述DDR2讀寫端ロ的另一端連接有數(shù)據(jù)FIFO單元，所述數(shù)據(jù)FIFO単元的另一端接在PCIE數(shù)據(jù)發(fā)送引擎的輸入端，所述PCIE數(shù)據(jù)發(fā)送引擎的輸出端接在計算機PCIE Xl接口上，所述數(shù)據(jù)FIFO単元在在DDR2SDRAM讀寫控制模塊的控制下，通過所述PCIE數(shù)據(jù)發(fā)送引擎將數(shù)據(jù)傳輸至計算機PCIE總線上。所述PCIE總線將數(shù)據(jù)以BMP格式寫入到計算機內(nèi)存中，所述計算機內(nèi)存中的BMP圖像被應(yīng)用程序讀取并處理。本實用新型具有如下優(yōu)點UPCIe IX 接ロ，數(shù)據(jù)傳輸速率 250MB/S ;2、支持JEIDA、VESA格式，8Bit (4對數(shù)據(jù)線)、IOBit (5對數(shù)據(jù)線)、12Bit (6對數(shù)據(jù)線)數(shù)據(jù)位深，單組、雙組、四組(最大24對數(shù)據(jù)線、4對時鐘線)數(shù)據(jù)格式的LVDS信號采集；支持1920*1080，最高支持120Hz幀頻的LVDS視頻圖像采集；支持1366*768，幀頻60Hz的LVDS視頻圖像采集；3、支持3D四通道(四組)道最高120Hz LVDS視頻圖像的采集，支持偏光式3D和快門式3D，并根據(jù)3D同步信號將左右眼分開存儲； 具有場頻(VFQ)、總行數(shù)(VTT)、有效行數(shù)(VDE)、行總像素數(shù)(HTT)、行有效像素(HDE)等參數(shù)的測試功能；4、可在1920*1080P、120Hz幀頻下連續(xù)采集上傳16幀圖像；最高支持1920*1080P格式，120Hz幀頻(非3D模式)下連續(xù)采集上傳16幀圖像。

此處所說明的附圖用來提供對本實用新型的進ー步理解，構(gòu)成本申請的一部分，并不構(gòu)成對本實用新型的不但限定，在附圖中圖I為本實用新型的結(jié)構(gòu)圖。圖2為本實用新型的參數(shù)設(shè)置流程圖。圖3為本實用新型的數(shù)據(jù)采集流程圖。圖4為本實用新型的數(shù)據(jù)傳輸流程圖。
具體實施方式
應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。參見圖I所示，本實用新型提出的新型LVDS圖像信號采集轉(zhuǎn)換裝置，包括LVDS信號采集模塊、DDR2 SDRAM讀寫控制模塊、數(shù)據(jù)FIFO、系統(tǒng)控制寄存器、PCIE數(shù)據(jù)發(fā)送引擎、PCIE數(shù)據(jù)接收引擎和PCIE數(shù)據(jù)DMA傳輸引擎，LVDS采集模塊采用FPGA的SerDes解串模塊，將7 I LVDS總線的圖像數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，保存到DDR2SDRAM中，DDR2 SDRAM讀寫控制模塊分為讀端口和寫端ロ。寫端ロ將解串模塊生成的數(shù)據(jù)進行緩存，寫入到外部DDR2中；讀端ロ從外部DDR2中讀取數(shù)據(jù)，供PCIe端ロ傳輸至計算機內(nèi)存，數(shù)據(jù)FIFO用于同步不同速度模塊間的數(shù)據(jù)傳輸，系統(tǒng)控制寄存器控制各模塊的工作狀態(tài)，包括對LVDS采集模塊的信號格式、啟動停止控制等，對DDR2 SDRAM讀寫控制模塊的讀寫地址、數(shù)據(jù)長度等，對PCIE數(shù)據(jù)DMA傳輸引擎的啟動停止控制、被寫入的計算機內(nèi)存地址的控制等，PCIe數(shù)據(jù)接收引擎接收來自計算機的控制指令，并按指令要求進行動作，將結(jié)果通過PCIe數(shù)據(jù)發(fā)送引擎發(fā)送給計算機,PCIE數(shù)據(jù)DMA傳輸引擎完成大數(shù)據(jù)量的傳輸，將外部DDR2內(nèi)存的數(shù)據(jù)通過DDR2SDRAM讀端ロ讀出來，通過PCIe總線寫入到計算機的內(nèi)存。參見圖2所示，本新型LVDS圖像信號采集轉(zhuǎn)換裝置的參數(shù)設(shè)置流程。在系統(tǒng)非復(fù)位狀態(tài)且PCIe總線鏈接正常時，接受引擎接收來自計算機的控制指令，并將參數(shù)寫入到控制寄存器。參見圖3所示，描述了本新型LVDS圖像信號采集轉(zhuǎn)換裝置的數(shù)據(jù)采集流程。當(dāng)系統(tǒng)控制寄存器中的采集啟動位被設(shè)置為后采集啟動。系統(tǒng)將采集到的數(shù)據(jù)存儲的DDR2SDRAM的環(huán)形緩沖區(qū)中，數(shù)據(jù)慢一幀后環(huán)形緩沖區(qū)的地址遞加，數(shù)據(jù)寫入下一個環(huán)形緩沖區(qū)，每個環(huán)形緩沖區(qū)存儲一幀的數(shù)據(jù)。參見圖4所示，展示了本新型LVDS圖像信號采集轉(zhuǎn)換裝置將數(shù)據(jù)寫入到計算機內(nèi)存的流程。數(shù)據(jù)上傳采用DMA方式進行，很少占用計算機的CPU資源，傳輸速度快。首先計算機進行內(nèi)存分配，然后將分配到的內(nèi)存地址寫入采集卡控制寄存器；同時計算機讀取當(dāng)前緩沖區(qū)的地址，計算出需 要被讀取的圖像所在的環(huán)形緩沖區(qū)的地址，并將地址寫入到采集卡的控制寄存器；接著計算機通過向采集卡發(fā)控制指令啟動DMA傳輸；采集卡從DDR2SDRAM中讀取數(shù)據(jù)寫入到計算機的內(nèi)存中，直至完成。
權(quán)利要求1.ー種新型的LVDS圖像采集裝置，其特征在于 所述LVDS信號采集模塊、DDR2 SDRAM讀寫控制模塊、數(shù)據(jù)FIFO、系統(tǒng)控制寄存器、PCIE數(shù)據(jù)發(fā)送引擎、PCIE數(shù)據(jù)接收引擎和PCIE數(shù)據(jù)DMA傳輸引擎，所述LVDS采集模塊的輸入端設(shè)置有LVDS差分信號輸入端ロ ；所述LVDS差分信號輸入端ロ連接在所述LVDS信號接口上；在所述LVDS信號采集模塊的輸出端設(shè)置有一個視頻數(shù)據(jù)傳輸端ロ ；所述視頻數(shù)據(jù)傳輸端ロ連接在DDR2讀寫端ロ的一端上，在所述DDR2讀寫端ロ的另一端連接有數(shù)據(jù)FIFO單元，所述數(shù)據(jù)FIFO単元的另一端接在PCIE數(shù)據(jù)發(fā)送引擎的輸入端，所述PCIE數(shù)據(jù)發(fā)送引擎的輸出端接在計算機PCIE Xl接口上，所述數(shù)據(jù)FIFO単元在在DDR2SDRAM讀寫控制模塊的控制下，通過所述PCIE數(shù)據(jù)發(fā)送引擎將數(shù)據(jù)傳輸至計算機PCIE總線上。所述PCIE總線將數(shù)據(jù)以BMP格式寫入到計算機內(nèi)存中，所述計算機內(nèi)存中的BMP圖像被應(yīng)用程序讀取并處理。
2.根據(jù)權(quán)利要求I所述的LVDS圖像采集裝置，其特征在于LVDS采集模塊采用FPGA的SerDes解串模塊。
3.根據(jù)權(quán)利要求I所述的LVDS圖像采集裝置，其特征在于 1)接ロ定義為=PCIeIX接ロ，數(shù)據(jù)傳輸速率250MB/S。
2)支持LVDS格式有 a JEIDA 格式； b VESA格式。
3)支持LVDS信號采集數(shù)據(jù)位深有 a 8Bit (4對數(shù)據(jù)線)； b IOBit (5對數(shù)據(jù)線)； c 12Bit(6對數(shù)據(jù)線)。
4)支持顯示模式有 a 1920*1080，最高支持120Hz幀頻的LVDS視頻圖像采集； b支持1366*768，幀頻60Hz的LVDS視頻圖像采集； c支持3D四通道(四組)道最高120Hz LVDS視頻圖像的采集； d支持偏光式3D和快門式3D，并根據(jù)3D同步信號將左右眼分開存儲。
5)支持功能有 a整圖采集測試功能； b 3D幀交錯，行交錯同步測試功能； c具有場頻(VFQ)測試功能； d總行數(shù)(VTT)測試功能； e有效行數(shù)(VDE)測試功能； f行總像素數(shù)(HTT)測試功能； g行有效像素(HDE)測試功能。
6)性能指標(biāo)為 a在1920*1080P、120Hz幀頻下連續(xù)采集上傳16幀圖像； b最高支持1920*1080P格式，120Hz幀頻(非3D模式)下連續(xù)采集上傳16幀圖像。
專利摘要一種新型LVDS圖像信號采集轉(zhuǎn)換裝置，通過對液晶電視生產(chǎn)線上待測板的LVDS信號實時采集，并轉(zhuǎn)換成BMP圖像，在讀寫控制模塊的控制下，通過DDR2總線將所述BMP圖像傳至計算機緩存，通過軟件將緩存中的內(nèi)容讀取出來，用以實現(xiàn)將顯示在液晶屏幕上的LVDS圖像數(shù)據(jù)采集并轉(zhuǎn)換成BMP圖像，實現(xiàn)自動化測控使用。其可廣泛應(yīng)用于工業(yè)液晶電視生產(chǎn)線，通過計算機采集對比圖像，代替?zhèn)鹘y(tǒng)手工檢測圖像的檢測工藝，大大提高效率，降低勞動成本。
文檔編號H04N17/04GK202444573SQ201220072160
公開日2012年9月19日 申請日期2012年3月1日 優(yōu)先權(quán)日2012年3月1日
發(fā)明者丁善舟, 孫磊, 殷樂生 申請人:北京阿格思科技有限公司