專利名稱：新型光纖熔接機(jī)圖像采集存取系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種新型光纖熔接機(jī)圖像采集存取系統(tǒng)，尤其適用于光纖熔接機(jī)的X/Y兩路CMOS圖像數(shù)據(jù)采集、存儲(chǔ)、讀取及分析處理。
背景技術(shù)：
目前，全球市場(chǎng)上出現(xiàn)各種各樣的光纖熔接機(jī)，其基本設(shè)計(jì)思想是基于正交定位的光纖圖像，從X/Y正交的方位將光纖的物理位置包括光纖斷面、邊緣確定，通過對(duì)芯機(jī)構(gòu)將光纖對(duì)準(zhǔn)，然后放出高壓電弧，將光纖斷面熔接。這種方式的關(guān)鍵技術(shù)在于如何采集光纖的位置，并如何將采集到的位置數(shù)據(jù)存儲(chǔ)并處理，從而準(zhǔn)確地定位光纖斷面及邊沿。目前，傳統(tǒng)光纖熔接機(jī)圖像采集、存取系統(tǒng)通常采用8位CMOS攝像頭獲取圖像 的數(shù)字視頻信號(hào)，在數(shù)據(jù)采集方式中較為先進(jìn)的有三種方式一是將X/Y兩路圖像數(shù)據(jù)由FPGA或者CPLD將兩路數(shù)據(jù)存儲(chǔ)到雙口 RAM中，同時(shí)由CPU從雙口 RAM中讀取圖像數(shù)據(jù)，并經(jīng)過數(shù)據(jù)處理，得到光纖物理位置；二是將X/Y兩路圖像數(shù)據(jù)通過FPGA或者CPLD存入兩片單口 RAM中，采用乒乓存儲(chǔ)方式由CPU來讀取圖像數(shù)據(jù)。三是將X/Y兩路圖像數(shù)據(jù)存入FPGA或者CPLD的外掛RAM中，由FPGA或者CPLD來進(jìn)行數(shù)據(jù)處理，得到光纖的物理位置。但是，這三種方式各有缺點(diǎn)。第一，雙口 RAM雖然存儲(chǔ)和讀取可是同時(shí)進(jìn)行，但它的價(jià)格極其昂貴，且容量較小，不適用于較大數(shù)據(jù)量的存儲(chǔ)；第二，兩片單口 RAM的乒乓存取，使用了兩片RAM，也存在資源浪費(fèi)。第三，由FPGA或CPLD處理數(shù)據(jù)，其設(shè)計(jì)方法即復(fù)雜程度遠(yuǎn)遠(yuǎn)大于由通用嵌入式CPU來完成。

實(shí)用新型內(nèi)容本實(shí)用新型利用光纖熔接機(jī)CMOS數(shù)據(jù)的有效數(shù)據(jù)幀范圍較小、同步性強(qiáng)的特征，并密切考慮到光纖熔接機(jī)要求采集圖像的速率快的實(shí)際情況，提供一種新型光纖熔接機(jī)X/Y兩路數(shù)據(jù)采集存取系統(tǒng)，該系統(tǒng)在滿足光纖熔接機(jī)數(shù)據(jù)采集不丟幀的前提下，節(jié)約硬件成本，并使得開發(fā)難度大大降低。本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是新型光纖熔接機(jī)圖像采集存取系統(tǒng)，包括有FPGA模塊、嵌入式CPU，其特征在于還包括有兩個(gè)用于采集光纖熔接機(jī)的圖像的CMOS攝像頭，CMOS攝像頭包括有一片CMOS傳感器芯片，所述的FPGA模塊外掛SRAM，嵌入式CPU與兩片CMOS傳感器芯片之間均通過串行數(shù)據(jù)輸出端口和時(shí)鐘輸出端口連接，所述的兩片CMOS傳感器芯片的行同步信號(hào)、場(chǎng)同步信號(hào)、像素時(shí)鐘信號(hào)輸出端口均接入FPGA模塊中；FPGA模塊分時(shí)讀取光纖熔接機(jī)的CMOS攝像頭的圖像數(shù)據(jù)采集與圖像數(shù)據(jù)存取系統(tǒng)，所述的兩個(gè)CMOS攝像頭的行同步信號(hào)、場(chǎng)同步信號(hào)、像素時(shí)鐘信號(hào)并行送入FPGA模塊，第一個(gè)CMOS攝像頭送入的數(shù)據(jù)信號(hào)作為低8位，第二個(gè)CMOS攝像頭送入的數(shù)據(jù)信號(hào)作為高8位，F(xiàn)PGA模塊將所述的低8位數(shù)據(jù)信號(hào)和高8位數(shù)據(jù)信號(hào)合并為16位數(shù)據(jù)存入SRAM中，嵌入式CPU再通過FPGA模塊從SRAM中讀取圖像數(shù)據(jù)進(jìn)行分析、處理，來判斷光纖的邊緣和斷面。[0008]所述的CMOS攝像頭中的CMOS傳感器芯片采用OV公司的0V9121型CMOS傳感器
-H-* I I
心/T O所述的FPGA模塊采用Xilinx公司的Spartan IIE系列的XC2S300E。所述的SRAM選用三星公司的K6X8016C3B。所述的嵌入式CPU選用三星公司的ARM9 — S3C2440A。本實(shí)用新型的FPGA模塊將光纖熔接機(jī)的X/Y兩路CMOS攝像頭的數(shù)據(jù)根據(jù)行、場(chǎng)及時(shí)鐘約束，并行送到FPGA—XC2S300E的外掛SRAM—K6X8016C3B中，其中第一路數(shù)據(jù)作為低8位，第二路數(shù)據(jù)作為高8位。在存儲(chǔ)完一幀有效數(shù)據(jù)后，將SRAM的數(shù)據(jù)總線通過FPGA 切換給CPU — S3C2440A，由嵌入式CPU將前面存入的數(shù)據(jù)讀走，讀完后再將SRAM數(shù)據(jù)總線切換給CMOS — 0V9121，再存儲(chǔ)下一幀有效數(shù)據(jù)。切換的時(shí)間點(diǎn)分別由嵌入式CPU根據(jù)CMOS的有效數(shù)據(jù)存儲(chǔ)完成信號(hào)與嵌入式CPU讀取完成信號(hào)提供。CPU—S3C2440A的讀取與CMOS — 0V9121的存儲(chǔ)的分時(shí)操作，CMOS數(shù)據(jù)有效時(shí)，SRAM—K6X8016C3B的數(shù)據(jù)總線與CMOS關(guān)聯(lián)，當(dāng)CMOS數(shù)據(jù)無(wú)效時(shí)，SRAM的數(shù)據(jù)總線與CPU關(guān)聯(lián)。本實(shí)用新型的有益效果在于本實(shí)用新型在滿足數(shù)據(jù)光纖圖像采集速度的前提下，節(jié)約硬件成本，并使得開發(fā)難度大大降低。
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步說明。圖I是本實(shí)用新型的電路原理結(jié)構(gòu)框圖。圖2是本實(shí)用新型分時(shí)采集存取的時(shí)序圖。圖3是本實(shí)用新型0V9121的場(chǎng)時(shí)鐘波形圖。圖I中，SDA與SCLK分別是CPU配置0V9121初始化參數(shù)所用到串行數(shù)據(jù)與時(shí)鐘；HREF為0V9121的行同步信號(hào)，VSYNC為0V9121的場(chǎng)同步信號(hào)，PCLK為0V9121的像素時(shí)鐘信號(hào)；DAT1與DAT2分別為兩路0V9121的8位數(shù)據(jù)總線；DATA1和ADDRl為嵌入式CPU掛載到FPGA的數(shù)據(jù)總線和地址總線。DATA2和ADDR2為FPGA外掛SRAM的數(shù)據(jù)總線和地址總線。DATAl 和 DATA2 為 16 位；ADDR1 和 ADDR2 為 19 位(SRAM — K6X8016C3B 空間大小為 16位 512K)。圖2中，AD時(shí)間段是0V9121的滿幀時(shí)間，網(wǎng)格陰影部分BC為有效數(shù)據(jù)段。DE段為相鄰兩幀之間的時(shí)間間隔，即0V9121場(chǎng)時(shí)鐘幾乎可以忽略不計(jì)。圖3中的高電平與圖2中每幀之間的間隔對(duì)應(yīng)。
具體實(shí)施方式
如

圖1-3所示，新型光纖熔接機(jī)圖像采集存取系統(tǒng)，包括有FPGA模塊I、嵌入式CPU2，還包括有兩個(gè)用于采集光纖熔接機(jī)的圖像的CMOS攝像頭，CMOS攝像頭包括有一片CMOS傳感器芯片3，F(xiàn)PGA模塊I外掛SRAM4，嵌入式CPU2與兩片CMOS傳感器芯片3之間均通過串行數(shù)據(jù)輸出端口 SDA和時(shí)鐘輸出端口 SCLK連接，兩片CMOS傳感器芯片3的行同步信號(hào)HREF、場(chǎng)同步信號(hào)VSYNC、像素時(shí)鐘信號(hào)PCLK輸出端口均接入FPGA模塊I中；FPGA模塊I分時(shí)讀取光纖熔接機(jī)的CMOS攝像頭的圖像數(shù)據(jù)采集與圖像數(shù)據(jù)存取系統(tǒng)，兩個(gè)CMOS攝像頭的行同步信號(hào)HREF、場(chǎng)同步信號(hào)VSYNC、像素時(shí)鐘信號(hào)PCLK并行送入FPGA模塊1，第一個(gè)CMOS攝像頭送入的數(shù)據(jù)信號(hào)作為低8位，第二個(gè)CMOS攝像頭送入的數(shù)據(jù)信號(hào)作為高8位，F(xiàn)PGA模塊I將所述的低8位數(shù)據(jù)信號(hào)和高8位數(shù)據(jù)信號(hào)合并為16位數(shù)據(jù)存入SRAM4中，嵌入式CPU2再通過FPGA模塊I從SRAM4中讀取圖像數(shù)據(jù)進(jìn)行分析、處理，來判斷光纖的邊緣和斷面。CMOS攝像頭中的CMOS傳感器芯片3采用OV公司的0V9121型CMOS傳感器芯片。FPGA 模塊 I 采用 Xilinx 公司的 Spartan IIE 系列的 XC2S300E。SRAM4 選用三星公司的 K6X8016C3B。嵌入式CPU2選用三星公司的ARM9 — S3C2440A。FPGA模塊I存儲(chǔ)采集圖像數(shù)據(jù)的時(shí)候，嵌入式CPU2是不能夠讀取SRAM4內(nèi)的數(shù)據(jù)的，同樣也不能寫入；嵌入式CPU2從SRAM4進(jìn)行讀取操作的時(shí)候，F(xiàn)PGA模塊I也不能存入圖像數(shù)據(jù)。關(guān)于SRAM4的總線分時(shí)復(fù)用在FPGA模塊I存儲(chǔ)0V9121數(shù)據(jù)時(shí)，將總線釋放給FPGA模塊1，采集圖像數(shù)據(jù)。由于是并行16位采集，其中第一路數(shù)據(jù)作為低8位，第二路數(shù)據(jù)作為高8位。所以采集一幀0V9121的圖像所需要的時(shí)間為66. 7ms (0V9121滿幀數(shù)據(jù)量為1280*1024，參見圖2的AD段)，考慮到熔接機(jī)采集圖像數(shù)據(jù)的實(shí)際情況，0V9121有效數(shù)據(jù)為640*480 (滿幀的中心1/4部分)，再考慮到行數(shù)據(jù)的連續(xù)性，采用1280*480 (參見圖2的BC段)，數(shù)據(jù)量是滿幀的1/2，所以在66. 7ms內(nèi)只有1/2的時(shí)間傳輸?shù)氖怯行?shù)據(jù)，在其余的1/2時(shí)間內(nèi)(參見圖2的CF段)可以將SRAM的總線釋放給CPU，由CPU來讀取數(shù)據(jù)，CPU的數(shù)據(jù)總線為100M速率，若讀取1280*1024滿幀數(shù)據(jù)的時(shí)間為13ms左右，若讀取1280*480的時(shí)間為6. 5ms左右。采用塊讀取方式更快，所以能夠確保在兩幀有效數(shù)據(jù)之間，能夠?qū)⑶耙粠行?shù)據(jù)從SRAM里讀取走，而不影響后一幀數(shù)據(jù)向SRAM里存儲(chǔ)。至于0V9121每幀有效數(shù)據(jù)，由FPGA來捕獲幀信號(hào)、行信號(hào)和像素時(shí)鐘信號(hào)，通過計(jì)數(shù)來判斷有效數(shù)據(jù)區(qū)域。只要保證在0V9121有效數(shù)據(jù)到來的時(shí)候，將SRAM的總線釋放給FPGA，則就可以保證存儲(chǔ)不丟中貞，為15幀每秒。SRAM總線切換時(shí)間點(diǎn)分別由FPGA根據(jù)CMOS的有效數(shù)據(jù)存儲(chǔ)完成生成的信號(hào)與嵌入式CPU讀取完成后發(fā)出的信號(hào)提供。
權(quán)利要求1.一種新型光纖熔接機(jī)圖像采集存取系統(tǒng)，包括有FPGA模塊、嵌入式CPU，其特征在于還包括有兩個(gè)用于采集光纖熔接機(jī)的圖像的CMOS攝像頭，CMOS攝像頭包括有一片CMOS傳感器芯片，所述的FPGA模塊外掛SRAM，嵌入式CPU與兩片CMOS傳感器芯片之間均通過串行數(shù)據(jù)輸出端口和時(shí)鐘輸出端口連接，所述的兩片CMOS傳感器芯片的行同步信號(hào)、場(chǎng)同步信號(hào)、像素時(shí)鐘信號(hào)輸出端口均接入FPGA模塊中；FPGA模塊分時(shí)讀取光纖熔接機(jī)的CMOS攝像頭的圖像數(shù)據(jù)采集與圖像數(shù)據(jù)存取系統(tǒng)，所述的兩個(gè)CMOS攝像頭的行同步信號(hào)、場(chǎng)同步信號(hào)、像素時(shí)鐘信號(hào)并行送入FPGA模塊，第一個(gè)CMOS攝像頭送入的數(shù)據(jù)信號(hào)作為低8位，第二個(gè)CMOS攝像頭送入的數(shù)據(jù)信號(hào)作為高8位，F(xiàn)PGA模塊將所述的低8位數(shù)據(jù)信號(hào)和高8位數(shù)據(jù)信號(hào)合并為16位數(shù)據(jù)存入SRAM中，嵌入式CPU再通過FPGA模塊從SRAM中讀取圖像數(shù)據(jù)進(jìn)行分析、處理。
2.根據(jù)權(quán)利要求I所述的新型光纖熔接機(jī)圖像采集存取系統(tǒng)，其特征在于所述的CMOS攝像頭中的CMOS傳感器芯片采用OV公司的0V9121型CMOS傳感器芯片。
3.根據(jù)權(quán)利要求I所述的新型光纖熔接機(jī)圖像采集存取系統(tǒng)，其特征在于所述的FPGA模塊采用Xilinx公司的Spartan IIE系列的XC2S300E。
4.根據(jù)權(quán)利要求I所述的新型光纖熔接機(jī)圖像采集存取系統(tǒng)，其特征在于所述的SRAM選用三星公司的K6X8016C3B。
5.根據(jù)權(quán)利要求I所述的新型光纖熔接機(jī)圖像采集存取系統(tǒng)，其特征在于所述的嵌入式CPU選用三星公司的ARM9 — S3C2440A。
專利摘要本實(shí)用新型公開了一種新型光纖熔接機(jī)圖像采集存取系統(tǒng)，包括有FPGA模塊、嵌入式CPU、兩個(gè)用于采集光纖熔接機(jī)的圖像的CMOS攝像頭，CMOS攝像頭包括有一片CMOS傳感器芯片，F(xiàn)PGA模塊外掛SRAM，嵌入式CPU與兩片CMOS傳感器芯片之間均通過串行數(shù)據(jù)輸出端口和時(shí)鐘輸出端口連接，兩片CMOS傳感器芯片的行同步信號(hào)、場(chǎng)同步信號(hào)、像素時(shí)鐘信號(hào)輸出端口均接入FPGA模塊中。本實(shí)用新型利用光纖熔接機(jī)CMOS數(shù)據(jù)的幀有效范圍小的實(shí)際情況，采用基于FPGA外掛SRAM的分時(shí)采集、存取，在滿足光纖熔接機(jī)數(shù)據(jù)采集不丟幀的前提下，節(jié)約硬件成本，并使得開發(fā)難度大大降低。
文檔編號(hào)H04N5/225GK202737999SQ20122028723
公開日2013年2月13日 申請(qǐng)日期2012年6月18日 優(yōu)先權(quán)日2012年6月18日
發(fā)明者盧成國(guó) 申請(qǐng)人:安徽白鷺電子科技有限公司