專利名稱：串行Flash電路及具有串行Flash電路的機(jī)頂盒的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于機(jī)頂盒電路技術(shù)領(lǐng)域，具體涉及機(jī)頂盒內(nèi)部flash電路部分。
背景技術(shù)：
由于Flash電路具有強(qiáng)大的數(shù)據(jù)讀寫功能，在電子電路中起到非常關(guān)鍵的作用。因此市面上安全級(jí)別較高的機(jī)頂盒多采用Flash電路進(jìn)行數(shù)據(jù)的讀寫。但現(xiàn)有機(jī)頂盒中的Flash電路采用并行Flash。并行Flash包含48個(gè)管腳，其中42個(gè)管腳用于與電路中的信號(hào)線連接，因此封裝并行Flash的pcb占用面積較大，且布線復(fù)雜，不利于產(chǎn)品的升級(jí)。因此有必要提供一種在不影響電路性能的情況下，優(yōu)化Flash電路的串行Flash電路，使機(jī)頂盒內(nèi)部電路布局簡(jiǎn)潔化。

實(shí)用新型內(nèi)容本實(shí)用新型實(shí)施例為解決現(xiàn)有機(jī)頂盒中并行Flash電路的pcb占用面積大、布線復(fù)雜的問(wèn)題，提供一種優(yōu)化的Flash電路，從而使機(jī)頂盒內(nèi)部電路簡(jiǎn)潔，利于產(chǎn)品的升級(jí)。根據(jù)本實(shí)用新型的實(shí)施例，提供一種串行Flash電路，包括主芯片和Flash芯片，所述Flash芯片包括數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳，所述數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳通過(guò)數(shù)據(jù)線與主芯片對(duì)應(yīng)的管腳連接。其中，所述Flash芯片的工作電壓為3.3V，存儲(chǔ)容量為8M。所述Flash 芯片為 25 系列 SPI FLASH 芯片 MX25L6455E。所述Flash芯片為單I/O工作模式。所述Flash芯片在讀模式下工作頻率為16.9MHz。根據(jù)本實(shí)用新型的實(shí)施例，還提供了一種具有串行Flash電路的機(jī)頂盒，包括主芯片和Flash芯片，其特征在于，所述Flash芯片包括數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳，所述數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳通過(guò)數(shù)據(jù)線與主芯片對(duì)應(yīng)的管腳連接。其中，所述Flash芯片的工作電壓為3.3V，存儲(chǔ)容量為8M。所述Flash 芯片為 25 系列 SPI FLASH 芯片 MX25L6455E。所述Flash芯片為單I/O工作模式。所述Flash芯片在讀模式下工作頻率為16.9MHz。由以上技術(shù)方案可知，本實(shí)用新型中串行Flash電路的Flash芯片設(shè)置有與主芯片的地址管腳連接的數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳。主芯片通過(guò)五根數(shù)據(jù)線與上述Flash芯片中的五個(gè)管腳連接就可實(shí)現(xiàn)對(duì)Flash芯片的讀寫(輸出/輸入)操作。與現(xiàn)有的并行Flash電路中Flash芯片與主芯片需42根信號(hào)線連接相t匕，本實(shí)用新型大大減少了 PCB版圖的面積和布線復(fù)雜度，實(shí)現(xiàn)電路的簡(jiǎn)潔化，有利于產(chǎn)品的升級(jí)。
圖1為實(shí)施例1中串行Flash電路的電路連接示意圖；圖2為實(shí)施例1中Flash芯片的讀寫時(shí)序圖。
具體實(shí)施方式
為使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并列舉實(shí)施例，對(duì)本實(shí)用新型進(jìn)一步詳細(xì)說(shuō)明。實(shí)施例1:根據(jù)本實(shí)用新型的實(shí)施例提供了一種串行Flash電路。圖1示出了串行Flash電路的電路圖。如圖1所示，串行Flash電路包括主芯片I和Flash芯片2。本實(shí)施例中Flash芯片2采用型號(hào)為MX25L6455E的SPI FLASH芯片2。Flash芯片2在讀模式時(shí)工作頻率為16.9MHz，存儲(chǔ)容量為8M。MX25L6455E芯片的工作模式為單I/O工作模式。Flash芯片2包括24個(gè)管腳，其中，數(shù)據(jù)輸入管腳(SI/S100)、數(shù)據(jù)輸出管腳(S0/S101 )、時(shí)鐘管腳(SCLK)、寫保護(hù)管腳(WP/S102)和片選管腳(/CS) 5個(gè)管腳分別通過(guò)數(shù)據(jù)線D2、數(shù)據(jù)線D3、串行時(shí)鐘數(shù)據(jù)線B2、寫保護(hù)數(shù)據(jù)線C4和片選數(shù)據(jù)線C2與主芯片I的SPMOS1、SPIMIS0,SPISCK, SPIffP, SPICSN 五個(gè)管腳連接。本實(shí)施例中的Flash芯片2的工作電壓為3.3V，如圖1所示，F(xiàn)lash芯片2的電源管腳(VCC)與3.3V電源電連接。下面對(duì)本實(shí)施例中串行Flash電路的Flash芯片2的工作流程做詳細(xì)闡述。3.3V電源通過(guò)數(shù)據(jù)線B4與Flash芯片2的VCC管腳連接，為Flash芯片2提供工作電源。Flash芯片2檢測(cè)片選管腳(/CS)接收的電信號(hào),若片選管腳(/CS)接收的電信號(hào)為低電平信號(hào)，則Flash芯片2可以進(jìn)行讀寫工作；若片選管腳(/CS)接收的電信號(hào)為高電平，則Flash芯片2無(wú)響應(yīng)。本實(shí)施例中的高、低電平由系統(tǒng)軟件根據(jù)需求進(jìn)行設(shè)置。Flash芯片2檢測(cè)寫保護(hù)管腳(WP/S102)接收的電信號(hào)，若寫保護(hù)管腳(WP/S102)為低電平，則Flash芯片2為寫保護(hù)狀態(tài)；若寫保護(hù)管腳(WP/S102)為高電平，則Flash芯片2可以讀寫。當(dāng)Flash芯片2可進(jìn)行數(shù)據(jù)讀寫時(shí)，F(xiàn)lash芯片2根據(jù)串行時(shí)鐘數(shù)據(jù)線(B2)的時(shí)序并通過(guò)數(shù)據(jù)線D2和數(shù)據(jù)線D3進(jìn)行數(shù)據(jù)的輸出和輸入。圖2不出了 Flash芯片2的讀與時(shí)序圖。如圖2所不:SCLK上升沿觸發(fā)時(shí)，SI管腳工作，F(xiàn)lash芯片2進(jìn)行數(shù)據(jù)輸入(寫操作)；SCLK下降沿觸發(fā)時(shí)，SO管腳工作，F(xiàn)lash芯片2進(jìn)行數(shù)據(jù)輸出(讀操作)。實(shí)施例2:結(jié)合圖1和圖2，具有串行Flash電路的機(jī)頂盒，串行Flash電路包括主芯片I和Flash芯片2。本實(shí)施例中Flash芯片2采用型號(hào)為MX25L6455E的SPI FLASH芯片2。Flash芯片2讀模式工作頻率為16.9MHz，存儲(chǔ)容量為8M。MX25L6455E芯片的工作模式為單I/O工作模式。Flash芯片2包括24個(gè)管腳，其中，數(shù)據(jù)輸入管腳(SI/S100)、數(shù)據(jù)輸出管腳(S0/S101 )、時(shí)鐘管腳(SCLK)、寫保護(hù)管腳(WP/S102)和片選管腳(/CS)5個(gè)管腳分別通過(guò)數(shù)據(jù)線D2、數(shù)據(jù)線D3、串行時(shí)鐘數(shù)據(jù)線B2、寫保護(hù)數(shù)據(jù)線C4和片選數(shù)據(jù)線C2與主芯片I的 SPMOS1、SPIMISO, SPISCK, SPIffP, SPICSN 五個(gè)管腳連接。本實(shí)施例中的Flash芯片2的工作電壓為3.3V，如圖1所示，F(xiàn)lash芯片2的電源管腳(VCC)與3.3V電源電連接。下面對(duì)本實(shí)施例中串行Flash電路的Flash芯片2的工作流程做詳細(xì)闡述。3.3V電源通過(guò)數(shù)據(jù)線B4與Flash芯片2的VCC管腳連接，為Flash芯片2提供工作電源。Flash芯片2檢測(cè)片選管腳(/CS)接收的電信號(hào),若片選管腳(/CS)接收的電信號(hào)為低電平信號(hào)，則Flash芯片2可以進(jìn)行讀寫工作；若片選管腳(/CS)接收的電信號(hào)為高電平，則Flash芯片2無(wú)響應(yīng)。本實(shí)施例中的高、低電平由系統(tǒng)軟件根據(jù)需求進(jìn)行設(shè)置。Flash芯片2檢測(cè)寫保護(hù)管腳(WP/S102)接收的電信號(hào)，若寫保護(hù)管腳(WP/S102)為低電平，則Flash芯片2為寫保護(hù)狀態(tài)；若寫保護(hù)管腳(WP/S102)為高電平，則Flash芯片2可以讀寫。當(dāng)Flash芯片2可進(jìn)行數(shù)據(jù)讀寫時(shí)，F(xiàn)lash芯片2根據(jù)串行時(shí)鐘數(shù)據(jù)線(B2)的時(shí)序并通過(guò)數(shù)據(jù)線D2和數(shù)據(jù)線D3進(jìn)行數(shù)據(jù)的輸出和輸入。圖2不出了 Flash芯片2的讀與時(shí)序圖。如圖2所不:SCLK上升沿觸發(fā)時(shí)，SI管腳工作，F(xiàn)lash芯片2進(jìn)行數(shù)據(jù)輸入(寫操作)；SCLK下降沿觸發(fā)時(shí)，SO管腳工作，F(xiàn)lash芯片2進(jìn)行數(shù)據(jù)輸出(讀操作)。以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種串行Flash電路，包括主芯片和Flash芯片，其特征在于，所述Flash芯片包括數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳，所述數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳通過(guò)數(shù)據(jù)線與主芯片對(duì)應(yīng)的管腳連接。
2.如權(quán)利要求1所述的串行Flash電路，其特征在于，所述Flash芯片的工作電壓為3.3V，存儲(chǔ)容量為8M。
3.如權(quán)利要求1或2所述的串行Flash電路，其特征在于，所述Flash芯片為25系列SPI FLASH 芯片 MX25L6455E。
4.如權(quán)利要求3所述的串行Flash電路，其特征在于，所述Flash芯片為單I/O工作模式。
5.如權(quán)利要求4所述的串行Flash電路，其特征在于，所述Flash芯片在讀模式下工作頻率為16.9MHz。
6.一種具有串行Flash電路的機(jī)頂盒，包括主芯片和Flash芯片，其特征在于，所述Flash芯片包括數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳，所述數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳通過(guò)數(shù)據(jù)線與主芯片對(duì)應(yīng)的管腳連接。
7.如權(quán)利要求6所述的機(jī)頂盒，其特征在于，所述Flash芯片的工作電壓為3.3V，存儲(chǔ)容量為8M。
8.如權(quán)利要求6或7所述的機(jī)頂盒，其特征在于，所述Flash芯片為25系列SPIFLASH芯片 MX25L6455E。
9.如權(quán)利要求6或7所述的機(jī)頂盒，其特征在于，所述Flash芯片為單I/O工作模式。
10.如權(quán)利要求9所述的串行Flash電路，其特征在于，所述Flash芯片在讀模式下工作頻率為16.9MHz。
專利摘要本實(shí)用新型公開了一種具有串行Flash電路的機(jī)頂盒，包括主芯片和Flash芯片，所述Flash芯片包括數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳，所述數(shù)據(jù)輸入管腳、數(shù)據(jù)輸出管腳、時(shí)鐘管腳、寫保護(hù)管腳、片選管腳通過(guò)數(shù)據(jù)線與主芯片對(duì)應(yīng)的管腳連接。與現(xiàn)有使用并行Flash電路的機(jī)頂盒相比，本實(shí)用新型中的機(jī)頂盒的串行Flash電路大大減少了PCB版圖的面積和布線復(fù)雜度，實(shí)現(xiàn)了電路的簡(jiǎn)潔化，有利于產(chǎn)品的升級(jí)。
文檔編號(hào)H04N21/426GK202979183SQ20122044450
公開日2013年6月5日 申請(qǐng)日期2012年9月3日 優(yōu)先權(quán)日2012年9月3日
發(fā)明者石新利 申請(qǐng)人:青島海信寬帶多媒體技術(shù)有限公司