專利名稱：一種互補(bǔ)碼鍵控譯碼電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及解碼領(lǐng)域，具體涉及互補(bǔ)碼鍵控譯碼領(lǐng)域。
背景技術(shù)：
互補(bǔ)碼鍵控(CCK)是一種編碼調(diào)制技術(shù)，它把擴(kuò)頻、信道編碼和調(diào)制作為一個(gè)整體進(jìn)行設(shè)計(jì)，利用一組互補(bǔ)碼對(duì)數(shù)據(jù)進(jìn)行編碼調(diào)制，從而提高系統(tǒng)的整體性能?；パa(bǔ)碼可以表不為:
權(quán)利要求
1.一種互補(bǔ)碼鍵控譯碼電路，其特征在于:所述譯碼電路包括數(shù)據(jù)采樣接收模塊(I)、互補(bǔ)碼鍵控解調(diào)模塊(2)、寄存比較模塊(3)和狀態(tài)控制器(4)， 所述數(shù)據(jù)采樣接收模塊(I)，用于依次對(duì)接收到的互補(bǔ)碼鍵控CCK中的符號(hào)進(jìn)行采樣，并將采樣獲得的符號(hào)轉(zhuǎn)換為碼片； 所述互補(bǔ)碼鍵控解調(diào)模塊(2)，用于接收所述數(shù)據(jù)采樣接收模塊(I)發(fā)送的碼片，并對(duì)所述的碼片按照CCK編碼調(diào)制規(guī)則進(jìn)行相位旋轉(zhuǎn)，遍歷所有相位取值，利用相位取值對(duì)接收的碼片進(jìn)行相關(guān)，獲得相關(guān)值； 所述寄存比較模塊(3)，用于暫存相關(guān)值，并且通過比較所暫存的所有相關(guān)值獲得最大相關(guān)峰和最大相關(guān)峰值所對(duì)應(yīng)的相位取值； 所述狀態(tài)控制器(4)，用于在互補(bǔ)碼鍵控解調(diào)模塊(2)遍歷所有相位取值后，控制寄存比較模塊(3)輸出所述最大相關(guān)峰和最大相關(guān)峰值所對(duì)應(yīng)的相位取值，并且在每一次獲得所述最大相關(guān)峰和最大相關(guān)峰值后，清除寄存比較1吳塊(3)暫存的所有相關(guān)值、最大相關(guān)峰和最大相關(guān)峰值所對(duì)應(yīng)的相位取值。
2.如權(quán)利要求1所述的譯碼電路，其特征在于:所述CCK編碼調(diào)制規(guī)則為:
3.如權(quán)利要求1所述的譯碼電路，其特征在于:所述譯碼電路還包括均衡模塊(5)， 所述均衡模塊(5)用于根據(jù)寄存比較模塊(3)輸出的最大相關(guān)峰和最大相關(guān)峰值所對(duì)應(yīng)的相位取值對(duì)所述數(shù)據(jù)采樣接收模塊(I)發(fā)送的碼片做均衡處理，消除多徑效應(yīng)，獲得均衡碼片； 所述互補(bǔ)碼鍵控解調(diào)模塊(2)，接收所述均衡模塊(5)發(fā)送的均衡碼片，并對(duì)所述均衡碼片按照CCK編碼調(diào)制規(guī)則進(jìn)行相位旋轉(zhuǎn)，遍歷所有相位取值，利用相位取值對(duì)接收的碼片進(jìn)行相關(guān)，獲得相關(guān)值。
4.如權(quán)利要求1所述的譯碼電路，其特征在于:所述數(shù)據(jù)采樣接收模塊(I)，將采樣獲得的符號(hào)轉(zhuǎn)換為并行碼片。
5.如權(quán)利要求1所述的譯碼電路，其特征在于: 互補(bǔ)碼鍵控解調(diào)模塊(2)包括一階解調(diào)電路、二階解調(diào)電路及三階解調(diào)電路， 其中一階解調(diào)電路用于對(duì)輸入的第η個(gè)碼片分別進(jìn)行
6.如權(quán)利要求5所述的譯碼電路，其特征在于:一階解調(diào)電路包括(4)個(gè)第一基本乘加邏輯單元電路(2-1)，二階解調(diào)電路包括8個(gè)第一基本乘加邏輯單元電路(2-1)，三階解調(diào)電路包括16個(gè)第一基本乘加邏輯單元電路(2-1)，所述第一基本乘加邏輯單元電路(2-1)包括一個(gè)第一相位旋轉(zhuǎn)電路和四個(gè)復(fù)數(shù)加法器，所述第一相位旋轉(zhuǎn)電路用于對(duì)一路輸入的數(shù)據(jù)進(jìn)行jo，* 相位旋轉(zhuǎn)，每個(gè)復(fù)數(shù)加法器分別與一路第一相位旋轉(zhuǎn)電路的輸出端相連，用于將一個(gè)相位旋轉(zhuǎn)的結(jié)果與另一路輸入的數(shù)據(jù)相加，輸出加和結(jié)果。
7.如權(quán)利要求1所述的譯碼電路，其特征在于:互補(bǔ)碼鍵控解調(diào)模塊(2)包括一階解調(diào)電路、二階解調(diào)電路和三階解調(diào)電路，其中一階解調(diào)電路用于對(duì)輸入的第η個(gè)碼片按照時(shí)鐘周期分別進(jìn)行jo,I,I相位旋轉(zhuǎn)，并將相位旋轉(zhuǎn)的結(jié)果分別與第n+1個(gè)碼片相加，依次輸出一階加和結(jié)果，其中η = 1，3,5,7 ； 二階解調(diào)電路用于對(duì)第m個(gè)一階解調(diào)電路輸出的4個(gè)一階加和結(jié)果按照時(shí)鐘周期分別進(jìn)行{0，η}和,相位旋轉(zhuǎn)，并將相位旋轉(zhuǎn)的結(jié)果分別與第m+1個(gè)一階解調(diào)電路輸出的加和結(jié)果相加，依次輸出二階加和結(jié)果，其中m = 1，3 ;I W 3 I三階解調(diào)電路用于分別對(duì)第I組進(jìn)行{O，π }和相位旋轉(zhuǎn)獲得4個(gè)二階加和結(jié)果進(jìn)行7，I}相位旋轉(zhuǎn)，并將相位旋轉(zhuǎn)的結(jié)果分別與第2組進(jìn)行{0，π }和|f ,I}相位旋轉(zhuǎn)獲得二階加和結(jié)果相加，輸出相關(guān)值。
8.如權(quán)利要求7所述的譯碼電路，其特征在于:一階解調(diào)電路包括(4)個(gè)第二基本乘加邏輯單元電路(2-2)，二階解調(diào)電路包括2個(gè)第三基本乘加邏輯單元電路(2-3)和2個(gè)第四基本乘加邏輯單元電路(2-4)，三階解調(diào)電路包括2組解調(diào)電路，每組解調(diào)電路包括第五基本乘加邏輯單元電路(2-5)；所述第二基本乘加邏輯單元電路(2-2)包括一個(gè)第二相位旋轉(zhuǎn)電路和一個(gè)復(fù)數(shù)加法器，所述第三基本乘加邏輯單元電路(2-3)包括一個(gè)第三相位旋轉(zhuǎn)電路和一個(gè)復(fù)數(shù)加法器，所述第四基本乘加邏輯單元電路(2-4)包括一個(gè)第四相位旋轉(zhuǎn)電路和一個(gè)復(fù)數(shù)加法器，所述第五基本乘加邏輯單元電路(2-5)包括一個(gè)相位轉(zhuǎn)換電路和一個(gè)復(fù)數(shù)加法器；Γ it 3 I所述第二相位旋轉(zhuǎn)電路用于按照時(shí)鐘周期對(duì)一路輸入的數(shù)據(jù)進(jìn)行jo，y，Ay|相位旋轉(zhuǎn)，所述第三相位旋轉(zhuǎn)電路用于按照時(shí)鐘周期對(duì)一路輸入的數(shù)據(jù)進(jìn)行{0，π}相位旋轉(zhuǎn)，所述第四相位旋轉(zhuǎn)電路用于按照時(shí)鐘周期對(duì)一路輸入的數(shù)據(jù)進(jìn)行|f相位旋轉(zhuǎn)，所述復(fù)數(shù)加法器用于將一個(gè)相位旋轉(zhuǎn)的結(jié)果與另一路輸入的數(shù)據(jù)相加，輸出加和結(jié)果；每組解調(diào) Ti rXw電路的4個(gè)相位轉(zhuǎn)換電路分別用于將輸入數(shù)據(jù)的相位轉(zhuǎn)換Ο,γ,ΛΓ，Y。
9.如權(quán)利要求8所述的譯碼電路，其特征在于:8個(gè)時(shí)鐘周期內(nèi)，所述第二相位旋轉(zhuǎn)電路、第三相位旋轉(zhuǎn)電路和第四相位旋轉(zhuǎn)電路的相位關(guān)系為:在第一時(shí)鐘周期中，第二相位旋轉(zhuǎn)電路的相位為O,第三相位旋轉(zhuǎn)電路的相位為O,第四相位旋轉(zhuǎn)電路的相位為31 /2 ； 在第二時(shí)鐘周期中，第二相位旋轉(zhuǎn)電路的相位為0，第三相位旋轉(zhuǎn)電路的相位為π，第四相位旋轉(zhuǎn)電路的相位為3 31 /2 ; 在第三時(shí)鐘周期中,第二相位旋轉(zhuǎn)電路的相位為π/2,第三相位旋轉(zhuǎn)電路的相位為O,第四相位旋轉(zhuǎn)電路的相位為π/2; 在第四時(shí)鐘周期中，第二相位旋轉(zhuǎn)電路的相位為π /2,第三相位旋轉(zhuǎn)電路的相位為π，第四相位旋轉(zhuǎn)電路的相位為3 /2 ; 在第五時(shí)鐘周期中，第二相位旋轉(zhuǎn)電路的相位為η，第三相位旋轉(zhuǎn)電路的相位為0，第四相位旋轉(zhuǎn)電路的 相位為π/2; 在第六時(shí)鐘周期中，第二相位旋轉(zhuǎn)電路的相位為π，第三相位旋轉(zhuǎn)電路的相位為JI，第四相位旋轉(zhuǎn)電路的相位為3 /2 ;在第七時(shí)鐘周期中，第二相位旋轉(zhuǎn)電路的相位為3 /2，第三相位旋轉(zhuǎn)電路的相位為O,第四相位旋轉(zhuǎn)電路的相位為π/2; 在第八時(shí)鐘周期中，第二相位旋轉(zhuǎn)電路的相位為3 /2，第三相位旋轉(zhuǎn)電路的相位為π，第四相位旋轉(zhuǎn)電路的相位為3 π /2。
10.如權(quán)利要求6或8所述的譯碼電路，其特征在于:復(fù)數(shù)加法器由兩個(gè)加法器組成，所述加法器分別用于實(shí)部和虛部的運(yùn)算。
全文摘要
一種互補(bǔ)碼鍵控譯碼電路，涉及解碼領(lǐng)域，合理的對(duì)互補(bǔ)碼鍵控解調(diào)和譯碼，使互補(bǔ)碼鍵控譯碼裝置有良好的可擴(kuò)展性，包括數(shù)據(jù)采樣接收模塊、互補(bǔ)碼鍵控解調(diào)模塊、寄存比較模塊和狀態(tài)控制器，本發(fā)明對(duì)接收到的CCK符號(hào)進(jìn)行采樣，并轉(zhuǎn)換為碼片；并對(duì)所述碼片按照CCK編碼調(diào)制規(guī)則進(jìn)行相位旋轉(zhuǎn)，遍歷所有相位取值，利用相位取值對(duì)接收的碼片進(jìn)行相關(guān)，獲得相關(guān)值；暫存相關(guān)值，獲得最大相關(guān)峰和最大相關(guān)峰值所對(duì)應(yīng)的相位取值；在遍歷所有相位取值后，輸出所述最大相關(guān)峰和最大相關(guān)峰值所對(duì)應(yīng)的相位取值，清除暫存的所有相關(guān)值、最大相關(guān)峰和最大相關(guān)峰值所對(duì)應(yīng)的相位取值。本發(fā)明使得電路的規(guī)模和速度得到優(yōu)化，適合大規(guī)模電路的模塊化設(shè)計(jì)。
文檔編號(hào)H04L1/00GK103078708SQ201310001118
公開日2013年5月1日 申請(qǐng)日期2013年1月4日 優(yōu)先權(quán)日2013年1月4日
發(fā)明者趙元, 陳繼承 申請(qǐng)人:浪潮(北京)電子信息產(chǎn)業(yè)有限公司